JPH04373283A - Video signal recording/reproducing device - Google Patents

Video signal recording/reproducing device

Info

Publication number
JPH04373283A
JPH04373283A JP3177477A JP17747791A JPH04373283A JP H04373283 A JPH04373283 A JP H04373283A JP 3177477 A JP3177477 A JP 3177477A JP 17747791 A JP17747791 A JP 17747791A JP H04373283 A JPH04373283 A JP H04373283A
Authority
JP
Japan
Prior art keywords
signal
circuit
output
interpolation
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3177477A
Other languages
Japanese (ja)
Inventor
Akio Aoki
昭夫 青木
Masato Kato
真佐人 加藤
Makoto Shimokooriyama
下郡山 信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP3177477A priority Critical patent/JPH04373283A/en
Publication of JPH04373283A publication Critical patent/JPH04373283A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To interpolate moving pictures which involve scene changes and violent movements without degrading a picture quality. CONSTITUTION:An ECC decoding circuit 34 corrects errors, if there is any error in reproduced data and in addition to that hoists a flag. A movement information detecting circuit 69 detects a movement information in a reproduced signal, and if the detected result indicates a still picture or a quasi-still picture, a terminal 69a or a terminal 69b is designated as '1'. In that case, an inter-field interpolating circuit 48 carries out inter-frame interpolation by using a frame memory 60. Mean while, the movement information detecting circuit 69, if the detected result indicates scene changes or prefect animation, makes a terminal 69c or 69d hoist a1'. In this case, the in-field interpolation signal of an in-field interpolation circuit 66 is made to pass through as it is. By this, even scene changes and moving pictures accompanied by violent movements can be interpolated with less degraded picture quality.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、HDTV(High 
Definitioin Television )放
送用としてMUSE(Multiple Sub−Ny
quist Sampling Encoding)方
式により圧縮された映像信号(以下MUSE信号という
)の映像信号記録再生装置に関する。
[Industrial Application Field] The present invention applies to HDTV (High
MUSE (Multiple Sub-Ny) is used for Definition Television) broadcasting.
The present invention relates to a video signal recording and reproducing device for a video signal (hereinafter referred to as a MUSE signal) compressed by a MUSE signal.

【0002】0002

【従来の技術】図3はMUSE信号の1フレーム分の伝
送信号を示す。MUSE信号の1フレーム分の伝送信号
は1125本のラインからなり、各ライン毎に順次伝送
される。同図中、Yはサンプル値をアナログ化した輝度
信号、Cは同じくサンプル値をアナログ化した色信号、
Aは一旦ディジタル化した音声信号を3値信号とした音
声信号、FP/VITは伝送路等化などの情報を含む信
号(VIT)及びフレーム・パルス(FP)、GUはガ
ードスペース、CONは後述するコントロール信号、B
Lは空きデータ、CPはクランプ・レベル情報に対応す
るシンボルである。図3に示す数値は、この伝送信号の
アナログ化前のディジタル領域におけるデータ数を示し
ている。
2. Description of the Related Art FIG. 3 shows a transmission signal for one frame of a MUSE signal. The transmission signal for one frame of the MUSE signal consists of 1125 lines, and is transmitted sequentially for each line. In the figure, Y is a luminance signal obtained by analogizing sample values, and C is a color signal obtained by analogizing sample values.
A is an audio signal that has been converted into a 3-level audio signal once digitized, FP/VIT is a signal containing information such as transmission path equalization (VIT) and frame pulse (FP), GU is a guard space, and CON is described later. control signal, B
L is a symbol corresponding to empty data, and CP is a symbol corresponding to clamp level information. The numerical values shown in FIG. 3 indicate the number of data in the digital domain before converting the transmission signal to analog.

【0003】コントロール信号CONは、1フィールド
につき32ビットである。受信側で復号する際に非常に
重要であるので、伝送時のエラーを考慮して、32ビッ
トのパリティが付加されたトータル64ビット(ハミン
グ符号)を3連送している。例えば第1フィールドでは
559乃至563ラインの12乃至106サンプルで、
3連送している。コントロール信号CONの第16,1
7,18ビットからなる3ビットで動き情報を表現して
おり、「0」がノーマル、「1」が完全静止画、「2」
が準静止画、「3」がシーンチェンジ、「4」乃至「6
」が動きの程度、「7」が完全動画を示す。また、第1
9ビットは受信モード制御用の信号であり、「0」が標
準方式、「1」が非標準方式である、第20ビットはA
M/FMであり、「1」がAMでエンファシスなしを示
す。
The control signal CON has 32 bits per field. Since this is very important when decoding on the receiving side, a total of 64 bits (Hamming code) with 32 bits of parity added are sent three times in a row in consideration of errors during transmission. For example, in the first field, there are 12 to 106 samples from 559 to 563 lines,
I have sent it 3 times in a row. The 16th, 1st of the control signal CON
Motion information is expressed in 3 bits consisting of 7 and 18 bits, where "0" is normal, "1" is a completely still image, and "2"
is a semi-still image, "3" is a scene change, "4" to "6"
” indicates the degree of movement, and “7” indicates a complete video. Also, the first
The 9th bit is a signal for controlling the reception mode, "0" is the standard method, "1" is the non-standard method, and the 20th bit is A.
M/FM, and "1" indicates AM and no emphasis.

【0004】コントロール信号CONのその他の内容及
びその他のシンボルの詳細な構成は、昭和63年11月
25日発行のNHK放送技術研究所編「ハイビジョン技
術」の第3章に詳細に説明されている。
Other contents of the control signal CON and the detailed structure of other symbols are explained in detail in Chapter 3 of "High Vision Technology" edited by NHK Broadcasting Technology Research Institute, published on November 25, 1985. .

【0005】図3に示すようなMUSE信号は、送信側
から衛星1チャンネルでFM変調されて伝送される。
[0005] A MUSE signal as shown in FIG. 3 is FM-modulated and transmitted from the transmitting side using one satellite channel.

【0006】図4は上記の如く伝送されたMUSE信号
を受信し、記録再生する従来のディジタルVTR100
を例に示したものである。このディジタルVTR100
は、VTR本体100aと、VTR本体100aの入力
側に接続された入力側MUSEデコーダ100bと、V
TR本体100aの出力側に接続された出力側MUSE
デコーダ100cとから概略構成される。
FIG. 4 shows a conventional digital VTR 100 that receives, records and reproduces the MUSE signal transmitted as described above.
This is shown as an example. This digital VTR100
is a VTR main body 100a, an input side MUSE decoder 100b connected to the input side of the VTR main body 100a, and a VTR main body 100a.
Output side MUSE connected to the output side of the TR main body 100a
It is roughly composed of a decoder 100c.

【0007】VTR本体100aは、ECC付加回路2
4,変調回路26,復調回路32及びECC復号回路3
4等を備えるものである。また入力側MUSEデコーダ
100bは、FM復調器12,A/D変換器14,イコ
ライザ16及びディエンファシス回路18等を備えるも
のであり、出力側MUSEデコーダ100cは、フィー
ルド間内挿回路48,フィールド内内挿回路50,加算
器52,マトリックス54,D/A変化器56及びフレ
ームメモリ60等を備えるものである。なお同図中、1
0,20,22,28,30,36,38,44,46
,58は入出力端子を示す。
[0007] The VTR main body 100a has an ECC addition circuit 2.
4, modulation circuit 26, demodulation circuit 32 and ECC decoding circuit 3
4th grade. The input side MUSE decoder 100b includes an FM demodulator 12, an A/D converter 14, an equalizer 16, a de-emphasis circuit 18, etc., and the output side MUSE decoder 100c includes an interfield interpolation circuit 48, an intrafield It includes an interpolation circuit 50, an adder 52, a matrix 54, a D/A changer 56, a frame memory 60, and the like. In the same figure, 1
0, 20, 22, 28, 30, 36, 38, 44, 46
, 58 indicate input/output terminals.

【0008】入力側MUSEデコーダ100bの入力端
子10に伝送されたMUSU信号は、FM復調器12に
より図3に示したフォーマットのアナログMUSE信号
に復調される。次にアナログMUSE信号は、A/D変
換器14により10ビットのディジタルMUSE信号に
変換される。更にこのディジタルMUSE信号は、イコ
ライザ16により伝送路により生じた歪が補正され、デ
ィエンファシス回路18により送信時のエンファシスに
対応したディエンファシスがかけられ、8ビットのディ
ジタルMUSE信号となり、出力端子20を介してVT
R本体100aの入力端子22に供給される。
The MUSU signal transmitted to the input terminal 10 of the input side MUSE decoder 100b is demodulated by the FM demodulator 12 into an analog MUSE signal having the format shown in FIG. The analog MUSE signal is then converted into a 10-bit digital MUSE signal by the A/D converter 14. Furthermore, this digital MUSE signal is corrected for distortion caused by the transmission path by an equalizer 16, and is subjected to de-emphasis corresponding to the emphasis during transmission by a de-emphasis circuit 18, becoming an 8-bit digital MUSE signal, which is sent to the output terminal 20. via VT
It is supplied to the input terminal 22 of the R main body 100a.

【0009】VTR本体100aでは、入力端子22に
供給された8ビットのディジタルMUSE信号が、EC
C付加回路24にてエラー訂正のためのパリティや同期
信号等が付加された後、変調回路26により記録再生特
性に応じたディジタル変調がなされ、図示しない記録ア
ンプにより再生ヘッドを介して磁気テープに記録される
In the VTR body 100a, the 8-bit digital MUSE signal supplied to the input terminal 22 is
After parity and synchronization signals for error correction are added in the C addition circuit 24, the modulation circuit 26 performs digital modulation according to the recording/reproduction characteristics, and the data is transferred to the magnetic tape via the reproduction head by a recording amplifier (not shown). recorded.

【0010】この再生ヘッドにより再生されたMUSE
信号は、復調回路32によりディジタル復調され、パリ
ティの付いたディジタルMUSE信号が復号される。次
にECC復号回路34は、パリティを使って再生データ
にエラーがあればエラー訂正を行い、訂正後のディジタ
ルMUSE信号をその出力ライン34aに出力する。一
方、エラー訂正の結果、訂正が完全に行えなかった場合
は、データを出力ライン34aに出力すると共に出力ラ
イン34bにエラーフラグを出力する。
[0010] MUSE played by this playback head
The signal is digitally demodulated by the demodulation circuit 32, and a digital MUSE signal with parity is decoded. Next, the ECC decoding circuit 34 uses parity to perform error correction if there is an error in the reproduced data, and outputs the corrected digital MUSE signal to its output line 34a. On the other hand, if the error correction is not complete, the data is output to the output line 34a and an error flag is output to the output line 34b.

【0011】再生されたMUSE信号は、出力端子36
を介して出力側MUSEデコーダ100cのデータ入力
端子38に供給され、モードスイッチ40により選択さ
れて、スイッチ40のいずれか一方の出力ライン40a
,40bに供給される。
The reproduced MUSE signal is sent to the output terminal 36.
It is supplied to the data input terminal 38 of the output side MUSE decoder 100c via
, 40b.

【0012】一方、エラーフラグは、出力端子44を介
して出力側MUSEデコーダ100cのドロップアウト
信号入力端子46に供給され、スイッチ42の切替信号
となる。
On the other hand, the error flag is supplied to the dropout signal input terminal 46 of the output side MUSE decoder 100c via the output terminal 44, and becomes a switching signal for the switch 42.

【0013】出力側MUSEデコーダ100c側では、
ドロップアウト信号入力端子46が無信号の時は、スイ
ッチ42では42a側が選択され、動き検出情報(図示
省略)に応じてフィールド間内挿回路48,フィールド
内内挿回路50,加算器52により、通常の映像信号デ
コード処理がなされ、マトリックス54,D/A変化器
56を経て、アナログR.G.B.信号が出力端子58
に出力され、出力端子58に接続されたモニタに送出さ
れる。
On the output side MUSE decoder 100c side,
When there is no signal at the dropout signal input terminal 46, the switch 42 selects the 42a side, and the interfield interpolation circuit 48, the intrafield interpolation circuit 50, and the adder 52 perform the following operations according to motion detection information (not shown). Normal video signal decoding processing is performed, and the analog R. G. B. The signal is sent to the output terminal 58
The signal is output to the monitor connected to the output terminal 58.

【0014】一方、ドロップアウト信号入力端子46に
エラーフラグが出力されている場合は、スイッチ42で
は42b側即ちフレームメモリ60の出力が選択され、
従ってフレーム間補間が行われ、ドロップアウトが補償
される。以後の処理は、エラーフラグが立たない場合と
同じである。
On the other hand, when the error flag is output to the dropout signal input terminal 46, the switch 42 selects the 42b side, that is, the output of the frame memory 60;
Interframe interpolation is therefore performed to compensate for dropouts. The subsequent processing is the same as when no error flag is set.

【0015】[0015]

【発明が解決しようとしている課題】ところで上記の映
像信号記録再生装置100は、エラーフラグが立った場
合(アナログVTRやVDPではドロップアウトが発生
した場合)に、元々出力側MUSEデコーダ100cに
搭載されているフレームメモリ60を利用してフレーム
間補間(ドロップアウト補償)する。このため、再生装
置本体100a側でハードウェアの増設をせずに画質劣
化を防ぐ効果はあるもののフレーム間補間しか行えない
ため、シーンチェンジや動きの激しい画像に対しては、
大きな画質劣化を招くという問題点があった。
[Problems to be Solved by the Invention] By the way, the video signal recording and reproducing device 100 described above is originally installed in the output side MUSE decoder 100c when an error flag is set (when a dropout occurs in an analog VTR or VDP). Interframe interpolation (dropout compensation) is performed using the frame memory 60 that is provided. Therefore, although it is effective in preventing image quality deterioration without adding hardware on the playback device main body 100a side, only inter-frame interpolation can be performed, so for images with scene changes or rapid movement,
There was a problem in that it caused a large deterioration in image quality.

【0016】そこで本発明は、上記実施例に鑑みてなさ
れたものであり、シーンチェンジや動きの激しい動画に
対して画質劣化の少ない補間が可能な映像信号記録再生
装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above embodiments, and an object of the present invention is to provide a video signal recording and reproducing device that is capable of interpolating moving images with scene changes and rapid movement with little deterioration in image quality. do.

【0017】[0017]

【課題を解決するための手段】上記目的を達成するため
に本発明は、圧縮された映像信号及び動き情報を含むコ
ントロール信号を記録媒体に記録し、前記記録媒体から
再生した映像信号を前記コントロール信号に従って復号
する映像信号記録再生装置において、前記再生した映像
信号に基づくエラーフラグと前記動き情報との内容に応
じて、映像信号の補間方法を適応的に切替えることを特
徴とするものである。
[Means for Solving the Problems] In order to achieve the above object, the present invention records a control signal including a compressed video signal and motion information on a recording medium, and transmits the video signal reproduced from the recording medium to the control signal. A video signal recording and reproducing apparatus that decodes according to a signal is characterized in that a video signal interpolation method is adaptively switched according to the contents of an error flag based on the reproduced video signal and the motion information.

【0018】[0018]

【作用】次に上記構成の映像信号記録再生装置の作用を
説明する。
[Operation] Next, the operation of the video signal recording and reproducing apparatus having the above structure will be explained.

【0019】再生した映像信号に含まれる動き情報の内
容を解析することにより、その再生画像について完全静
止画,準静止画,シーチェンジ又は完全動画等の画像の
識別が可能であり、また各画像により最適な補間方法が
異なる。従って、エラーフラグが立った場合に、動き情
報の内容を解析し、その内容に応じて、映像信号の補間
方法を適応的に切替えることにより、最適に復号するこ
とができる。
By analyzing the content of motion information included in the reproduced video signal, it is possible to identify whether the reproduced image is a completely still image, semi-still image, sea change, complete moving image, etc. The optimal interpolation method differs depending on the situation. Therefore, when an error flag is raised, optimal decoding can be achieved by analyzing the content of the motion information and adaptively switching the video signal interpolation method according to the content.

【0020】例えば、動き情報の内容を解析した結果、
その画像が完全静止画,準静止画である場合にはフレー
ム間補間が適しており、シーチェンジ,完全動画である
場合にはフィールド内補間が適している。このように適
応的に補間方法を切替えることにより、シーンチェンジ
や動きの激しい動画に対しても画質劣化の少ない補間が
可能となる。
For example, as a result of analyzing the content of motion information,
Inter-frame interpolation is suitable when the image is a completely still image or semi-still image, and intra-field interpolation is suitable when the image is a sea change or completely moving image. By adaptively switching the interpolation method in this way, it is possible to perform interpolation with little deterioration in image quality even for moving images with scene changes or rapid movement.

【0021】[0021]

【実施例】以下に本発明の実施例を図面を参照して詳述
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Examples of the present invention will be described below in detail with reference to the drawings.

【0022】図1は本発明の第1の実施例の映像信号記
録再生装置200の概略構成図である。本装置200は
、映像信号記録再生装置本体200aと、図4に示す従
来の再生装置100と同様の入力側MUSEデコーダ1
00b及び出力側MUSEデコーダ100cとから概略
構成されている。
FIG. 1 is a schematic diagram of a video signal recording and reproducing apparatus 200 according to a first embodiment of the present invention. This device 200 includes a video signal recording and reproducing device main body 200a, and an input side MUSE decoder 1 similar to the conventional reproducing device 100 shown in FIG.
00b and an output side MUSE decoder 100c.

【0023】前記再生装置本体200aは、図4に示す
従来の再生装置本体100aと同様のECC付加回路2
4,変調回路26,復調回路32及びECC復号回路3
4と、コントロール信号検出回路68と、フィールド内
補間回路66と、その他ANDゲート61,62,OR
ゲート70,72,スイッチ64とを備えて概略構成さ
れている。
The playback device main body 200a has an ECC addition circuit 2 similar to the conventional playback device main body 100a shown in FIG.
4, modulation circuit 26, demodulation circuit 32 and ECC decoding circuit 3
4, a control signal detection circuit 68, an intra-field interpolation circuit 66, and other AND gates 61, 62, OR
It is roughly configured to include gates 70, 72, and a switch 64.

【0024】前記ECC復号回路34は、従来の技術の
項に記載したように、復調回路32により復調されたデ
ィジタルMUSE信号を取り込んで、パリティを使って
再生データにエラーがあればエラー訂正を行い、訂正後
のディジタルMUSE信号を出力ライン34aに出力す
るものであり、一方、エラー訂正の結果、訂正が完全に
行えなかった場合は、データを出力ライン34aに出力
すると共に出力ライン34bにエラーフラグを出力する
ものである。またECC復号回路34は、ディジタルM
USE信号をフィールド内補間回路66に供給すると共
に、コントロール信号検出回路68に供給するようにし
ている。
As described in the prior art section, the ECC decoding circuit 34 takes in the digital MUSE signal demodulated by the demodulation circuit 32, and uses parity to correct any errors in the reproduced data. , the corrected digital MUSE signal is output to the output line 34a. On the other hand, if the error correction cannot be completed completely, the data is output to the output line 34a and an error flag is output to the output line 34b. This outputs the following. Further, the ECC decoding circuit 34 has a digital M
The USE signal is supplied to the intra-field interpolation circuit 66 and also to the control signal detection circuit 68.

【0025】前記コントロール信号検出回路68は、E
CC復号回路34から取り込んだディジタルMUSE信
号中のコントロール信号CONを基に、動き情報を検出
する動き情報検出回路68aを備えるものである。この
動き情報検出回路68aは、前述した図3のコントロー
ル信号CONの中の動き情報に関する第16,17,1
8ビットの3ビットの出力をデコードし、完全静止画の
ときは端子69aに、準静止画のときは端子69bに、
シーンチェンジのときは端子69cに、完全動画のとき
は端子69dにそれぞれ“1”を出力するものである。
The control signal detection circuit 68
It is provided with a motion information detection circuit 68a that detects motion information based on the control signal CON in the digital MUSE signal taken in from the CC decoding circuit 34. This motion information detection circuit 68a detects the 16th, 17th, 1st motion information in the control signal CON of FIG.
Decode the 8-bit 3-bit output, and send it to terminal 69a if it is a completely still image, or to terminal 69b if it is a semi-still image.
When a scene changes, "1" is output to the terminal 69c, and when a complete moving image is displayed, "1" is output to the terminal 69d.

【0026】次に上記第1の実施例の映像信号記録再生
装置200の作用を説明する。
Next, the operation of the video signal recording/reproducing apparatus 200 of the first embodiment will be explained.

【0027】入力側MUSEデコーダ100bの入力端
子10に伝送されたMUSU信号は、8ビットのディジ
タルMUSE信号となり、出力端子20を介してVTR
本体200aの入力端子22に供給される。入力端子2
2に供給されたディジタルMUSE信号は、ECC付加
回路24にてエラー訂正のためのパリティや同期信号等
が付加された後、変調回路26により記録再生特性に応
じたディジタル変調がなされ、図示しない記録アンプに
より再生ヘッドを介して磁気テープに記録される。次に
この再生ヘッドにより再生されたMUSE信号は、復調
回路32によりディジタル復調され、パリティの付いた
ディジタルMUSE信号が復号される。次にECC復号
回路34は、パリティを使って再生データにエラーがあ
ればエラー訂正を行い、訂正後のディジタルMUSE信
号をその出力ライン34aに出力する。一方、エラー訂
正の結果、訂正が完全に行えなかった場合は、データを
出力ライン34aに出力すると共に出力ライン34bに
エラーフラグを出力する。
The MUSU signal transmitted to the input terminal 10 of the input side MUSE decoder 100b becomes an 8-bit digital MUSE signal and is sent to the VTR via the output terminal 20.
It is supplied to the input terminal 22 of the main body 200a. Input terminal 2
The digital MUSE signal supplied to 2 is added with parity and synchronization signals for error correction by an ECC addition circuit 24, and then digitally modulated by a modulation circuit 26 according to the recording/reproducing characteristics, and is then converted into a recording signal (not shown). The information is recorded on a magnetic tape by an amplifier via a playback head. Next, the MUSE signal reproduced by this reproduction head is digitally demodulated by the demodulation circuit 32, and the digital MUSE signal with parity is decoded. Next, the ECC decoding circuit 34 uses parity to perform error correction if there is an error in the reproduced data, and outputs the corrected digital MUSE signal to its output line 34a. On the other hand, if the error correction is not complete, the data is output to the output line 34a and an error flag is output to the output line 34b.

【0028】ここで再生データにエラーがなかった場合
、すなわちECC復号回路34の出力ライン34bにエ
ラーフラグが立っていない場合は、(論理“0”とする
)ANDゲート61,62は共に出力が“0”となり、
スイッチ64は64b側、スイッチ42は42a側を選
択して、フィールド内補間もフレーム間補間も行われな
い。
If there is no error in the reproduced data, that is, if the error flag is not set on the output line 34b of the ECC decoding circuit 34, both the AND gates 61 and 62 output (the logic is set to "0"). becomes “0”,
The switch 64 selects the 64b side and the switch 42 selects the 42a side, and neither intra-field interpolation nor inter-frame interpolation is performed.

【0029】またECC復号回路34の出力ライン34
bにエラーフラグが立ち、動き情報検出回路69の端子
69a又は端子69bに“1”が立った場合(静止画又
は準静止画の場合で端子69c,69dは共に“0”)
は、ゲート61の出力は、“0”のままでフィールド内
補間は行われず、ゲート62の出力は“1”となりスイ
ッチ42は、42b側を選択即ちフレーム間補間が行わ
れる。
Also, the output line 34 of the ECC decoding circuit 34
When an error flag is set in b and "1" is set at the terminal 69a or terminal 69b of the motion information detection circuit 69 (both terminals 69c and 69d are "0" in the case of a still image or a semi-still image).
In this case, the output of the gate 61 remains "0" and intra-field interpolation is not performed, and the output of the gate 62 becomes "1" and the switch 42 selects the 42b side, that is, inter-frame interpolation is performed.

【0030】一方、ECC復号回路34の出力ライン3
4bにエラーフラグが立ち、動き情報検出回路69の端
子69c又は端子69dに“1”が立った場合(シーン
チェンジ,完全動画の場合で端子69a,69bは共に
“0”)は、ゲート61の出力は“1”に変化し、スイ
ッチ64は64a側即ちフィールド内補間回路66の出
力を選択する。一方、ゲート62の出力は、“0”とな
り、スイッチ42は42a側を選択即ちスイッチ64で
選択されたフィールド内補間信号をそのまま通す。
On the other hand, the output line 3 of the ECC decoding circuit 34
4b is set and the terminal 69c or terminal 69d of the motion information detection circuit 69 is set to "1" (both terminals 69a and 69b are "0" in the case of a scene change or a complete moving image), the gate 61 is set to "1". The output changes to "1", and the switch 64 selects the side 64a, that is, the output of the intra-field interpolation circuit 66. On the other hand, the output of the gate 62 becomes "0", and the switch 42 selects the 42a side, that is, passes the intra-field interpolation signal selected by the switch 64 as is.

【0031】出力端子36を介して出力側MUSEデコ
ーダ100cのデータ入力端子38に供給されたMUS
E信号は、従来の技術の項で説明したように、ドロップ
アウト信号入力端子46が無信号の時は、通常の映像信
号デコード処理がなされ、アナログR.G.B.信号が
出力端子58に出力され、出力端子58に接続されたモ
ニタに送出される。一方、ドロップアウト信号入力端子
46にエラーフラグが出力されている場合は、スイッチ
42では42b側即ちフレームメモリ60の出力が選択
され、従ってフレーム間補間が行われ、ドロップアウト
が補償される。
The MUS supplied to the data input terminal 38 of the output side MUSE decoder 100c via the output terminal 36
As explained in the section of the prior art, when there is no signal at the dropout signal input terminal 46, the E signal is subjected to normal video signal decoding processing and converted into an analog R.E signal. G. B. A signal is output to output terminal 58 and sent to a monitor connected to output terminal 58. On the other hand, when the error flag is output to the dropout signal input terminal 46, the switch 42 selects the 42b side, that is, the output of the frame memory 60, and therefore interframe interpolation is performed to compensate for dropouts.

【0032】このような上記第1の実施例装置200に
よれば、MUSE信号を再生する際に、MUSEデコー
ダで既に作成されているシーンチェンジ等の動き情報を
再生時に検出し、ECC復号回路からのエコーフラグを
併用し、静止画又は準静止画に対しては、元来MUSE
デコーダ側に設けられているフレームメモリを用いてフ
レーム間補間を行い、シーンチェンジや完全動画の様な
動きの激しい画像に対しては再生装置本体200a内の
フィールド内補間回路66を用いているので、大きなハ
ードウェアの増設をすることなく精度の高い補間が可能
となり、画質劣化の低減を図れる。
According to the above-described first embodiment device 200, when reproducing the MUSE signal, motion information such as a scene change that has already been created by the MUSE decoder is detected at the time of reproduction, and the motion information is detected from the ECC decoding circuit. For still images or semi-still images, MUSE
Interframe interpolation is performed using the frame memory provided on the decoder side, and the intra-field interpolation circuit 66 in the playback device main body 200a is used for images with rapid movement such as scene changes or complete moving images. , it becomes possible to perform highly accurate interpolation without adding large amounts of hardware, and it is possible to reduce image quality deterioration.

【0033】また、フィールド内補間回路66は、一画
素遅延を用いた前置補間や1H遅延を用いた前ライン補
間等を用いることにより実現されるが、フレーム間処理
に比べて極めて小規模のハードウェアで済む。
In addition, the intra-field interpolation circuit 66 is realized by using pre-interpolation using one pixel delay, pre-line interpolation using 1H delay, etc., but it is extremely small-scale compared to inter-frame processing. All you need is hardware.

【0034】図2は本発明の第1の実施例の再生装置2
00の変形例である本発明の第2の実施例の映像信号記
録再生装置300の概略構成図である。第1の実施例の
再生装置200と機能が同様のものには同一の符号を付
してその詳細な説明は省略する。
FIG. 2 shows a reproduction device 2 according to the first embodiment of the present invention.
FIG. 2 is a schematic configuration diagram of a video signal recording and reproducing apparatus 300 according to a second embodiment of the present invention, which is a modification of No. 00. Components having the same functions as the playback device 200 of the first embodiment are given the same reference numerals, and detailed explanation thereof will be omitted.

【0035】本装置300は、映像信号記録再生装置本
体200aと、図1に示す本発明の第1の実施例の再生
装置200と同様の入力側MUSEデコーダ100bと
、本発明に係る出力側MUSEデコーダ300cとから
概略構成されている。
The present device 300 includes a video signal recording and reproducing device main body 200a, an input MUSE decoder 100b similar to the reproducing device 200 of the first embodiment of the present invention shown in FIG. It is roughly composed of a decoder 300c.

【0036】この装置300は、図1に示す第1の実施
例の再生装置本体200aからフィールド内補間回路6
6を出力側MUSEデコーダ300cに移したもので、
再生装置本体300aは、第1の実施例の再生装置本体
200aと同様のECC付加回路24,変調回路26,
復調回路32,ECC復号回路34,コントロール信号
検出回路68及びその他ANDゲート61,62,OR
ゲート70,72とを備えて概略構成されている。
This device 300 includes an intra-field interpolation circuit 6 from the playback device main body 200a of the first embodiment shown in FIG.
6 is moved to the output side MUSE decoder 300c,
The playback device main body 300a includes an ECC addition circuit 24, a modulation circuit 26, and a modulation circuit 26 similar to the playback device main body 200a of the first embodiment.
Demodulation circuit 32, ECC decoding circuit 34, control signal detection circuit 68, and other AND gates 61, 62, OR
It has a general configuration including gates 70 and 72.

【0037】また出力側MUSEデコーダ300cは、
図1に示す第1の実施例の出力側MUSEデコーダ20
0cの加算器52とマトリックス54との間にフィール
ド内補間回路53を接続したものである。
[0037] Furthermore, the output side MUSE decoder 300c is
Output side MUSE decoder 20 of the first embodiment shown in FIG.
An intra-field interpolation circuit 53 is connected between the 0c adder 52 and the matrix 54.

【0038】次に上記第2の実施例の映像信号記録再生
装置300の作用を説明する。
Next, the operation of the video signal recording/reproducing apparatus 300 of the second embodiment will be explained.

【0039】第1の実施例と同様に、図示しない再生ヘ
ッドからMUSE信号が再生されると、このMUSE信
号は、復調回路32によりディジタル復調され、パリテ
ィの付いたディジタルMUSE信号が復号される。次に
ECC復号回路34は、パリティを使って再生データに
エラーがあればエラー訂正を行い、訂正後のディジタル
MUSE信号をその出力ライン34aに出力する。一方
、エラー訂正の結果、訂正が完全に行えなかった場合は
、データを出力ライン34aに出力すると共に出力ライ
ン34bにエラーフラグを出力する。
Similar to the first embodiment, when a MUSE signal is reproduced from a reproduction head (not shown), this MUSE signal is digitally demodulated by the demodulation circuit 32, and a digital MUSE signal with parity is decoded. Next, the ECC decoding circuit 34 uses parity to perform error correction if there is an error in the reproduced data, and outputs the corrected digital MUSE signal to its output line 34a. On the other hand, if the error correction is not complete, the data is output to the output line 34a and an error flag is output to the output line 34b.

【0040】ここで再生データにエラーがなかった場合
、すなわちECC復号回路34の出力ライン34bにエ
ラーフラグが立っていない場合は、(論理“0”とする
)ANDゲート61,62は共に出力が“0”となり、
スイッチ42は42a側を選択して、フィールド内補間
もフレーム間補間も行われない。
If there is no error in the reproduced data, that is, if the error flag is not set on the output line 34b of the ECC decoding circuit 34, both the AND gates 61 and 62 output (the logic is set to "0"). becomes “0”,
The switch 42 selects the 42a side, and neither intra-field interpolation nor inter-frame interpolation is performed.

【0041】またECC復号回路34の出力ライン34
bにエラーフラグが立ち、動き情報検出回路69の端子
69a又は端子69bに“1”が立った場合(静止画又
は準静止画の場合で端子69c,69dは共に“0”)
は、ゲート61の出力は、“0”のままで、端子63,
65経由でフィールド内補間回路53をスルーモードと
し1、フィールド内補間は行われず、ゲート62の出力
は“1”となり、スイッチ42は42b側を選択即ちフ
レーム間補間が行われる。
Also, the output line 34 of the ECC decoding circuit 34
When an error flag is set in b and "1" is set at the terminal 69a or terminal 69b of the motion information detection circuit 69 (both terminals 69c and 69d are "0" in the case of a still image or a semi-still image).
In this case, the output of the gate 61 remains “0” and the output of the terminal 63,
65, the intra-field interpolation circuit 53 is set to through mode 1, intra-field interpolation is not performed, the output of the gate 62 becomes "1", and the switch 42 selects the side 42b, that is, inter-frame interpolation is performed.

【0042】一方、ECC復号回路34の出力ライン3
4bにエラーフラグが立ち、動き情報検出回路69の端
子69c又は端子69dに“1”が立った場合(シーン
チェンジ,完全動画の場合で端子69a,69bは共に
“0”)は、ゲート62の出力は“0”であり、スイッ
チ42は42a側を選択し、またゲート61の出力は、
“1”に変化してフィールド内補間回路53を補間モー
ドとする。従ってECC復号されたMUSE信号が、フ
ィールド内内挿回路50及びフィールド間内挿回路48
のMUSEデコード処理によりベースバンド信号となっ
た後にフィールド内補間されることになる。
On the other hand, the output line 3 of the ECC decoding circuit 34
When an error flag is set at 4b and "1" is set at the terminal 69c or terminal 69d of the motion information detection circuit 69 (both terminals 69a and 69b are "0" in the case of a scene change or a complete moving image), the gate 62 is set. The output is "0", the switch 42 selects the 42a side, and the output of the gate 61 is
The flag changes to "1" and sets the intra-field interpolation circuit 53 to interpolation mode. Therefore, the ECC-decoded MUSE signal is transmitted to the intra-field interpolation circuit 50 and the inter-field interpolation circuit 48.
After the signal becomes a baseband signal through the MUSE decoding process, intra-field interpolation is performed.

【0043】このような上記第2の実施例装置300に
よれば、MUSE信号を再生する際に、第1の実施例装
置200と同様に、MUSEデコーダで既に作成されて
いるシーンチェンジ等の動き情報を再生時に検出し、E
CC復号回路からのエコーフラグを併用し、静止画又は
準静止画に対しては、元来MUSEデコーダ側に設けら
れているフレームメモリを用いてフレーム間補間を行い
、シーンチェンジや完全動画の様な動きの激しい画像に
対しては付設したフィールド内補間回路53を用いてい
るので、大きなハードウェアの増設をすることなく精度
の高い補間が可能となり、画質劣化の低減を図れる。
According to the second embodiment device 300 described above, when reproducing a MUSE signal, similar to the first embodiment device 200, movements such as a scene change that have already been created by the MUSE decoder are used. Detects information during playback and
The echo flag from the CC decoding circuit is also used, and for still images or semi-still images, interpolation is performed using the frame memory originally provided on the MUSE decoder side, such as scene changes and complete moving images. Since the attached intra-field interpolation circuit 53 is used for images with rapid movement, highly accurate interpolation is possible without adding large hardware, and image quality deterioration can be reduced.

【0044】また第1の実施例装置200と同様に、フ
ィールド内補間回路53は、一画素遅延を用いた前置補
間や1H遅延を用いた前ライン補間等を用いることによ
り実現されるが、フレームメモリ60に比べて極めて小
規模のハードウェアで済む。またLSI化時フィールド
内内挿回路50などと併合すれば、殆どコスト高となる
ことはない。
Similarly to the first embodiment device 200, the intra-field interpolation circuit 53 is realized by using pre-interpolation using a one-pixel delay, pre-line interpolation using a 1H delay, etc. Compared to the frame memory 60, extremely small-scale hardware is required. Furthermore, if it is combined with the field interpolation circuit 50 when integrated into an LSI, the cost will hardly increase.

【0045】なお、本発明は上記実施例に限定されず、
その要旨を変更しない範囲内で種々に変形実施可能であ
る。上記実施例では、ディジタルVTRについて説明し
たがアナログVTRであっても勿論構わない。この場合
エラーフラグはドロップアウト検出器となり、フィール
ド内補間回路の1画素遅延や1H遅延はアナログ遅延線
やCCDを用いた遅延線を使うことができる。またディ
ジタル又はアナログ方式のビデオディクスの如き再生装
置であっても良い。
[0045] Note that the present invention is not limited to the above embodiments,
Various modifications can be made without changing the gist of the invention. In the above embodiment, a digital VTR was explained, but an analog VTR may of course be used. In this case, the error flag becomes a dropout detector, and an analog delay line or a delay line using a CCD can be used for the 1 pixel delay or 1H delay of the intra-field interpolation circuit. It may also be a playback device such as a digital or analog video disc.

【0046】[0046]

【発明の効果】以上詳述した本発明によれば、再生した
映像信号に基づくエラーフラグと動き情報との内容に応
じて、映像信号の補間方法を適応的に切替えるようにし
ているので、シーンチェンジや動きの激しい動画に対し
て画質劣化の少ない補間が可能な映像信号記録再生装置
を提供することができる。
According to the present invention described in detail above, since the video signal interpolation method is adaptively switched according to the contents of the error flag and motion information based on the reproduced video signal, It is possible to provide a video signal recording and reproducing device that can perform interpolation with little deterioration in image quality for moving images with rapid changes and movements.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の第1の実施例の映像信号記録再生装置
の概略構成図である。
FIG. 1 is a schematic configuration diagram of a video signal recording and reproducing apparatus according to a first embodiment of the present invention.

【図2】本発明の第2の実施例の映像信号記録再生装置
の概略構成図である。
FIG. 2 is a schematic configuration diagram of a video signal recording and reproducing apparatus according to a second embodiment of the present invention.

【図3】MUSE信号の1フレーム分の伝送信号を示す
図である。
FIG. 3 is a diagram showing a transmission signal for one frame of a MUSE signal.

【図4】従来の映像信号記録再生装置の概略構成図であ
る。
FIG. 4 is a schematic configuration diagram of a conventional video signal recording and reproducing device.

【符号の説明】[Explanation of symbols]

66  フィールド内補間回路 68  コントロール信号検出回路 68a  動き情報検出回路 200  映像信号記録再生装置 66 Intra-field interpolation circuit 68 Control signal detection circuit 68a Motion information detection circuit 200 Video signal recording and reproducing device

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  圧縮された映像信号及び動き情報を含
むコントロール信号を記録媒体に記録し、前記記録媒体
から再生した映像信号を前記コントロール信号に従って
復号する映像信号記録再生装置において、前記再生した
映像信号に基づくエラーフラグと前記動き情報との内容
に応じて、映像信号の補間方法を適応的に切替えること
を特徴とする映像信号記録再生装置。
1. A video signal recording and reproducing apparatus that records a compressed video signal and a control signal including motion information on a recording medium, and decodes the video signal reproduced from the recording medium according to the control signal, wherein the reproduced video signal A video signal recording and reproducing device characterized in that a video signal interpolation method is adaptively switched according to the contents of an error flag based on the signal and the motion information.
JP3177477A 1991-06-21 1991-06-21 Video signal recording/reproducing device Pending JPH04373283A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3177477A JPH04373283A (en) 1991-06-21 1991-06-21 Video signal recording/reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3177477A JPH04373283A (en) 1991-06-21 1991-06-21 Video signal recording/reproducing device

Publications (1)

Publication Number Publication Date
JPH04373283A true JPH04373283A (en) 1992-12-25

Family

ID=16031601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3177477A Pending JPH04373283A (en) 1991-06-21 1991-06-21 Video signal recording/reproducing device

Country Status (1)

Country Link
JP (1) JPH04373283A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7907668B2 (en) 2004-03-26 2011-03-15 Fujitsu Limited Method and apparatus for calculating moving-image correction-coefficient, moving-image correcting apparatus, and computer product

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7907668B2 (en) 2004-03-26 2011-03-15 Fujitsu Limited Method and apparatus for calculating moving-image correction-coefficient, moving-image correcting apparatus, and computer product

Similar Documents

Publication Publication Date Title
US5402187A (en) Method and apparatus for transmitting a video signal along with a code representing an aspect ratio of the video signal
JPH01194691A (en) Digital image signal recording and reproducing device
JPH056505A (en) Magnetic recording device for digital video signals
KR950009670A (en) Digital VRL recording / playback device
JP3141629B2 (en) Video signal recording and playback device
US5526124A (en) Image recording device, image reproducing device, image recording/reproducing device and image recording method
JPH04373283A (en) Video signal recording/reproducing device
EP0377471A1 (en) Digital recording and reproducing apparatus for muse signal
JP2815882B2 (en) Digital recording / playback device for video signals
US6208803B1 (en) Recording and/or reproducing apparatus which produces main information and historical information with respect to signal processing performed on the main information
JPH07107445A (en) Picture signal processing method
JP3161229B2 (en) Video signal processing method and video signal processing device
JPH03212093A (en) Video signal recording and reproducing device
JPH05292471A (en) Television signal recording / reproducing device
JP3123050B2 (en) Recording device
JP3240755B2 (en) Digital TV and digital VTR
JPH02294177A (en) Digital signal recording and reproducing device
JP2707666B2 (en) Playback device
JPS61238184A (en) Muse system video recording and reproducing device and muse system video receiving, recording and reproducing device
JPH0319486A (en) Digital data recorder
JPH0344714B2 (en)
JPH06303579A (en) Video signal processor
KR19990060354A (en) How to perform search mode operation of a digital video cassette recorder
JPH0562362A (en) Digital sound recording and reproducing system
JPH04314285A (en) Error correction circuit for digital television signal