JPH0437628B2 - - Google Patents
Info
- Publication number
- JPH0437628B2 JPH0437628B2 JP58096024A JP9602483A JPH0437628B2 JP H0437628 B2 JPH0437628 B2 JP H0437628B2 JP 58096024 A JP58096024 A JP 58096024A JP 9602483 A JP9602483 A JP 9602483A JP H0437628 B2 JPH0437628 B2 JP H0437628B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- charge
- floating junction
- sides
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、一次元イメージセンサ等に用いられ
る電荷転送装置に関する。特に、２本のCCDシ
フトレジスタにより転送される信号電荷を１つの
読出し部により取出す出力部の構造に関するもの
である。
る電荷転送装置に関する。特に、２本のCCDシ
フトレジスタにより転送される信号電荷を１つの
読出し部により取出す出力部の構造に関するもの
である。
〔発明の技術的背景〕
従来のCCDシフトレジスタを用いた一次元イ
メージセンサの例を第１図、第２図、第３図に示
す。第１図は全体図、第２図は出力部を詳細に示
した図、第３図はその縦断面図である。第１図に
おいて、一導電形半導体基板１上には複数の感光
画素が直線上に配列されて画素列２が形成されて
いる。その画素列２の両側に沿つてシフト電極３
が設けられている。このシフト電極３は画素列２
に蓄積された信号電荷を後述するCCDシフトレ
ジスタ４に転送する場合の制御を行う。さらに、
シフト電極３の両側に並列にCCDソフトレジス
タ４がそれぞれ設けられている。そして、これら
CCDシフトレジスタ４の最終段の転送電極４−
１，４′−１に隣接して一定電位に設定された出
力ゲート電極５が設けられている。この出力ゲー
ト電極５にはCCDシフトレジスタ４により順次
シリアルに転送されてきた信号電荷を取出すため
のフローテイング接合形電荷読出し部（以下、フ
ローテイング接合部）６が隣接して設けられてい
る。符号７はフローテイング接合部６の電位を定
期的に出力ドレイン８と同電位にリセツトするた
めのリセツト電極を示している。フローテイング
接合部６に生じる転送信号電荷による電位変化は
出力回路（一般にソースフオロア回路）９を介し
て出力信号端子OSから電圧の形で外部へ出力さ
れる。
メージセンサの例を第１図、第２図、第３図に示
す。第１図は全体図、第２図は出力部を詳細に示
した図、第３図はその縦断面図である。第１図に
おいて、一導電形半導体基板１上には複数の感光
画素が直線上に配列されて画素列２が形成されて
いる。その画素列２の両側に沿つてシフト電極３
が設けられている。このシフト電極３は画素列２
に蓄積された信号電荷を後述するCCDシフトレ
ジスタ４に転送する場合の制御を行う。さらに、
シフト電極３の両側に並列にCCDソフトレジス
タ４がそれぞれ設けられている。そして、これら
CCDシフトレジスタ４の最終段の転送電極４−
１，４′−１に隣接して一定電位に設定された出
力ゲート電極５が設けられている。この出力ゲー
ト電極５にはCCDシフトレジスタ４により順次
シリアルに転送されてきた信号電荷を取出すため
のフローテイング接合形電荷読出し部（以下、フ
ローテイング接合部）６が隣接して設けられてい
る。符号７はフローテイング接合部６の電位を定
期的に出力ドレイン８と同電位にリセツトするた
めのリセツト電極を示している。フローテイング
接合部６に生じる転送信号電荷による電位変化は
出力回路（一般にソースフオロア回路）９を介し
て出力信号端子OSから電圧の形で外部へ出力さ
れる。
次に、第２図に示すように、CCDシフトレジ
スタ４の各転送電極４−１，４−２，…４−ｎ，
４′−１，４′−２，…，４′−ｎは互に隣接して
配置され、終段部分においては単一のフローテイ
ング接合部６に向かつて順次集まるように配列さ
れている。ここで、最終段の転送電極４−１，
４′−１から読出される信号電荷がフローテイン
グ接合部６の一辺に集中するように配置されてい
ることに注意すべきである。図中、破線は信号電
荷の転送に有効な転送略を示している。
スタ４の各転送電極４−１，４−２，…４−ｎ，
４′−１，４′−２，…，４′−ｎは互に隣接して
配置され、終段部分においては単一のフローテイ
ング接合部６に向かつて順次集まるように配列さ
れている。ここで、最終段の転送電極４−１，
４′−１から読出される信号電荷がフローテイン
グ接合部６の一辺に集中するように配置されてい
ることに注意すべきである。図中、破線は信号電
荷の転送に有効な転送略を示している。
次に、以上の各部の断面構造を第３図に示す。
第３図において、各転送電極４−１，４−２，…
…，４−ｎ、出力ゲート電極７、およびリセツト
電極７は絶縁酸化膜１０を介して半導体基板１上
に形成され、各電極下部における半導体基板１の
表面には当該半導体基板１とは反対導電形の不純
物領域１１が形成され、いわゆる埋込みチヤネル
形のCCDシフトレジスタ構造となつている。フ
ローテイング接合部６および出力ドレイン部８は
半導体基板１とは反対導電形の不純物領域であ
る。以上の各電極の電位変化の状態を第４図に示
す。
第３図において、各転送電極４−１，４−２，…
…，４−ｎ、出力ゲート電極７、およびリセツト
電極７は絶縁酸化膜１０を介して半導体基板１上
に形成され、各電極下部における半導体基板１の
表面には当該半導体基板１とは反対導電形の不純
物領域１１が形成され、いわゆる埋込みチヤネル
形のCCDシフトレジスタ構造となつている。フ
ローテイング接合部６および出力ドレイン部８は
半導体基板１とは反対導電形の不純物領域であ
る。以上の各電極の電位変化の状態を第４図に示
す。
第４図において、出力ドレイン部８は基板１に
対して一定の電位に逆バイアスされており、リセ
ツト電極７にハイレベルパルスが印加されると、
フローテイング接合部６が出力ドレイン部８と同
電位となる。次に、リセツト電極７の電位がロー
レベル“Ｌ”になると、フローテイング接合部６
はフローテイング状態となる。この状態で最終電
極４−１がローレベル“Ｌ”になると信号電荷
Qsigが出力ゲート電極５の下を通つてフローテイ
ング接合部６に流れ込みその電位をVsigだけ変化
させる。この電位変化Vsigが出力回路９を経て外
部に取出される。この電位変化Vsigは、信号電荷
量Qsig、フローテイング接合部６の静電容量CFと
してVsig＝Qsig／CFで表わされる。したがつて、
一定量の信号電荷量に対し出力電圧を増加させる
（電荷／電圧変換ゲインを上げる）には静電容量
CFを減らす必要がある。“Ｈ”はハイレベルを示
す。
対して一定の電位に逆バイアスされており、リセ
ツト電極７にハイレベルパルスが印加されると、
フローテイング接合部６が出力ドレイン部８と同
電位となる。次に、リセツト電極７の電位がロー
レベル“Ｌ”になると、フローテイング接合部６
はフローテイング状態となる。この状態で最終電
極４−１がローレベル“Ｌ”になると信号電荷
Qsigが出力ゲート電極５の下を通つてフローテイ
ング接合部６に流れ込みその電位をVsigだけ変化
させる。この電位変化Vsigが出力回路９を経て外
部に取出される。この電位変化Vsigは、信号電荷
量Qsig、フローテイング接合部６の静電容量CFと
してVsig＝Qsig／CFで表わされる。したがつて、
一定量の信号電荷量に対し出力電圧を増加させる
（電荷／電圧変換ゲインを上げる）には静電容量
CFを減らす必要がある。“Ｈ”はハイレベルを示
す。
なお、最終電極４−１，４′−１からの信号電
荷は互に混合しないように、最終電極４−１，
４′−１に互に逆相のパルスが印加されて読み出
される。
荷は互に混合しないように、最終電極４−１，
４′−１に互に逆相のパルスが印加されて読み出
される。
以上述べた従来の出力部の構造において問題と
なるのは、高速駆動が困難であり、またフローテ
イング接合部の面積の縮小化に限界があるという
点である。
なるのは、高速駆動が困難であり、またフローテ
イング接合部の面積の縮小化に限界があるという
点である。
すなわち、２本のCCDシフトレジスタの最終
転送電極４−１，４′−１はその電極下だけで
CCDシフトレジスタにより転送できる最大電荷
量を蓄積する必要があり、このため最終転送電極
４−１，４′−１の各面積L1×W1（第２図参照）
をCCDシフトレジスタの繰返し転送電極部４−
ｎ…の面積L0×W0よりも大きくする必要がある。
しかし、両最終転送電極４−１，４′−１には逆
相のクロツクパルスを印加する必要があるため両
者の間隔Ｌには限界があつてあまり接近させるこ
とができない。間隔Ｌは通常数μｍ以上に設計さ
れる。一方、先に示したVsig＝Qsig／CFからわか
るように、フローテイング接合部６の面積が極力
小さい方が出力信号の振幅を大きくとれる。
転送電極４−１，４′−１はその電極下だけで
CCDシフトレジスタにより転送できる最大電荷
量を蓄積する必要があり、このため最終転送電極
４−１，４′−１の各面積L1×W1（第２図参照）
をCCDシフトレジスタの繰返し転送電極部４−
ｎ…の面積L0×W0よりも大きくする必要がある。
しかし、両最終転送電極４−１，４′−１には逆
相のクロツクパルスを印加する必要があるため両
者の間隔Ｌには限界があつてあまり接近させるこ
とができない。間隔Ｌは通常数μｍ以上に設計さ
れる。一方、先に示したVsig＝Qsig／CFからわか
るように、フローテイング接合部６の面積が極力
小さい方が出力信号の振幅を大きくとれる。
このようなことから、従来では出力ゲート電極
５の下のチヤネル幅を第２図の破線で示すように
転送方向に進むに従つて順次狭くなるように設計
していた。
５の下のチヤネル幅を第２図の破線で示すように
転送方向に進むに従つて順次狭くなるように設計
していた。
しかしながら、このような構成にすると、出力
ゲート電極５の下の信号電荷の転送路長が長くな
り、高速駆動する場合に問題となる。また、フロ
ーテイング接合部６側における出力ゲート電極端
での転送チヤネル幅をL2（第２図参照）とする
と、フローテイング接合部６の一辺は必ず2L2以
上の長さとしなければならず、フローテイング接
合部６の断小化の妨げとなる。
ゲート電極５の下の信号電荷の転送路長が長くな
り、高速駆動する場合に問題となる。また、フロ
ーテイング接合部６側における出力ゲート電極端
での転送チヤネル幅をL2（第２図参照）とする
と、フローテイング接合部６の一辺は必ず2L2以
上の長さとしなければならず、フローテイング接
合部６の断小化の妨げとなる。
そこで、本発明は出力ゲート電極下部の転送チ
ヤネル等を短くするとともに、フローテイング接
合部の面積を小さくすることができ、それによつ
て高速駆動、かつ高電荷電圧変換ゲインを実現す
る出力部構造を供えた電荷転装置を提供すること
を目的とする。
ヤネル等を短くするとともに、フローテイング接
合部の面積を小さくすることができ、それによつ
て高速駆動、かつ高電荷電圧変換ゲインを実現す
る出力部構造を供えた電荷転装置を提供すること
を目的とする。
上記目的を達成するために、本発明による電荷
転送装置は、 感光画素列から転送された信号電荷をそれぞれ
同方向に転送する２列の電荷転送レジスタと、各
レジスタの最終段から交互に信号電荷を読出すフ
ローテイング接合形電荷読出し部を有する電荷転
送装置において、 前記フローテイング接合形読出し部は、少なく
とも隣接する２辺を有する形状に形成され、前記
電荷転送レジスタの一方の列の最終段は前記２辺
の一辺と対向するように配置され、前記電荷転送
レジスタの他方の列の最終段は前記２辺の他辺と
対向するように配置されて、前記２辺の各々に当
該辺と略垂直な方向から前記信号電荷が転送され
るようにしたことを特徴とするものである。
転送装置は、 感光画素列から転送された信号電荷をそれぞれ
同方向に転送する２列の電荷転送レジスタと、各
レジスタの最終段から交互に信号電荷を読出すフ
ローテイング接合形電荷読出し部を有する電荷転
送装置において、 前記フローテイング接合形読出し部は、少なく
とも隣接する２辺を有する形状に形成され、前記
電荷転送レジスタの一方の列の最終段は前記２辺
の一辺と対向するように配置され、前記電荷転送
レジスタの他方の列の最終段は前記２辺の他辺と
対向するように配置されて、前記２辺の各々に当
該辺と略垂直な方向から前記信号電荷が転送され
るようにしたことを特徴とするものである。
以下、本発明による電荷転送装置の一実施例を
図面に基づいて説明する。
図面に基づいて説明する。
第５図に本発明による電荷転送装置の出力部の
構造を示す。第５図において、第１図〜第３図に
示したものと同一の機能を有する部分には同一の
名称、同一の符号を附して以下説明する。
構造を示す。第５図において、第１図〜第３図に
示したものと同一の機能を有する部分には同一の
名称、同一の符号を附して以下説明する。
第５図に示すように、フローテイング接合部６
は正方形状を有しており、ひし形状となるように
配置されている。その最終転送電極側の互に直角
をなす２辺に隣接して逆くの字形（又は、アング
ル状）の出力ゲート電極５が設けられている。そ
して、出力ゲート電極５の一方の部分に最終転送
電極４−１が、他方の部分に４′−１がそれぞれ
平行して隣接配置されている。したがつて、各最
終転送電極４−１，４′−１からフローテイング
接合部６に流入する信号電荷の流入方向は互に直
角をなすこととなり、かつ第２図とは異なつてフ
ローテイング接合部６の異なる２つの辺から流入
するようになつている。なお、１２は出力回路９
に接続するためのコンタクト孔、１３はAl配線
を示している。最終転送電極４−１，４′−１と
画素列２に沿つて配置される繰返し転送電極部４
−ｎ，４′−ｎとの間は、例えばくさび形の電極
を用いてわん曲させた転送路を形成すればよい。
は正方形状を有しており、ひし形状となるように
配置されている。その最終転送電極側の互に直角
をなす２辺に隣接して逆くの字形（又は、アング
ル状）の出力ゲート電極５が設けられている。そ
して、出力ゲート電極５の一方の部分に最終転送
電極４−１が、他方の部分に４′−１がそれぞれ
平行して隣接配置されている。したがつて、各最
終転送電極４−１，４′−１からフローテイング
接合部６に流入する信号電荷の流入方向は互に直
角をなすこととなり、かつ第２図とは異なつてフ
ローテイング接合部６の異なる２つの辺から流入
するようになつている。なお、１２は出力回路９
に接続するためのコンタクト孔、１３はAl配線
を示している。最終転送電極４−１，４′−１と
画素列２に沿つて配置される繰返し転送電極部４
−ｎ，４′−ｎとの間は、例えばくさび形の電極
を用いてわん曲させた転送路を形成すればよい。
このように、最終転送電極４−１，４′−１を
信号電荷が互に異なる直交する２方向からフロー
テイング接合部６に転送されるように配置したこ
とにより次の如き効果を得ることができる。
信号電荷が互に異なる直交する２方向からフロー
テイング接合部６に転送されるように配置したこ
とにより次の如き効果を得ることができる。
(1) 最終転送電極４−１，４′−１の相対間隔を
大きくすることができ、その場合でも出力ゲー
ト電極５の下の転送チヤネル形状に制約をもた
らすことがない。
大きくすることができ、その場合でも出力ゲー
ト電極５の下の転送チヤネル形状に制約をもた
らすことがない。
(2) 出力ゲート電極５の下のフローテイング接合
部６側の転送チヤネル幅L2（第５図）を第２図
と同じくした場合、フローテイング接合部６の
面積を第２図の場合よりも小さくすることがで
き、したがつて電荷−電圧変換ゲインを高くす
ることができ、大きな出力信号を得ることがで
きる。
部６側の転送チヤネル幅L2（第５図）を第２図
と同じくした場合、フローテイング接合部６の
面積を第２図の場合よりも小さくすることがで
き、したがつて電荷−電圧変換ゲインを高くす
ることができ、大きな出力信号を得ることがで
きる。
(3) 一般に、出力ゲート電極５下の転送チヤネル
（破線）の形状としては、第１図、第２図に示
すように、フローテイング接合部６側の端部に
おける転送チヤネル幅をL2とし、その反対側
の転送チヤネル幅をL1とした場合、フローテ
イング接合部６の面積を極力小さくするために
L2＜L1となるように設計するのが普通である。
この場合において、従来の構造の下ではCCD
シフトレジスタ４，４′の各電極からフローテ
イング接合部６までの転送チヤネル（第２図破
線部）のうち片側の縁CH1のみで転送チヤネル
幅を狭めるしか方法がなかつたが、本発明の場
合には転送チヤネルがフローテイング接合部６
に対してそれぞれ直交する方向から進入する形
となるため、両側の縁CH1，CH2（第５図）で
均等に狭めることができる。その結果、出力ゲ
ート電極５の下部の転送チヤネルの縁CH1，
CH2の長さを従来よりも短くすることができ、
したがつて転送時間の遅れを防止できるので高
速駆動が可能となる。
（破線）の形状としては、第１図、第２図に示
すように、フローテイング接合部６側の端部に
おける転送チヤネル幅をL2とし、その反対側
の転送チヤネル幅をL1とした場合、フローテ
イング接合部６の面積を極力小さくするために
L2＜L1となるように設計するのが普通である。
この場合において、従来の構造の下ではCCD
シフトレジスタ４，４′の各電極からフローテ
イング接合部６までの転送チヤネル（第２図破
線部）のうち片側の縁CH1のみで転送チヤネル
幅を狭めるしか方法がなかつたが、本発明の場
合には転送チヤネルがフローテイング接合部６
に対してそれぞれ直交する方向から進入する形
となるため、両側の縁CH1，CH2（第５図）で
均等に狭めることができる。その結果、出力ゲ
ート電極５の下部の転送チヤネルの縁CH1，
CH2の長さを従来よりも短くすることができ、
したがつて転送時間の遅れを防止できるので高
速駆動が可能となる。
以上の通り、本発明によれば、電荷転送レジス
タの最終段を、信号電荷がフローテイング接合形
電荷読出し部に対して互に略直交して異なる２方
向から転送されるようにしたことにより、出力ゲ
ート電極下部の転送チヤネル長を短かくすること
ができ、かつ、２つの転送チヤネルが１つのフロ
ーテイング接合形電荷読出し部に対して異なる方
向から接することになるため当該フローテイング
接合形電荷読出し部の面積を小さくすることがで
きる。このことにより、高速駆動を可能とし、か
つ、高変換ゲインを得ることができる。
タの最終段を、信号電荷がフローテイング接合形
電荷読出し部に対して互に略直交して異なる２方
向から転送されるようにしたことにより、出力ゲ
ート電極下部の転送チヤネル長を短かくすること
ができ、かつ、２つの転送チヤネルが１つのフロ
ーテイング接合形電荷読出し部に対して異なる方
向から接することになるため当該フローテイング
接合形電荷読出し部の面積を小さくすることがで
きる。このことにより、高速駆動を可能とし、か
つ、高変換ゲインを得ることができる。
第１図は従来のCCDシフトレジスタを用いた
一次元イメージセンサの構造例を示す全体図、第
２図は従来イメージセンサの電荷転送装置の出力
部の詳細構造を示す部分拡大図、第３図は上記出
力部の断面構造を示す縦断面図、第４図は上記出
力部の電位の状態を示す説明図、第５図は本発明
による電荷転送装置の出力部の例を示す部分拡大
図である。 １……一導電形半導体基板、２……感光画素
列、４，４′……CCDシフトレジスタ、４−１，
４−２，…，４−ｎ……転送電極、４′−１，
４′−２，…，４′−ｎ……転送電極、５……出力
ゲート電極、６……フローテイング接合形電荷読
出し部。
一次元イメージセンサの構造例を示す全体図、第
２図は従来イメージセンサの電荷転送装置の出力
部の詳細構造を示す部分拡大図、第３図は上記出
力部の断面構造を示す縦断面図、第４図は上記出
力部の電位の状態を示す説明図、第５図は本発明
による電荷転送装置の出力部の例を示す部分拡大
図である。 １……一導電形半導体基板、２……感光画素
列、４，４′……CCDシフトレジスタ、４−１，
４−２，…，４−ｎ……転送電極、４′−１，
４′−２，…，４′−ｎ……転送電極、５……出力
ゲート電極、６……フローテイング接合形電荷読
出し部。
Claims (1)
- 【特許請求の範囲】 １ 感光画素列から転送された信号電荷を夫々同
方向に転送する２列の電荷転送レジスタと、各レ
ジスタの最終段から交互に信号電荷を読出すフロ
ーテイング接合形電荷読出し部を有する電荷転送
装置において、 前記フローテイング接合形読出し部は、少なく
とも隣接する２辺を有する形状に形成され、 前記電荷転送レジスタの一方の列の最終段は前
記２辺の一辺と対向するように配置され、 前記電荷転送レジスタの他方の列の最終段は前
記２辺の他辺と対向するように配置されて、 前記２辺の各々に当該辺と略垂直な方向から前
記信号電荷が転送されるようにしたことを特徴と
する電荷転送装置。 ２ 前記フローテイング接合形読出し部の形状
は、正方形であることを特徴とする請求項１記載
の電荷転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58096024A JPS59221176A (ja) | 1983-05-31 | 1983-05-31 | 電荷転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58096024A JPS59221176A (ja) | 1983-05-31 | 1983-05-31 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59221176A JPS59221176A (ja) | 1984-12-12 |
| JPH0437628B2 true JPH0437628B2 (ja) | 1992-06-19 |
Family
ID=14153750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58096024A Granted JPS59221176A (ja) | 1983-05-31 | 1983-05-31 | 電荷転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59221176A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62142861A (ja) * | 1985-12-17 | 1987-06-26 | Japan Electronic Control Syst Co Ltd | 内燃機関の点火時期制御装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56116373A (en) * | 1980-02-18 | 1981-09-12 | Fujitsu Ltd | Signal charge detection circuit for line sensor |
-
1983
- 1983-05-31 JP JP58096024A patent/JPS59221176A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59221176A (ja) | 1984-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS634751B2 (ja) | ||
| US5365093A (en) | Solid-state imaging device with tapered channel regions | |
| US5216489A (en) | Solid state image sensor | |
| JPS5916472A (ja) | 固体撮像装置 | |
| JP3297947B2 (ja) | 固体撮像素子 | |
| JPH02211640A (ja) | 電荷転送装置 | |
| JP2570464B2 (ja) | 電荷転送装置の電荷検出回路 | |
| JPH0437628B2 (ja) | ||
| JP2969702B2 (ja) | 固体撮像素子 | |
| JP2545801B2 (ja) | 固体撮像素子 | |
| EP0522436B1 (en) | CCD linear sensor | |
| JPH0588552B2 (ja) | ||
| KR100261158B1 (ko) | 고체촬상소자 | |
| GB1453341A (en) | Charge-coupled linear imaging device | |
| JPH0682693B2 (ja) | 電荷転送装置 | |
| JPH01111376A (ja) | 電荷結合装置 | |
| JP3002365B2 (ja) | 電荷転送装置及びその駆動方法 | |
| JP2002280539A (ja) | 固体撮像素子 | |
| JPH04118937A (ja) | 電荷転送装置 | |
| JP2685436B2 (ja) | 固体撮像素子の駆動方法 | |
| JPH0415667B2 (ja) | ||
| JP2907841B2 (ja) | ラインセンサ | |
| JPS59221177A (ja) | 電荷転送装置 | |
| JPH0376072B2 (ja) | ||
| JPH0436469B2 (ja) |