JPH0438133B2 - - Google Patents

Info

Publication number
JPH0438133B2
JPH0438133B2 JP59054504A JP5450484A JPH0438133B2 JP H0438133 B2 JPH0438133 B2 JP H0438133B2 JP 59054504 A JP59054504 A JP 59054504A JP 5450484 A JP5450484 A JP 5450484A JP H0438133 B2 JPH0438133 B2 JP H0438133B2
Authority
JP
Japan
Prior art keywords
layer
etching
processed
etching mask
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59054504A
Other languages
Japanese (ja)
Other versions
JPS60198825A (en
Inventor
Shigehisa Ooki
Masatoshi Oda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP59054504A priority Critical patent/JPS60198825A/en
Publication of JPS60198825A publication Critical patent/JPS60198825A/en
Publication of JPH0438133B2 publication Critical patent/JPH0438133B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は極微細パタン形成法に係り、特に、半
導体集積回路や高速度トランジスタなど微細構造
の光・電子デバイスの製造・開発時に必要な数百
nm以下の幅をもつ極微細パタンを再現性よく形
成することを可能とする極微細パタン形成法に関
する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a method for forming ultra-fine patterns, and in particular, the invention relates to a method for forming ultra-fine patterns. The present invention relates to an ultra-fine pattern forming method that makes it possible to form ultra-fine patterns with a width of nm or less with good reproducibility.

〔発明の背景〕 半導体集積回路や高速度トランジスタ、表面弾
性波素子など微細構造をもつ光・電子デバイスは
年々高性能化、多機能化されつつあり、それに伴
つてパタン幅を微細化の一途をたどつている。今
日では数10nm幅のパタン形成方法の確立が要求
されている。
[Background of the Invention] Optical and electronic devices with fine structures such as semiconductor integrated circuits, high-speed transistors, and surface acoustic wave devices are becoming more sophisticated and multifunctional year by year, and along with this, pattern widths are becoming increasingly finer. I'm following it. Today, there is a need to establish a method for forming patterns with a width of several tens of nanometers.

従来よりパタン形成に用いられてきた紫外線露
光法、電子ビーム露光法、X線露光法といつたリ
ソグラフイ技術は、露光に用いる光の波長あるい
はレンズに起因する解像限界、電子の散乱、現像
時のレジストの膨潤などの問題があり、エツチン
グマスクとして有効な厚さを持つレジストに幅
200nm以下のパタンを形成することは極めて困
難である。
Lithography techniques such as ultraviolet ray exposure, electron beam exposure, and There are problems such as swelling of the resist when the resist is thick enough to be used as an etching mask.
It is extremely difficult to form a pattern of 200 nm or less.

近年、電子ビームあるいはイオンビームを直径
約10nmに集束させてレジストを露光もしくは基
板を直接エツチングする手法が研究されている
が、ビームを集束させるためにはビーム電流を大
きくすることができず、パタン形成に長時間を要
するという欠点を持つている。
In recent years, research has been conducted on methods in which electron beams or ion beams are focused to a diameter of approximately 10 nm to expose resists or directly etch substrates, but it is not possible to increase the beam current in order to focus the beams, and the pattern The disadvantage is that it takes a long time to form.

最近、リソグラフイとは全く異なる、新しい極
微細溝パタンの形成法が開発され特願昭57−
187387号に「半導体装置の製造方法」として提案
されている。第1図によりこの提案方法を説明す
る。第1図aはSi基板1上に多結晶Si層2を堆積
し、さらにその上にレジスト層3を形成し、その
上にSiO2膜4をECRプラズマ堆積法で堆積した
状態での構造断面図である。これを緩衝フツ酸液
に浸すと、レジスト層3のパタンの側部に付着し
たSiO2膜4がその他の部分に堆積したSiO2膜4
に比べて早くエツチングされ、第1図bに示す構
造が得られる。これを例えばCBrFガスを用いた
RIEでエツチングして溝パタンを形成する。特徴
として、工程が簡単であること、パタン形成に要
する時間が短かいこと、溝幅に対する溝深さの
比、いわゆるアスペクト比が大きいパタンも形成
できる可能性を持つていることなどがある。
Recently, a new method for forming ultrafine groove patterns, which is completely different from lithography, has been developed.
This method is proposed in No. 187387 as a "method for manufacturing semiconductor devices." This proposed method will be explained with reference to FIG. Figure 1a shows a cross section of a structure in which a polycrystalline Si layer 2 is deposited on a Si substrate 1, a resist layer 3 is further formed on top of the polycrystalline Si layer 2, and a SiO 2 film 4 is deposited on top of this using the ECR plasma deposition method. It is a diagram. When this is immersed in a buffered hydrofluoric acid solution, the SiO 2 film 4 adhering to the sides of the pattern of the resist layer 3 is separated from the SiO 2 film 4 deposited on other parts.
The structure shown in FIG. 1b is obtained. For example, using CBrF gas
Etch using RIE to form a groove pattern. Characteristics include a simple process, a short time required for pattern formation, and the possibility of forming patterns with a large ratio of groove depth to groove width, so-called aspect ratio.

しかし、この方法により多結晶Si層2などをド
ライエツチングするとき、第1図cに示すような
特異なアンダーカツトが生じ、エツチングマスク
層の開口穴に等しい幅を有する溝パタンが形成で
きないばかりでなく、特異なアンダーカツトであ
ることから、この溝内をCVDなどの堆積法によ
り完全に埋めつくすことは非常に困難であるなど
の致命的な問題がありデバイスの製作に適用され
ないでいた。
However, when dry etching the polycrystalline Si layer 2 or the like using this method, a peculiar undercut as shown in FIG. However, due to the unique undercut, it is extremely difficult to completely fill the inside of this groove using a deposition method such as CVD, which is a fatal problem, and it has not been applied to device fabrication.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、従来技術での上記した問題を
解決し、逆台形の断面形状でかつ底部に任意の幅
寸法の開口穴を有するエツチングマスクを基に
し、ドライエツチングを用いて開口穴の幅に忠実
な溝を被加工層に形成する極微細パタン形成法を
提供することにある。本発明方法を用いることに
より、数10nm幅の極微細溝パタンが再現性良く
形成できることから、極微細構造のデバイス開発
に著しい前進が期待できる。
An object of the present invention is to solve the above-mentioned problems in the prior art, and is based on an etching mask that has an inverted trapezoidal cross-sectional shape and an opening hole of an arbitrary width at the bottom, and uses dry etching to make the opening hole width. An object of the present invention is to provide an ultrafine pattern forming method for forming grooves in a processed layer that are faithful to the original pattern. By using the method of the present invention, ultrafine groove patterns with a width of several tens of nanometers can be formed with good reproducibility, and therefore, significant progress can be expected in the development of devices with ultrafine structures.

〔発明の概要〕[Summary of the invention]

本発明の特徴は、被加工層上に、断面が逆台形
かもしくはこれに類する形状でかつ底部に任意の
幅寸法の開口穴を有するエツチングマスク層を形
成し、反応性元素を構成元素に含むエツチングガ
スを用いたドライエツチング法により被加工層に
極微細溝を形成する極微細パタン形成法におい
て、エツチングマスク層よりドライエツチング速
度が大きく、かつ、被加工層よりドライエツチン
グ速度が小さい薄膜を、その膜厚が、前記開口穴
の底部穴幅をGとし、開口穴の斜面がその下層薄
膜面に対してなす傾斜角のうちの大きい方の傾斜
角をθ2として、少なくともG・tanθ2よりも厚く
なるように、上記被加工層と上記エツチングマス
ク層との間に堆積しておいて被加工層に極微細溝
を形成する方法とするにある。
A feature of the present invention is that an etching mask layer is formed on the layer to be processed, and the etching mask layer has a cross section of an inverted trapezoid or a similar shape and has an opening hole of an arbitrary width at the bottom, and contains a reactive element as a constituent element. In an ultrafine pattern forming method in which ultrafine grooves are formed in a layer to be processed by dry etching using an etching gas, a thin film whose dry etching rate is higher than that of the etching mask layer and lower than that of the layer to be processed is used. The film thickness is at least G・tanθ 2 , where G is the width of the bottom of the opening hole and θ 2 is the larger of the angles of inclination that the slope of the opening hole makes with respect to the surface of the underlying thin film. The etching mask layer is deposited between the layer to be processed and the etching mask layer so that the etching mask layer is thick, and ultrafine grooves are formed in the layer to be processed.

〔発明の実施例〕[Embodiments of the invention]

以下、実施例により本発明を説明する。 The present invention will be explained below with reference to Examples.

50nm厚のSiO2膜で覆われたSi基板上にPを2
×1021個/cm3添加した多結晶Si膜を500nm厚に堆
積した第1の試料と、さらにその上にレジストを
500nm厚に塗布し、温度200℃で1時間の熱処理
を行なつた第2の試料の2つを用意した。その
後、これらの2つの試料のそれぞれの表面に以下
の方法で微小寸法の開口穴を有するSiO2エツチ
ングマスク層を形成した。
2 P on a Si substrate covered with a 50 nm thick SiO 2 film.
The first sample consisted of a 500 nm thick polycrystalline Si film doped with
Two second samples were prepared which were coated to a thickness of 500 nm and heat treated at a temperature of 200° C. for 1 hour. Thereafter, an SiO 2 etching mask layer having microscopic openings was formed on each surface of these two samples by the following method.

まず、ECRプラズマ堆積法によりSiO2膜を
500nm厚に堆積した。続いて紫外線リソグラフ
イ技術を用いてレジストパタンを形成し、反応性
イオンエツチングを用いてSiO2膜をエツチング
し、第2図aに示す構造を得た。図において、1
はSi基板、4はSiO2膜、3はレジスト層で形成
されたパタンを示している。ECRプラズマ堆積
法は、SiH4流量30SCCM、O2流量30SCCM、圧
力0.26Pa、電力200Wの条件で用いた。また、反
応性イオンエツチングの条件はCF4流量
33SCCM、H2流量11SCCM、圧力0.67Pa、電力
密度0.32W/cm2とした。SiO2膜4とレジストパタ
ン3を含めてSi基板1の全表面に再びECRプラ
ズマ堆積法を用いてSiO2膜4を堆積し、第2図
bに示す構造を得た。このときパタンの縁に付着
したSiO2膜は平坦部に堆積したSiO2膜に比べ脆
弱な膜質となり、3%の緩衝フツ酸液で30秒間エ
ツチングすることにより容易に選択除去できる。
次に試料をアセトン中に浸漬するとレジストパタ
ン3とその上のSiO2膜4が除去され、第2図c
に示すような、断面が逆台形で底部の開口幅が
40nmの開口穴5を有するエツチングマスク層が
形成できた。ここで多結晶Si層上にレジストを塗
布した前記第2の試料については、酸素をガスに
用いた反応性イオンエツチングにより多結晶Si層
が露出するまでエツチングを行なつた。このとき
の反応性イオンエツチングの条件はO2流量
20SCCM、圧力0.13Pa、放電電力0.3W/cm2で、
SiO2はほとんどエツチングされなかつた。
First, a SiO 2 film was deposited using the ECR plasma deposition method.
It was deposited to a thickness of 500 nm. Subsequently, a resist pattern was formed using ultraviolet lithography, and the SiO 2 film was etched using reactive ion etching to obtain the structure shown in FIG. 2a. In the figure, 1
4 shows a pattern formed of a Si substrate, 4 a SiO 2 film, and 3 a resist layer. The ECR plasma deposition method was used under the conditions of SiH 4 flow rate of 30 SCCM, O 2 flow rate of 30 SCCM, pressure of 0.26 Pa, and power of 200 W. In addition, the conditions for reactive ion etching are CF 4 flow rate
33 SCCM, H 2 flow rate 11 SCCM, pressure 0.67 Pa, and power density 0.32 W/cm 2 . The SiO 2 film 4 was again deposited on the entire surface of the Si substrate 1 including the SiO 2 film 4 and the resist pattern 3 by using the ECR plasma deposition method to obtain the structure shown in FIG. 2b. At this time, the SiO 2 film deposited on the edges of the pattern is more fragile than the SiO 2 film deposited on flat areas, and can be easily selectively removed by etching with a 3% buffered hydrofluoric acid solution for 30 seconds.
Next, when the sample is immersed in acetone, the resist pattern 3 and the SiO 2 film 4 on it are removed, and the resist pattern 3 and the SiO 2 film 4 on it are removed.
As shown in the figure, the cross section is an inverted trapezoid and the opening width at the bottom is
An etching mask layer having opening holes 5 of 40 nm was formed. For the second sample in which a resist was applied on the polycrystalline Si layer, etching was performed by reactive ion etching using oxygen as a gas until the polycrystalline Si layer was exposed. The conditions for reactive ion etching at this time are O 2 flow rate
At 20SCCM, pressure 0.13Pa, discharge power 0.3W/ cm2 ,
SiO 2 was hardly etched.

次にCCl2F2をガスとした平行平板型プラズマ
エツチングにより、前記第1及び第2の2つの試
料の多結晶Si膜をエツチングした。その結果を第
3図に示す。第3図aは多結晶Si膜11上に直接
SiO2エツチングマスク層12を形成した試料で
あるが、多結晶Si層11に形成された溝には特異
なアンダーカツトが観察され、矩形断面の溝は得
られない。一方、第3図bは多結晶Si層11上に
レジスト層13を介してSiO2エツチングマスク
層12を形成した試料であるが、レジスト層13
にはアンダーカツトが観察されるものの、多結晶
Si層11に形成される溝は、幅はエツチングマス
ク層12の開口穴の底部の幅にほぼ等しく矩形断
面を持つている。
Next, the polycrystalline Si films of the first and second samples were etched by parallel plate plasma etching using CCl 2 F 2 as a gas. The results are shown in FIG. Figure 3a shows the direct contact on the polycrystalline Si film 11.
Although this is a sample in which a SiO 2 etching mask layer 12 is formed, a peculiar undercut is observed in the groove formed in the polycrystalline Si layer 11, and a groove with a rectangular cross section cannot be obtained. On the other hand, FIG. 3b shows a sample in which a SiO 2 etching mask layer 12 is formed on a polycrystalline Si layer 11 via a resist layer 13.
Although undercuts are observed in the polycrystalline
The groove formed in the Si layer 11 has a width approximately equal to the width of the bottom of the opening in the etching mask layer 12 and has a rectangular cross section.

以上の結果から、被加工層上にレジスト層を介
してエツチングマスク層を形成することにより、
極微細な矩形断面を持つ溝が被加工層に形成でき
ることがわかる。
From the above results, by forming an etching mask layer on the processed layer via a resist layer,
It can be seen that grooves with extremely fine rectangular cross sections can be formed in the processed layer.

アンダーカツトの原因は次のように考えられ
る。逆台形の開口穴を持つ試料表面に垂直に入射
したイオンは第4図に記号Aとして示すようにエ
ツチングマスク層22に形成された開口穴の側壁
で反射され、エツチングされつつあるレジスト層
23の溝の側壁にも入射する。一方、溝の側壁に
は、ランダム運動を行なつている電気的に中性な
ラジカルも入射している。アンダーカツトはこの
イオンとラジカルの相互作用によつて生じる。第
4図のB点に入射するラジカルはエツチングマス
ク層22の開口穴の形状で定める角αの範囲にあ
つてB点の方向に運動しているラジカルに限られ
る。角αが大きいほどB点に入射するラジカルの
量が多くなり、アンダーカツトの速度が大きくな
る。B点がエツチングマスク近傍にあるとき角α
は小さく、ある程度深いところで角αは最大とな
り、十分に深いところでは角αは小さい。これに
対応してアンダーカツトも第4図のように生じ
る。角αが最大となる深さは、エツチングマスク
層22の開口穴の傾斜を深さ方向に延長した線分
CC′と開口穴の縁を通る垂線DD′が交叉する点E
の近傍である。E点の深さより2倍深くなるとア
ンダーカツトはほとんど生じない。従つて、本発
明において、被加工層21とエツチングマスク層
22との間に堆積するレジスト層23の厚さは第
4図のE点の深さの2倍以上あれば、特に効果が
大きい。
The cause of the undercut is thought to be as follows. Ions that are perpendicularly incident on the surface of the sample having an inverted trapezoidal opening are reflected by the side wall of the opening formed in the etching mask layer 22, as shown by symbol A in FIG. It is also incident on the side walls of the groove. On the other hand, electrically neutral radicals undergoing random motion are also incident on the side walls of the groove. Undercuts are caused by this interaction between ions and radicals. The radicals incident on point B in FIG. 4 are limited to those within the range of angle α determined by the shape of the opening in the etching mask layer 22 and moving in the direction of point B. As the angle α becomes larger, the amount of radicals incident on point B increases, and the speed of undercut increases. When point B is near the etching mask, the angle α
is small, the angle α becomes maximum at a certain depth, and the angle α becomes small at a sufficiently deep depth. Correspondingly, an undercut also occurs as shown in FIG. The depth at which the angle α is maximum is a line segment extending the slope of the opening hole of the etching mask layer 22 in the depth direction.
Point E where CC' intersects perpendicular line DD' passing through the edge of the opening hole
It is in the vicinity of . When the depth is twice as deep as point E, undercuts hardly occur. Therefore, in the present invention, it is particularly effective if the thickness of the resist layer 23 deposited between the layer to be processed 21 and the etching mask layer 22 is at least twice the depth of point E in FIG.

上述した特異なアンダーカツトは、特に0.1μm
以下の寸法域で顕著となる。これは、幅0.1μm以
上のパタンでは、開口穴の側壁で反射されたイオ
ンが溝の側壁に到達する前に他の粒子と衝突して
エネルギーを失うためと推察できる。従つて、本
発明は0.1μm以下の寸法域でのパタン形成に特に
有効である。
The peculiar undercut mentioned above is especially 0.1 μm.
This is noticeable in the following dimension ranges. This can be inferred because, in a pattern with a width of 0.1 μm or more, ions reflected from the side walls of the openings collide with other particles and lose energy before reaching the side walls of the grooves. Therefore, the present invention is particularly effective for pattern formation in the size range of 0.1 μm or less.

なお、第4図についての以上の考察では、開口
穴斜面のレジスト層上面に対する傾斜角θ1、θ2
ほぼ等しいものとして考察してきたが、傾斜角
θ1、θ2が等しくない場合には、傾斜角θ1,θ2のう
ちの大きい方の傾斜角θ2の斜面を延長した線分
CC′と、このマスク端と対をなす他方のマスク端
がレジスト層23の上面と接触している点(ある
いは線)から下した垂線DD′との交点Eで決まる
マスク最下層からの深さ、即ち開口穴の底部穴幅
をGとしてG・tanθ2、よりも少なくとも厚い膜
厚を有するレジスト層23とすることで、前述し
た効果を生じさせることが可能である。また、本
実施例では被加工層21上にレジスト層23を堆
積したが、このレジスト層23としては、エツチ
ングマスク層22よりドライエツチング速度が大
きく、かつ、被加工層21よりドライエツチング
速度が遅い薄膜であればどのような材料であつて
も使用することができる。また、ドライエツチン
グ法としては、イオンとラジカルとの相互作用で
エツチングを行なう反応性イオンエツチング、反
応性スパツタエツチング、反応性イオンビームエ
ツチング、プラズマエツチング、反応性イオンシ
ヤワエツチングなどを用いることができる。
In the above discussion of FIG. 4, the inclination angles θ 1 and θ 2 of the slope of the opening hole with respect to the upper surface of the resist layer were considered to be approximately equal. However, if the inclination angles θ 1 and θ 2 are not equal, , a line segment that is an extension of the slope with the larger slope angle θ 2 of slope angles θ 1 and θ 2
Depth from the bottom layer of the mask determined by the intersection E of CC' and the perpendicular line DD' drawn from the point (or line) where the other mask end that is paired with this mask end is in contact with the upper surface of the resist layer 23 That is, by setting the resist layer 23 to have a film thickness that is at least thicker than G·tanθ 2 , where G is the width of the bottom of the opening hole, the above-described effect can be produced. Further, in this example, a resist layer 23 was deposited on the layer to be processed 21, but this resist layer 23 had a dry etching rate higher than that of the etching mask layer 22, and a dry etching rate slower than that of the layer to be processed 21. Any material can be used as long as it is a thin film. In addition, as the dry etching method, reactive ion etching, reactive sputter etching, reactive ion beam etching, plasma etching, reactive ion shower etching, etc., which perform etching by the interaction of ions and radicals, can be used. .

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、矩形断
面、特に100nm以下の幅の矩形断面、を持つ極
微細溝が再現性良く、エツチングマスク層の開口
穴の幅に忠実に、形成できることから、半導体集
積回路、光集積回路、高速度トランジスタ、表面
弾性波素子、回折格子など極微細構造のデバイス
製造に適用して大きな効果を生じ、今後のデバイ
ス開発を著しく促進できる。
As explained above, according to the present invention, ultrafine grooves having a rectangular cross section, particularly a rectangular cross section with a width of 100 nm or less, can be formed with good reproducibility and faithfully to the width of the opening in the etching mask layer. It can be applied to the manufacturing of devices with ultra-fine structures such as semiconductor integrated circuits, optical integrated circuits, high-speed transistors, surface acoustic wave devices, and diffraction gratings, and can significantly accelerate future device development.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来法による逆台形の開口穴を持つマ
スクパタンの構成断面図でa,b,cは製造順序
に示し、第2図は本発明において用いる開口穴製
造順序を示す図、第3図は本発明実施例説明用の
図でaは本発明を用いない場合、bは本発明を用
いた場合のパタン断面図、第4図はアンダーカツ
ト現象の説明図である。 <符号の説明>、1……Si基板、2……多結晶
Si層、3……レジスト層、4……SiO2膜、5…
…開口穴、11……多結晶Si膜、12……エツチ
ングマスク層。
FIG. 1 is a cross-sectional view of a mask pattern having inverted trapezoidal openings according to the conventional method, and a, b, and c indicate the manufacturing order. FIG. 2 is a diagram showing the manufacturing order of the openings used in the present invention. The figures are diagrams for explaining embodiments of the present invention, in which a is a cross-sectional view of a pattern when the present invention is not used, b is a cross-sectional view of a pattern when the present invention is used, and FIG. 4 is a diagram illustrating the undercut phenomenon. <Explanation of symbols>, 1...Si substrate, 2...polycrystal
Si layer, 3... resist layer, 4... SiO 2 film, 5...
... Opening hole, 11 ... Polycrystalline Si film, 12 ... Etching mask layer.

Claims (1)

【特許請求の範囲】[Claims] 1 被加工層上に、断面が逆台形かもしくはこれ
に類する形状でかつ底部に任意の幅寸法の開口穴
を有するエツチングマスク層を形成し、反応性元
素を構成元素に含むエツチングガスを用いたドラ
イエツチング法により被加工層に極微細溝を形成
する極微細パタン形成法において、エツチングマ
スク層よりドライエツチング速度が大きく、かつ
被加工層よりドライエツチング速度が小さい薄膜
を、その膜厚が、前記開口穴の底部穴幅をGと
し、開口穴の斜面がその下層薄膜面に対してなす
傾斜角のうちの大きい方の傾斜角をθ2として、少
なくともG・tanθ2よりも厚くなるように、上記
被加工層と上記エツチングマスク層との間に堆積
することを特徴とする極微細パタン形成法。
1. On the layer to be processed, an etching mask layer having an inverted trapezoidal cross section or a similar shape and an opening hole of an arbitrary width at the bottom is formed, and an etching gas containing a reactive element as a constituent element is used. In an ultrafine pattern forming method in which ultrafine grooves are formed in a layer to be processed using a dry etching method, a thin film having a dry etching rate higher than that of the etching mask layer and a dry etching rate lower than that of the layer to be processed is formed so as to have a film thickness as described above. The bottom hole width of the open hole is G, and the larger of the angles of inclination that the slope of the open hole makes with respect to the underlying thin film surface is θ 2 , so that the thickness is at least greater than G·tan θ 2 . A method for forming an ultra-fine pattern, characterized in that the layer is deposited between the layer to be processed and the etching mask layer.
JP59054504A 1984-03-23 1984-03-23 Formation of extremely fine pattern Granted JPS60198825A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59054504A JPS60198825A (en) 1984-03-23 1984-03-23 Formation of extremely fine pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59054504A JPS60198825A (en) 1984-03-23 1984-03-23 Formation of extremely fine pattern

Publications (2)

Publication Number Publication Date
JPS60198825A JPS60198825A (en) 1985-10-08
JPH0438133B2 true JPH0438133B2 (en) 1992-06-23

Family

ID=12972457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59054504A Granted JPS60198825A (en) 1984-03-23 1984-03-23 Formation of extremely fine pattern

Country Status (1)

Country Link
JP (1) JPS60198825A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994016854A1 (en) * 1993-01-19 1994-08-04 Ingenerny Tsentr 'plazmodinamika' Process for treating the surface of an article and facility for carrying this out

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57118640A (en) * 1981-01-16 1982-07-23 Matsushita Electronics Corp Formation of masking pattern

Also Published As

Publication number Publication date
JPS60198825A (en) 1985-10-08

Similar Documents

Publication Publication Date Title
US4645562A (en) Double layer photoresist technique for side-wall profile control in plasma etching processes
JP2604631B2 (en) Method for manufacturing semiconductor device
US4354896A (en) Formation of submicron substrate element
KR20020061480A (en) Fine pattern forming method, semiconductor device manufacturing method, and semiconductor device
JPH0136250B2 (en)
JPH0438133B2 (en)
JP2741175B2 (en) Method for forming fine pattern of semiconductor device
JPH0466345B2 (en)
US5409566A (en) Slope etching process
JPH0774087A (en) MLR pattern forming method
JP3109059B2 (en) Dry etching method
JP2695919B2 (en) Wiring pattern forming method
KR100248345B1 (en) Metal wiring formation method of semiconductor device
KR0151014B1 (en) Method of forming fine pattern of semicondutor device
JP2760426B2 (en) Dry etching method for resist film
JPH03257825A (en) Manufacture of semiconductor device
JPS6143847B2 (en)
JPH03278543A (en) Manufacture of field-effect transistor
JP3116369B2 (en) Multilayer resist dry etching method
JPH0257701B2 (en)
JPH0422021B2 (en)
KR950001300B1 (en) Manufacturing Method of Semiconductor Device
JP3271185B2 (en) Manufacturing method of antireflection film
JPH0586659B2 (en)
KR20010060984A (en) Manufacturing method for contact hole in semiconductor device