JPH0438133B2 - - Google Patents
Info
- Publication number
- JPH0438133B2 JPH0438133B2 JP59054504A JP5450484A JPH0438133B2 JP H0438133 B2 JPH0438133 B2 JP H0438133B2 JP 59054504 A JP59054504 A JP 59054504A JP 5450484 A JP5450484 A JP 5450484A JP H0438133 B2 JPH0438133 B2 JP H0438133B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- processed
- etching mask
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は極微細パタン形成法に係り、特に、半
導体集積回路や高速度トランジスタなど微細構造
の光・電子デバイスの製造・開発時に必要な数百
ｎｍ以下の幅をもつ極微細パタンを再現性よく形
成することを可能とする極微細パタン形成法に関
する。
導体集積回路や高速度トランジスタなど微細構造
の光・電子デバイスの製造・開発時に必要な数百
ｎｍ以下の幅をもつ極微細パタンを再現性よく形
成することを可能とする極微細パタン形成法に関
する。
〔発明の背景〕
半導体集積回路や高速度トランジスタ、表面弾
性波素子など微細構造をもつ光・電子デバイスは
年々高性能化、多機能化されつつあり、それに伴
つてパタン幅を微細化の一途をたどつている。今
日では数10nｍ幅のパタン形成方法の確立が要求
されている。
性波素子など微細構造をもつ光・電子デバイスは
年々高性能化、多機能化されつつあり、それに伴
つてパタン幅を微細化の一途をたどつている。今
日では数10nｍ幅のパタン形成方法の確立が要求
されている。
従来よりパタン形成に用いられてきた紫外線露
光法、電子ビーム露光法、Ｘ線露光法といつたリ
ソグラフイ技術は、露光に用いる光の波長あるい
はレンズに起因する解像限界、電子の散乱、現像
時のレジストの膨潤などの問題があり、エツチン
グマスクとして有効な厚さを持つレジストに幅
200nｍ以下のパタンを形成することは極めて困
難である。
光法、電子ビーム露光法、Ｘ線露光法といつたリ
ソグラフイ技術は、露光に用いる光の波長あるい
はレンズに起因する解像限界、電子の散乱、現像
時のレジストの膨潤などの問題があり、エツチン
グマスクとして有効な厚さを持つレジストに幅
200nｍ以下のパタンを形成することは極めて困
難である。
近年、電子ビームあるいはイオンビームを直径
約10nｍに集束させてレジストを露光もしくは基
板を直接エツチングする手法が研究されている
が、ビームを集束させるためにはビーム電流を大
きくすることができず、パタン形成に長時間を要
するという欠点を持つている。
約10nｍに集束させてレジストを露光もしくは基
板を直接エツチングする手法が研究されている
が、ビームを集束させるためにはビーム電流を大
きくすることができず、パタン形成に長時間を要
するという欠点を持つている。
最近、リソグラフイとは全く異なる、新しい極
微細溝パタンの形成法が開発され特願昭57−
187387号に「半導体装置の製造方法」として提案
されている。第１図によりこの提案方法を説明す
る。第１図ａはSi基板１上に多結晶Si層２を堆積
し、さらにその上にレジスト層３を形成し、その
上にSiO2膜４をECRプラズマ堆積法で堆積した
状態での構造断面図である。これを緩衝フツ酸液
に浸すと、レジスト層３のパタンの側部に付着し
たSiO2膜４がその他の部分に堆積したSiO2膜４
に比べて早くエツチングされ、第１図ｂに示す構
造が得られる。これを例えばCBrFガスを用いた
RIEでエツチングして溝パタンを形成する。特徴
として、工程が簡単であること、パタン形成に要
する時間が短かいこと、溝幅に対する溝深さの
比、いわゆるアスペクト比が大きいパタンも形成
できる可能性を持つていることなどがある。
微細溝パタンの形成法が開発され特願昭57−
187387号に「半導体装置の製造方法」として提案
されている。第１図によりこの提案方法を説明す
る。第１図ａはSi基板１上に多結晶Si層２を堆積
し、さらにその上にレジスト層３を形成し、その
上にSiO2膜４をECRプラズマ堆積法で堆積した
状態での構造断面図である。これを緩衝フツ酸液
に浸すと、レジスト層３のパタンの側部に付着し
たSiO2膜４がその他の部分に堆積したSiO2膜４
に比べて早くエツチングされ、第１図ｂに示す構
造が得られる。これを例えばCBrFガスを用いた
RIEでエツチングして溝パタンを形成する。特徴
として、工程が簡単であること、パタン形成に要
する時間が短かいこと、溝幅に対する溝深さの
比、いわゆるアスペクト比が大きいパタンも形成
できる可能性を持つていることなどがある。
しかし、この方法により多結晶Si層２などをド
ライエツチングするとき、第１図ｃに示すような
特異なアンダーカツトが生じ、エツチングマスク
層の開口穴に等しい幅を有する溝パタンが形成で
きないばかりでなく、特異なアンダーカツトであ
ることから、この溝内をCVDなどの堆積法によ
り完全に埋めつくすことは非常に困難であるなど
の致命的な問題がありデバイスの製作に適用され
ないでいた。
ライエツチングするとき、第１図ｃに示すような
特異なアンダーカツトが生じ、エツチングマスク
層の開口穴に等しい幅を有する溝パタンが形成で
きないばかりでなく、特異なアンダーカツトであ
ることから、この溝内をCVDなどの堆積法によ
り完全に埋めつくすことは非常に困難であるなど
の致命的な問題がありデバイスの製作に適用され
ないでいた。
本発明の目的は、従来技術での上記した問題を
解決し、逆台形の断面形状でかつ底部に任意の幅
寸法の開口穴を有するエツチングマスクを基に
し、ドライエツチングを用いて開口穴の幅に忠実
な溝を被加工層に形成する極微細パタン形成法を
提供することにある。本発明方法を用いることに
より、数10nｍ幅の極微細溝パタンが再現性良く
形成できることから、極微細構造のデバイス開発
に著しい前進が期待できる。
解決し、逆台形の断面形状でかつ底部に任意の幅
寸法の開口穴を有するエツチングマスクを基に
し、ドライエツチングを用いて開口穴の幅に忠実
な溝を被加工層に形成する極微細パタン形成法を
提供することにある。本発明方法を用いることに
より、数10nｍ幅の極微細溝パタンが再現性良く
形成できることから、極微細構造のデバイス開発
に著しい前進が期待できる。
本発明の特徴は、被加工層上に、断面が逆台形
かもしくはこれに類する形状でかつ底部に任意の
幅寸法の開口穴を有するエツチングマスク層を形
成し、反応性元素を構成元素に含むエツチングガ
スを用いたドライエツチング法により被加工層に
極微細溝を形成する極微細パタン形成法におい
て、エツチングマスク層よりドライエツチング速
度が大きく、かつ、被加工層よりドライエツチン
グ速度が小さい薄膜を、その膜厚が、前記開口穴
の底部穴幅をＧとし、開口穴の斜面がその下層薄
膜面に対してなす傾斜角のうちの大きい方の傾斜
角をθ2として、少なくともＧ・tanθ2よりも厚く
なるように、上記被加工層と上記エツチングマス
ク層との間に堆積しておいて被加工層に極微細溝
を形成する方法とするにある。
かもしくはこれに類する形状でかつ底部に任意の
幅寸法の開口穴を有するエツチングマスク層を形
成し、反応性元素を構成元素に含むエツチングガ
スを用いたドライエツチング法により被加工層に
極微細溝を形成する極微細パタン形成法におい
て、エツチングマスク層よりドライエツチング速
度が大きく、かつ、被加工層よりドライエツチン
グ速度が小さい薄膜を、その膜厚が、前記開口穴
の底部穴幅をＧとし、開口穴の斜面がその下層薄
膜面に対してなす傾斜角のうちの大きい方の傾斜
角をθ2として、少なくともＧ・tanθ2よりも厚く
なるように、上記被加工層と上記エツチングマス
ク層との間に堆積しておいて被加工層に極微細溝
を形成する方法とするにある。
以下、実施例により本発明を説明する。
50nｍ厚のSiO2膜で覆われたSi基板上にＰを２
×1021個／cm3添加した多結晶Si膜を500nｍ厚に堆
積した第１の試料と、さらにその上にレジストを
500nｍ厚に塗布し、温度200℃で１時間の熱処理
を行なつた第２の試料の２つを用意した。その
後、これらの２つの試料のそれぞれの表面に以下
の方法で微小寸法の開口穴を有するSiO2エツチ
ングマスク層を形成した。
×1021個／cm3添加した多結晶Si膜を500nｍ厚に堆
積した第１の試料と、さらにその上にレジストを
500nｍ厚に塗布し、温度200℃で１時間の熱処理
を行なつた第２の試料の２つを用意した。その
後、これらの２つの試料のそれぞれの表面に以下
の方法で微小寸法の開口穴を有するSiO2エツチ
ングマスク層を形成した。
まず、ECRプラズマ堆積法によりSiO2膜を
500nｍ厚に堆積した。続いて紫外線リソグラフ
イ技術を用いてレジストパタンを形成し、反応性
イオンエツチングを用いてSiO2膜をエツチング
し、第２図ａに示す構造を得た。図において、１
はSi基板、４はSiO2膜、３はレジスト層で形成
されたパタンを示している。ECRプラズマ堆積
法は、SiH4流量30SCCM、O2流量30SCCM、圧
力0.26Pa、電力200Wの条件で用いた。また、反
応性イオンエツチングの条件はCF4流量
33SCCM、H2流量11SCCM、圧力0.67Pa、電力
密度0.32W／cm2とした。SiO2膜４とレジストパタ
ン３を含めてSi基板１の全表面に再びECRプラ
ズマ堆積法を用いてSiO2膜４を堆積し、第２図
ｂに示す構造を得た。このときパタンの縁に付着
したSiO2膜は平坦部に堆積したSiO2膜に比べ脆
弱な膜質となり、３％の緩衝フツ酸液で30秒間エ
ツチングすることにより容易に選択除去できる。
次に試料をアセトン中に浸漬するとレジストパタ
ン３とその上のSiO2膜４が除去され、第２図ｃ
に示すような、断面が逆台形で底部の開口幅が
40nｍの開口穴５を有するエツチングマスク層が
形成できた。ここで多結晶Si層上にレジストを塗
布した前記第２の試料については、酸素をガスに
用いた反応性イオンエツチングにより多結晶Si層
が露出するまでエツチングを行なつた。このとき
の反応性イオンエツチングの条件はO2流量
20SCCM、圧力0.13Pa、放電電力0.3W／cm2で、
SiO2はほとんどエツチングされなかつた。
500nｍ厚に堆積した。続いて紫外線リソグラフ
イ技術を用いてレジストパタンを形成し、反応性
イオンエツチングを用いてSiO2膜をエツチング
し、第２図ａに示す構造を得た。図において、１
はSi基板、４はSiO2膜、３はレジスト層で形成
されたパタンを示している。ECRプラズマ堆積
法は、SiH4流量30SCCM、O2流量30SCCM、圧
力0.26Pa、電力200Wの条件で用いた。また、反
応性イオンエツチングの条件はCF4流量
33SCCM、H2流量11SCCM、圧力0.67Pa、電力
密度0.32W／cm2とした。SiO2膜４とレジストパタ
ン３を含めてSi基板１の全表面に再びECRプラ
ズマ堆積法を用いてSiO2膜４を堆積し、第２図
ｂに示す構造を得た。このときパタンの縁に付着
したSiO2膜は平坦部に堆積したSiO2膜に比べ脆
弱な膜質となり、３％の緩衝フツ酸液で30秒間エ
ツチングすることにより容易に選択除去できる。
次に試料をアセトン中に浸漬するとレジストパタ
ン３とその上のSiO2膜４が除去され、第２図ｃ
に示すような、断面が逆台形で底部の開口幅が
40nｍの開口穴５を有するエツチングマスク層が
形成できた。ここで多結晶Si層上にレジストを塗
布した前記第２の試料については、酸素をガスに
用いた反応性イオンエツチングにより多結晶Si層
が露出するまでエツチングを行なつた。このとき
の反応性イオンエツチングの条件はO2流量
20SCCM、圧力0.13Pa、放電電力0.3W／cm2で、
SiO2はほとんどエツチングされなかつた。
次にCCl2F2をガスとした平行平板型プラズマ
エツチングにより、前記第１及び第２の２つの試
料の多結晶Si膜をエツチングした。その結果を第
３図に示す。第３図ａは多結晶Si膜１１上に直接
SiO2エツチングマスク層１２を形成した試料で
あるが、多結晶Si層１１に形成された溝には特異
なアンダーカツトが観察され、矩形断面の溝は得
られない。一方、第３図ｂは多結晶Si層１１上に
レジスト層１３を介してSiO2エツチングマスク
層１２を形成した試料であるが、レジスト層１３
にはアンダーカツトが観察されるものの、多結晶
Si層１１に形成される溝は、幅はエツチングマス
ク層１２の開口穴の底部の幅にほぼ等しく矩形断
面を持つている。
エツチングにより、前記第１及び第２の２つの試
料の多結晶Si膜をエツチングした。その結果を第
３図に示す。第３図ａは多結晶Si膜１１上に直接
SiO2エツチングマスク層１２を形成した試料で
あるが、多結晶Si層１１に形成された溝には特異
なアンダーカツトが観察され、矩形断面の溝は得
られない。一方、第３図ｂは多結晶Si層１１上に
レジスト層１３を介してSiO2エツチングマスク
層１２を形成した試料であるが、レジスト層１３
にはアンダーカツトが観察されるものの、多結晶
Si層１１に形成される溝は、幅はエツチングマス
ク層１２の開口穴の底部の幅にほぼ等しく矩形断
面を持つている。
以上の結果から、被加工層上にレジスト層を介
してエツチングマスク層を形成することにより、
極微細な矩形断面を持つ溝が被加工層に形成でき
ることがわかる。
してエツチングマスク層を形成することにより、
極微細な矩形断面を持つ溝が被加工層に形成でき
ることがわかる。
アンダーカツトの原因は次のように考えられ
る。逆台形の開口穴を持つ試料表面に垂直に入射
したイオンは第４図に記号Ａとして示すようにエ
ツチングマスク層２２に形成された開口穴の側壁
で反射され、エツチングされつつあるレジスト層
２３の溝の側壁にも入射する。一方、溝の側壁に
は、ランダム運動を行なつている電気的に中性な
ラジカルも入射している。アンダーカツトはこの
イオンとラジカルの相互作用によつて生じる。第
４図のＢ点に入射するラジカルはエツチングマス
ク層２２の開口穴の形状で定める角αの範囲にあ
つてＢ点の方向に運動しているラジカルに限られ
る。角αが大きいほどＢ点に入射するラジカルの
量が多くなり、アンダーカツトの速度が大きくな
る。Ｂ点がエツチングマスク近傍にあるとき角α
は小さく、ある程度深いところで角αは最大とな
り、十分に深いところでは角αは小さい。これに
対応してアンダーカツトも第４図のように生じ
る。角αが最大となる深さは、エツチングマスク
層２２の開口穴の傾斜を深さ方向に延長した線分
CC′と開口穴の縁を通る垂線DD′が交叉する点Ｅ
の近傍である。Ｅ点の深さより２倍深くなるとア
ンダーカツトはほとんど生じない。従つて、本発
明において、被加工層２１とエツチングマスク層
２２との間に堆積するレジスト層２３の厚さは第
４図のＥ点の深さの２倍以上あれば、特に効果が
大きい。
る。逆台形の開口穴を持つ試料表面に垂直に入射
したイオンは第４図に記号Ａとして示すようにエ
ツチングマスク層２２に形成された開口穴の側壁
で反射され、エツチングされつつあるレジスト層
２３の溝の側壁にも入射する。一方、溝の側壁に
は、ランダム運動を行なつている電気的に中性な
ラジカルも入射している。アンダーカツトはこの
イオンとラジカルの相互作用によつて生じる。第
４図のＢ点に入射するラジカルはエツチングマス
ク層２２の開口穴の形状で定める角αの範囲にあ
つてＢ点の方向に運動しているラジカルに限られ
る。角αが大きいほどＢ点に入射するラジカルの
量が多くなり、アンダーカツトの速度が大きくな
る。Ｂ点がエツチングマスク近傍にあるとき角α
は小さく、ある程度深いところで角αは最大とな
り、十分に深いところでは角αは小さい。これに
対応してアンダーカツトも第４図のように生じ
る。角αが最大となる深さは、エツチングマスク
層２２の開口穴の傾斜を深さ方向に延長した線分
CC′と開口穴の縁を通る垂線DD′が交叉する点Ｅ
の近傍である。Ｅ点の深さより２倍深くなるとア
ンダーカツトはほとんど生じない。従つて、本発
明において、被加工層２１とエツチングマスク層
２２との間に堆積するレジスト層２３の厚さは第
４図のＥ点の深さの２倍以上あれば、特に効果が
大きい。
上述した特異なアンダーカツトは、特に0.1μｍ
以下の寸法域で顕著となる。これは、幅0.1μｍ以
上のパタンでは、開口穴の側壁で反射されたイオ
ンが溝の側壁に到達する前に他の粒子と衝突して
エネルギーを失うためと推察できる。従つて、本
発明は0.1μｍ以下の寸法域でのパタン形成に特に
有効である。
以下の寸法域で顕著となる。これは、幅0.1μｍ以
上のパタンでは、開口穴の側壁で反射されたイオ
ンが溝の側壁に到達する前に他の粒子と衝突して
エネルギーを失うためと推察できる。従つて、本
発明は0.1μｍ以下の寸法域でのパタン形成に特に
有効である。
なお、第４図についての以上の考察では、開口
穴斜面のレジスト層上面に対する傾斜角θ1、θ2が
ほぼ等しいものとして考察してきたが、傾斜角
θ1、θ2が等しくない場合には、傾斜角θ1，θ2のう
ちの大きい方の傾斜角θ2の斜面を延長した線分
CC′と、このマスク端と対をなす他方のマスク端
がレジスト層２３の上面と接触している点（ある
いは線）から下した垂線DD′との交点Ｅで決まる
マスク最下層からの深さ、即ち開口穴の底部穴幅
をＧとしてＧ・tanθ2、よりも少なくとも厚い膜
厚を有するレジスト層２３とすることで、前述し
た効果を生じさせることが可能である。また、本
実施例では被加工層２１上にレジスト層２３を堆
積したが、このレジスト層２３としては、エツチ
ングマスク層２２よりドライエツチング速度が大
きく、かつ、被加工層２１よりドライエツチング
速度が遅い薄膜であればどのような材料であつて
も使用することができる。また、ドライエツチン
グ法としては、イオンとラジカルとの相互作用で
エツチングを行なう反応性イオンエツチング、反
応性スパツタエツチング、反応性イオンビームエ
ツチング、プラズマエツチング、反応性イオンシ
ヤワエツチングなどを用いることができる。
穴斜面のレジスト層上面に対する傾斜角θ1、θ2が
ほぼ等しいものとして考察してきたが、傾斜角
θ1、θ2が等しくない場合には、傾斜角θ1，θ2のう
ちの大きい方の傾斜角θ2の斜面を延長した線分
CC′と、このマスク端と対をなす他方のマスク端
がレジスト層２３の上面と接触している点（ある
いは線）から下した垂線DD′との交点Ｅで決まる
マスク最下層からの深さ、即ち開口穴の底部穴幅
をＧとしてＧ・tanθ2、よりも少なくとも厚い膜
厚を有するレジスト層２３とすることで、前述し
た効果を生じさせることが可能である。また、本
実施例では被加工層２１上にレジスト層２３を堆
積したが、このレジスト層２３としては、エツチ
ングマスク層２２よりドライエツチング速度が大
きく、かつ、被加工層２１よりドライエツチング
速度が遅い薄膜であればどのような材料であつて
も使用することができる。また、ドライエツチン
グ法としては、イオンとラジカルとの相互作用で
エツチングを行なう反応性イオンエツチング、反
応性スパツタエツチング、反応性イオンビームエ
ツチング、プラズマエツチング、反応性イオンシ
ヤワエツチングなどを用いることができる。
以上説明したように、本発明によれば、矩形断
面、特に100nｍ以下の幅の矩形断面、を持つ極
微細溝が再現性良く、エツチングマスク層の開口
穴の幅に忠実に、形成できることから、半導体集
積回路、光集積回路、高速度トランジスタ、表面
弾性波素子、回折格子など極微細構造のデバイス
製造に適用して大きな効果を生じ、今後のデバイ
ス開発を著しく促進できる。
面、特に100nｍ以下の幅の矩形断面、を持つ極
微細溝が再現性良く、エツチングマスク層の開口
穴の幅に忠実に、形成できることから、半導体集
積回路、光集積回路、高速度トランジスタ、表面
弾性波素子、回折格子など極微細構造のデバイス
製造に適用して大きな効果を生じ、今後のデバイ
ス開発を著しく促進できる。
第１図は従来法による逆台形の開口穴を持つマ
スクパタンの構成断面図でａ，ｂ，ｃは製造順序
に示し、第２図は本発明において用いる開口穴製
造順序を示す図、第３図は本発明実施例説明用の
図でａは本発明を用いない場合、ｂは本発明を用
いた場合のパタン断面図、第４図はアンダーカツ
ト現象の説明図である。 ＜符号の説明＞、１……Si基板、２……多結晶
Si層、３……レジスト層、４……SiO2膜、５…
…開口穴、１１……多結晶Si膜、１２……エツチ
ングマスク層。
スクパタンの構成断面図でａ，ｂ，ｃは製造順序
に示し、第２図は本発明において用いる開口穴製
造順序を示す図、第３図は本発明実施例説明用の
図でａは本発明を用いない場合、ｂは本発明を用
いた場合のパタン断面図、第４図はアンダーカツ
ト現象の説明図である。 ＜符号の説明＞、１……Si基板、２……多結晶
Si層、３……レジスト層、４……SiO2膜、５…
…開口穴、１１……多結晶Si膜、１２……エツチ
ングマスク層。
Claims (1)
- １ 被加工層上に、断面が逆台形かもしくはこれ
に類する形状でかつ底部に任意の幅寸法の開口穴
を有するエツチングマスク層を形成し、反応性元
素を構成元素に含むエツチングガスを用いたドラ
イエツチング法により被加工層に極微細溝を形成
する極微細パタン形成法において、エツチングマ
スク層よりドライエツチング速度が大きく、かつ
被加工層よりドライエツチング速度が小さい薄膜
を、その膜厚が、前記開口穴の底部穴幅をＧと
し、開口穴の斜面がその下層薄膜面に対してなす
傾斜角のうちの大きい方の傾斜角をθ2として、少
なくともＧ・tanθ2よりも厚くなるように、上記
被加工層と上記エツチングマスク層との間に堆積
することを特徴とする極微細パタン形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054504A JPS60198825A (ja) | 1984-03-23 | 1984-03-23 | 極微細パタン形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054504A JPS60198825A (ja) | 1984-03-23 | 1984-03-23 | 極微細パタン形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60198825A JPS60198825A (ja) | 1985-10-08 |
| JPH0438133B2 true JPH0438133B2 (ja) | 1992-06-23 |
Family
ID=12972457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59054504A Granted JPS60198825A (ja) | 1984-03-23 | 1984-03-23 | 極微細パタン形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60198825A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994016854A1 (fr) * | 1993-01-19 | 1994-08-04 | Ingenerny Tsentr 'plazmodinamika' | Procede de traitement de la surface d'un article et installation pour ce faire |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57118640A (en) * | 1981-01-16 | 1982-07-23 | Matsushita Electronics Corp | Formation of masking pattern |
-
1984
- 1984-03-23 JP JP59054504A patent/JPS60198825A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60198825A (ja) | 1985-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4645562A (en) | Double layer photoresist technique for side-wall profile control in plasma etching processes | |
| JP2604631B2 (ja) | 半導体装置の製造方法 | |
| US4354896A (en) | Formation of submicron substrate element | |
| KR20020061480A (ko) | 미세 패턴의 형성 방법, 반도체 장치의 제조 방법 및반도체 장치 | |
| JPH0136250B2 (ja) | ||
| JPH0438133B2 (ja) | ||
| JP2741175B2 (ja) | 半導体素子の微細パターン形成方法 | |
| JPH0466345B2 (ja) | ||
| US5409566A (en) | Slope etching process | |
| JPH0774087A (ja) | Ｍｌｒパターン形成方法 | |
| JP3109059B2 (ja) | ドライエッチング方法 | |
| JP2695919B2 (ja) | 配線パターンの形成方法 | |
| KR100248345B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR0151014B1 (ko) | 반도체 소자 미세패턴 형성방법 | |
| JP2760426B2 (ja) | レジスト膜のドライエツチング方法 | |
| JPH03257825A (ja) | 半導体装置の製造方法 | |
| JPS6143847B2 (ja) | ||
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| JP3116369B2 (ja) | 多層レジストドライエッチング方法 | |
| JPH0257701B2 (ja) | ||
| JPH0422021B2 (ja) | ||
| KR950001300B1 (ko) | 반도체장치의 제조방법 | |
| JP3271185B2 (ja) | 反射防止膜の製造方法 | |
| JPH0586659B2 (ja) | ||
| KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 |