JPH0438582A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0438582A JPH0438582A JP2145321A JP14532190A JPH0438582A JP H0438582 A JPH0438582 A JP H0438582A JP 2145321 A JP2145321 A JP 2145321A JP 14532190 A JP14532190 A JP 14532190A JP H0438582 A JPH0438582 A JP H0438582A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing
- image
- plane
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、ビットマツプ方式のカラーデイスプレィ装置
に使用される画像処理装置に関する。
に使用される画像処理装置に関する。
(従来の技術)
従来、ワークステーション等に使用されるビットマツプ
方式のカラーデイスプレィ装置は、LSI(大規模集積
回路)からなるグラフィックス・コントローラ及びカラ
ーCRTモニタを有する。グラフィックス・コントロー
ラは、ホストコンピュータ(CPU)からのコマンドに
応じて、直線1円等の描画処理やBITBLT(bit
block transfer)等の画像制御処理を実
行する。
方式のカラーデイスプレィ装置は、LSI(大規模集積
回路)からなるグラフィックス・コントローラ及びカラ
ーCRTモニタを有する。グラフィックス・コントロー
ラは、ホストコンピュータ(CPU)からのコマンドに
応じて、直線1円等の描画処理やBITBLT(bit
block transfer)等の画像制御処理を実
行する。
ビットマツプ方式では、カラーCRTモニタの表示画面
の画素(ビクセル)単位に設定される画像情報(カラー
表示情報)を格納する画像メモリが設けられている。こ
の画像メモリはフレームバッファとも呼ばれており、1
画素を例えば8ビツトの複数ビットプレーンで構成する
画像情報を格納する。
の画素(ビクセル)単位に設定される画像情報(カラー
表示情報)を格納する画像メモリが設けられている。こ
の画像メモリはフレームバッファとも呼ばれており、1
画素を例えば8ビツトの複数ビットプレーンで構成する
画像情報を格納する。
ここで、グラフィックス・コントローラは、LSIのビ
ン数の制限等の理由により、単一プレーン単位に画像メ
モリの画像情報を処理している。
ン数の制限等の理由により、単一プレーン単位に画像メ
モリの画像情報を処理している。
このため、1画素に対して1ビツトプレーンの画像処理
を行なうモノクロ表示処理の場合と比較して、1画素に
対して8ビツトプレーンの画像処理を行なうことで、8
倍の処理時間を要することになる。
を行なうモノクロ表示処理の場合と比較して、1画素に
対して8ビツトプレーンの画像処理を行なうことで、8
倍の処理時間を要することになる。
(発明が解決しようとする課題)
従来、ビットマツプ方式のカラーデイスプレィ装置では
、コントローラは複数ビットプレーンの画像情報を単一
プレーン単位に処理するため、多大な処理時間が必要と
なる。このため、カラー数や解像度の増大化を図ると、
画像処理速度が低下し、システムのデータ処理効率の低
下を招くことになる。
、コントローラは複数ビットプレーンの画像情報を単一
プレーン単位に処理するため、多大な処理時間が必要と
なる。このため、カラー数や解像度の増大化を図ると、
画像処理速度が低下し、システムのデータ処理効率の低
下を招くことになる。
本発明の目的は、ビットマツプ方式のカラーデイスプレ
ィ装置において、複数ビットプレーンの画像情報を高速
に処理して、結果的にシステムのデータ処理効率の向上
を図ることができる画像処理装置を提供することにある
。
ィ装置において、複数ビットプレーンの画像情報を高速
に処理して、結果的にシステムのデータ処理効率の向上
を図ることができる画像処理装置を提供することにある
。
[発明の構成]
(課題を解決するための手段と作用)
本発明は、表示画面の各画素を複数ビットプレーンで構
成するビットマツプ方式のカラーデイスプレィ装置にお
いて、ホストコンピュータからのコマンドに基づいて、
単一プレーン毎にビットマツプ方式による画像処理を実
行する画像コントローラ手段及び画像メモリ手段の各ビ
ットプレーンに対応してラスタ演算等のデータ処理を実
行する複数のデータ処理手段を有し、画像コントローラ
手段による画像処理に応じて複数ビットプレーンに対し
て同時にアクセス処理を実行するプレーン同時処理手段
とを備えた画像処理装置である。
成するビットマツプ方式のカラーデイスプレィ装置にお
いて、ホストコンピュータからのコマンドに基づいて、
単一プレーン毎にビットマツプ方式による画像処理を実
行する画像コントローラ手段及び画像メモリ手段の各ビ
ットプレーンに対応してラスタ演算等のデータ処理を実
行する複数のデータ処理手段を有し、画像コントローラ
手段による画像処理に応じて複数ビットプレーンに対し
て同時にアクセス処理を実行するプレーン同時処理手段
とを備えた画像処理装置である。
このような構成により、複数ビットプレーンの画像情報
を同時に処理し、画像処理の高速化を実現することがで
きる。
を同時に処理し、画像処理の高速化を実現することがで
きる。
(実施例)
以下図面を参照して本発明の詳細な説明する。
第1図は同実施例に係わる画像処理装置の構成を示すブ
ロック図である。本装置は、大別してポストコンピュー
タ(CPU)I(1、グラフィックス・コントローラ(
画像コントローラ) 11、プレーン同時処理装置12
及び画像メモリ(フレームバッファ) 13からなる。
ロック図である。本装置は、大別してポストコンピュー
タ(CPU)I(1、グラフィックス・コントローラ(
画像コントローラ) 11、プレーン同時処理装置12
及び画像メモリ(フレームバッファ) 13からなる。
CPUl0は例えばワークステーションの中央処理ユニ
ットであり、カラー画像処理に関係するコマンドを画像
コントローラ11に出力する。画像コントローラIIは
、CPUIQからのコマンドに基づいて、直線描画及び
BITBLT等の画像制御処理を実行する。画像メモリ
13は、例えば4ビツトの複数ビットプレーン0〜3か
ら構成されるカラー画像情報を格納するメモリであり、
画像コントローラ11がら出力されるアドレスAにより
アクセスされる。
ットであり、カラー画像処理に関係するコマンドを画像
コントローラ11に出力する。画像コントローラIIは
、CPUIQからのコマンドに基づいて、直線描画及び
BITBLT等の画像制御処理を実行する。画像メモリ
13は、例えば4ビツトの複数ビットプレーン0〜3か
ら構成されるカラー画像情報を格納するメモリであり、
画像コントローラ11がら出力されるアドレスAにより
アクセスされる。
プレーン同時処理装置i!f12は、各プレーン0〜3
に対応する複数のデータ処理部14a ”14d 、疑
似データ発生部15及びコントロール部16を備えてい
る。各データ処理部14a−14dはそれぞれ、データ
ラッチ部17、マスク処理部18、ラスタ演算部19及
びバレルシフタ20を有する。マスク処理部18、ラス
タ演算部19及びバレルシフタ20は、ビットマツプ方
式の画像処理に必要な高速の論理演算を行なうための構
成要素である。疑似データ発生部15は、画像コントロ
ーラ11に対して疑似データrF F F F HJま
たは疑似データr0000HJを出力する。データラッ
チ部17は各プレーン0〜3の画像情報またはコントロ
ーラ11からのデータをラッチする回路である。コント
ロール部I6は装置I2の全体的制御を行なう回路であ
る。
に対応する複数のデータ処理部14a ”14d 、疑
似データ発生部15及びコントロール部16を備えてい
る。各データ処理部14a−14dはそれぞれ、データ
ラッチ部17、マスク処理部18、ラスタ演算部19及
びバレルシフタ20を有する。マスク処理部18、ラス
タ演算部19及びバレルシフタ20は、ビットマツプ方
式の画像処理に必要な高速の論理演算を行なうための構
成要素である。疑似データ発生部15は、画像コントロ
ーラ11に対して疑似データrF F F F HJま
たは疑似データr0000HJを出力する。データラッ
チ部17は各プレーン0〜3の画像情報またはコントロ
ーラ11からのデータをラッチする回路である。コント
ロール部I6は装置I2の全体的制御を行なう回路であ
る。
次に、同実施例の動作を説明する。
先ず、例えば直線等の描画処理を行なう場合の動作につ
いて説明する。画像コントローラ11は、第2図のステ
ップS1に示すように、画像メモリ13に所定のアドレ
スAを出力して各プレーン0〜3をアクセスし、コント
ロール信号を出力してプレーン同時処理装置12を起動
させる。これにより、画像メモリ13の各プレーン0〜
3がらデイスト(desNnation )データがリ
ードされる(ステップ32)。プレーン同時処理装置1
2ては、各プレーン0〜3に対応する各データ処理部1
4a〜14dはそれぞれ、各プレーン0〜3からデータ
バスD o = D 3を通じてリードされるデイスト
データをデータラッチ部17によりラッチする(ステッ
プS3)。疑似データ発生部15は疑似データr000
0HJを出力し、データバスD4を通じて画像コントロ
ーラ11に転送する(ステップS4)。
いて説明する。画像コントローラ11は、第2図のステ
ップS1に示すように、画像メモリ13に所定のアドレ
スAを出力して各プレーン0〜3をアクセスし、コント
ロール信号を出力してプレーン同時処理装置12を起動
させる。これにより、画像メモリ13の各プレーン0〜
3がらデイスト(desNnation )データがリ
ードされる(ステップ32)。プレーン同時処理装置1
2ては、各プレーン0〜3に対応する各データ処理部1
4a〜14dはそれぞれ、各プレーン0〜3からデータ
バスD o = D 3を通じてリードされるデイスト
データをデータラッチ部17によりラッチする(ステッ
プS3)。疑似データ発生部15は疑似データr000
0HJを出力し、データバスD4を通じて画像コントロ
ーラ11に転送する(ステップS4)。
画像コントローラ11は、所定の描画パターンデータ(
例えば0100)を生成し、疑似データ発生部15から
転送された疑似データとのラスタ演算を実行する(ステ
ップS5)。画像コントローラ11はラスタ演算結果(
例えば0100)を、データバスD4を通じてプレーン
同時処理装置12に出力する。プレーン同時処理装置1
2では、各データ処理部14a−14dはそれぞれ、画
像コントローラ11からのラスタ演算結果をデータラッ
チ部17によりラッチする(ステップS6)。各データ
処理部14a−14dはそれぞれ、画像コントローラ1
1からのラスタ演算結果(描画パターンデータ)と各デ
イストデータとのラスタ演算を実行し、かつマスク処理
(カラー化)を実行する(ステップ57)。
例えば0100)を生成し、疑似データ発生部15から
転送された疑似データとのラスタ演算を実行する(ステ
ップS5)。画像コントローラ11はラスタ演算結果(
例えば0100)を、データバスD4を通じてプレーン
同時処理装置12に出力する。プレーン同時処理装置1
2では、各データ処理部14a−14dはそれぞれ、画
像コントローラ11からのラスタ演算結果をデータラッ
チ部17によりラッチする(ステップS6)。各データ
処理部14a−14dはそれぞれ、画像コントローラ1
1からのラスタ演算結果(描画パターンデータ)と各デ
イストデータとのラスタ演算を実行し、かつマスク処理
(カラー化)を実行する(ステップ57)。
各データ処理部14a〜14dはそれぞれ、処理結果で
ある描画パターンデータを画像メモリ13の各プレーン
0〜3にライトする(ステップS8)。これにより、画
像メモリ13の各プレーン0〜3にライトされた例えば
直線等のカラーパターンがCRTデイスプレィ装置の画
面に表示されることになる。
ある描画パターンデータを画像メモリ13の各プレーン
0〜3にライトする(ステップS8)。これにより、画
像メモリ13の各プレーン0〜3にライトされた例えば
直線等のカラーパターンがCRTデイスプレィ装置の画
面に表示されることになる。
次に、BITBLTの画像制御処理について説明する。
画像コントローラ11は、第3図のステップS20に示
すように、画像メモリ13に所定のアドレスAを出力し
て各プレーンO〜3をアクセスし、コントロール信号を
出力してプレーン同時処理装置12を起動させる。これ
により、画像メモリ13の各プレーン0〜3からソース
データ(例えば文字列)がリードされる。プレーン同時
処理装置12では、各プレーン0〜3に対応する各デー
タ処理部14a〜14dはそれぞれ、各プレーン0〜3
からデータバスD。−D、を通じてリードされるソース
データをデータラッチ部17によりラッチし、バレルシ
フタ20によりシフトする(ステップ521)。疑似デ
ータ発生部15は疑似データrFFFFHJを出力し、
データバスD4を通じて画像コントローラ11に転送す
る(ステップ522)。
すように、画像メモリ13に所定のアドレスAを出力し
て各プレーンO〜3をアクセスし、コントロール信号を
出力してプレーン同時処理装置12を起動させる。これ
により、画像メモリ13の各プレーン0〜3からソース
データ(例えば文字列)がリードされる。プレーン同時
処理装置12では、各プレーン0〜3に対応する各デー
タ処理部14a〜14dはそれぞれ、各プレーン0〜3
からデータバスD。−D、を通じてリードされるソース
データをデータラッチ部17によりラッチし、バレルシ
フタ20によりシフトする(ステップ521)。疑似デ
ータ発生部15は疑似データrFFFFHJを出力し、
データバスD4を通じて画像コントローラ11に転送す
る(ステップ522)。
画像コントローラ11は、疑似データ発生部15からの
疑似ソースデータをシフトし、画像メモリ13に所定の
アドレスAを出力し、各プレーン0〜3をアクセスする
(ステップ823)。プレーン同時処理装置I2ては、
各データ処理部14a〜14dはそれぞれ、各プレーン
0〜3からデータバスD。
疑似ソースデータをシフトし、画像メモリ13に所定の
アドレスAを出力し、各プレーン0〜3をアクセスする
(ステップ823)。プレーン同時処理装置I2ては、
各データ処理部14a〜14dはそれぞれ、各プレーン
0〜3からデータバスD。
〜D、を通してリードされるデイストデータ(例えば文
字列を囲む枠)をデータラッチ部17によりラッチする
(ステップ524)。さらに、各データ処理部14a〜
14dはそれぞれ、デイストデータとラッチしたソース
データとのラスタ演算をラスタ演算部19て実行する(
ステップ525)。疑似データ発生部15は疑似データ
r0000HJを出力し、データバスD4を通じて画像
コ、ントローラ11に転送する(ステップ526)。
字列を囲む枠)をデータラッチ部17によりラッチする
(ステップ524)。さらに、各データ処理部14a〜
14dはそれぞれ、デイストデータとラッチしたソース
データとのラスタ演算をラスタ演算部19て実行する(
ステップ525)。疑似データ発生部15は疑似データ
r0000HJを出力し、データバスD4を通じて画像
コ、ントローラ11に転送する(ステップ526)。
画像コントローラ11は、疑似ソースデータrF F
F F HJと疑似デイストデータr0000 HJと
のラスタ演算を実行する(ステップ527)。さらに、
画像コントローラ11はラスタ演算結果に対してマスク
処理を実行し、その処理結果であるマスクパターンデー
タを出力する(ステップ528)。このマスクパターン
データは、下位4ビツトがマスクされると、rFFFO
HJとなる疑似マスクパターンデータである。プレーン
同時処理装置12では、各データ処理部14a〜14d
はそれぞれ、疑似マスクパターンデータをデータラッチ
部17によりラッチし、マスク処理部18でマスク処理
(カラー化)を実行する(ステップ529)。画像コン
トローラ11は、画像メモリ13に所定のアドレスAを
出力し、各プレーンO〜3をアクセスする(ステップ5
30)。
F F HJと疑似デイストデータr0000 HJと
のラスタ演算を実行する(ステップ527)。さらに、
画像コントローラ11はラスタ演算結果に対してマスク
処理を実行し、その処理結果であるマスクパターンデー
タを出力する(ステップ528)。このマスクパターン
データは、下位4ビツトがマスクされると、rFFFO
HJとなる疑似マスクパターンデータである。プレーン
同時処理装置12では、各データ処理部14a〜14d
はそれぞれ、疑似マスクパターンデータをデータラッチ
部17によりラッチし、マスク処理部18でマスク処理
(カラー化)を実行する(ステップ529)。画像コン
トローラ11は、画像メモリ13に所定のアドレスAを
出力し、各プレーンO〜3をアクセスする(ステップ5
30)。
各データ処理部14a−14dはそれぞれ、マスク処理
結果を画像メモリ13の各プレーン0〜3にライトする
(ステップ531)。これにより、画像メモリ13の各
プレーン0〜3には、疑似マスクパタ−ンデータがrl
Jのビットに対応する位置にマスク演算結果(デイスト
データとソースデータとのマスク演算結果)が同時にラ
イトされて、また疑似マスクパターンデータが「0」の
ビットに対応する位置にデイストデータがそのまま同時
にライトされる。
結果を画像メモリ13の各プレーン0〜3にライトする
(ステップ531)。これにより、画像メモリ13の各
プレーン0〜3には、疑似マスクパタ−ンデータがrl
Jのビットに対応する位置にマスク演算結果(デイスト
データとソースデータとのマスク演算結果)が同時にラ
イトされて、また疑似マスクパターンデータが「0」の
ビットに対応する位置にデイストデータがそのまま同時
にライトされる。
このようにして、プレーン同時処理装置12の各プレー
ン0〜3に対応する各データ処理部14a〜14dによ
り、各プレーン0〜3の画像情報を同時にアクセスして
処理することができる。この場合、画像コントローラ1
1は疑似データ発生部15からの疑似データにより、あ
たかも単一プレーンに対する画像処理を実行することに
なる。言い換えれば、画像コントローラ11は、画像メ
モリ13に対するアドレス発生装置及び書き換えデータ
パターン発生装置として機能することになる。そして、
プレーン同時処理装置12が、各プレーンO〜3に対す
る実際のデータ処理(画像処理)を実行することになる
。
ン0〜3に対応する各データ処理部14a〜14dによ
り、各プレーン0〜3の画像情報を同時にアクセスして
処理することができる。この場合、画像コントローラ1
1は疑似データ発生部15からの疑似データにより、あ
たかも単一プレーンに対する画像処理を実行することに
なる。言い換えれば、画像コントローラ11は、画像メ
モリ13に対するアドレス発生装置及び書き換えデータ
パターン発生装置として機能することになる。そして、
プレーン同時処理装置12が、各プレーンO〜3に対す
る実際のデータ処理(画像処理)を実行することになる
。
[発明の効果コ
以上詳述したように本発明によれば、ビットマツプ方式
のカラーデイスプレィ装置の画像処理装置において、複
数ビットプレーンの画像情報を同時に処理できるため、
複数ビットプレーンの画像情報の高速処理を実現するこ
とができる。したがって、カラー数や解像度の増大化を
図る場合でも、画像処理速度の低下を招くことなく、結
果的にシステムのデータ処理効率の向上を図ることがで
きるものである。
のカラーデイスプレィ装置の画像処理装置において、複
数ビットプレーンの画像情報を同時に処理できるため、
複数ビットプレーンの画像情報の高速処理を実現するこ
とができる。したがって、カラー数や解像度の増大化を
図る場合でも、画像処理速度の低下を招くことなく、結
果的にシステムのデータ処理効率の向上を図ることがで
きるものである。
第1図は本発明の実施例に係わるシステムの構成を示す
ブロック図、第2図及び第3図はそれぞれ同実施例の動
作を説明するためのフローチャートである。 II・・・画像コントローラ、12・・・プレーン同時
処理装置、13・・・画像メモリ、14a−14d・・
・プレーンデータ処理部、15・・・疑似データ発生部
。 出願人代理人 弁理士 鈴江武彦 第 因 第 図
ブロック図、第2図及び第3図はそれぞれ同実施例の動
作を説明するためのフローチャートである。 II・・・画像コントローラ、12・・・プレーン同時
処理装置、13・・・画像メモリ、14a−14d・・
・プレーンデータ処理部、15・・・疑似データ発生部
。 出願人代理人 弁理士 鈴江武彦 第 因 第 図
Claims (1)
- 【特許請求の範囲】 表示画面の各画素を複数ビットプレーンで構成したカ
ラー表示情報を格納する画像メモリ手段と、ホストコン
ピュータからのコマンドに基づいて、単一プレーン毎に
ビットマップ方式による画像処理を実行する画像コント
ローラ手段と、 前記画像メモリ手段の各ビットプレーンに対応してラス
タ演算等のデータ処理を実行する複数のデータ処理手段
を有し、前記画像コントローラ手段による画像処理に応
じて前記複数ビットプレーンに対して同時にアクセス処
理を実行するプレーン同時処理手段とを具備したことを
特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145321A JPH0438582A (ja) | 1990-06-05 | 1990-06-05 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145321A JPH0438582A (ja) | 1990-06-05 | 1990-06-05 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0438582A true JPH0438582A (ja) | 1992-02-07 |
Family
ID=15382459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2145321A Pending JPH0438582A (ja) | 1990-06-05 | 1990-06-05 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0438582A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7261414B2 (en) | 2002-07-10 | 2007-08-28 | Canon Kabushiki Kaisha | Ophthalmologic apparatus |
-
1990
- 1990-06-05 JP JP2145321A patent/JPH0438582A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7261414B2 (en) | 2002-07-10 | 2007-08-28 | Canon Kabushiki Kaisha | Ophthalmologic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5430841A (en) | Context management in a graphics system | |
| EP0279227B1 (en) | Raster display vector generator | |
| EP0149188B1 (en) | Display control system | |
| US5113491A (en) | Pattern drawing system having a processor for drawing the profile of the pattern and a processor for painting the drawn profile | |
| CA1312393C (en) | Method of tiling a figure in graphics rendering system | |
| JPS61252590A (ja) | 表示装置 | |
| CA1312683C (en) | Method of drawing in graphics rendering system | |
| US7508397B1 (en) | Rendering of disjoint and overlapping blits | |
| JPH0438582A (ja) | 画像処理装置 | |
| JP3313527B2 (ja) | グラフィックスコントローラおよびピクセルデータ転送システム | |
| JPS62183487A (ja) | ラスタ走査ビデオ制御装置 | |
| JP2899838B2 (ja) | 記憶装置 | |
| JP2954589B2 (ja) | 情報処理装置 | |
| JP3699496B2 (ja) | イメージ供給方法及び帯域幅を改善するために空間的冗長量を使用する図形制御装置 | |
| JP2773458B2 (ja) | ベクトル制御装置 | |
| JPH02284221A (ja) | マルチウィンドウ表示装置 | |
| JPH0550013B2 (ja) | ||
| JPS623293A (ja) | ライン移動描画装置 | |
| JPH05127662A (ja) | 情報機器の表示装置 | |
| JPH0528397B2 (ja) | ||
| JPH0644385A (ja) | Zバッファ制御回路 | |
| JPH0528399B2 (ja) | ||
| JPH01204094A (ja) | 画像メモリ装置 | |
| JPS63243990A (ja) | 文字転送方式 | |
| JPH05225348A (ja) | 描画プロセッサ |