JPH0550013B2 - - Google Patents
Info
- Publication number
- JPH0550013B2 JPH0550013B2 JP63213410A JP21341088A JPH0550013B2 JP H0550013 B2 JPH0550013 B2 JP H0550013B2 JP 63213410 A JP63213410 A JP 63213410A JP 21341088 A JP21341088 A JP 21341088A JP H0550013 B2 JPH0550013 B2 JP H0550013B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- input
- address
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Input (AREA)
- Digital Computer Display Output (AREA)
Description
この発明は、パーソナルコンピユータなどで用
いられる表示用の記憶装置に関する。
いられる表示用の記憶装置に関する。
パーソナルコンピユータなどのコンピユータシ
ステムでは、表示すべき画素（ドツト）の一つず
つを表わす画素情報を一旦フレームバツフアと呼
ばれる記憶装置に蓄えて、CRTなどのデイスプ
レー装置に表示する。すなわち、フレームバツフ
アはデイスプレー画面の各画素に対応するアドレ
スを有し、その各アドレスに各画素のデータが記
憶され、その記録された１画素ずつの情報がデイ
スプレー装置の表示走査方式に応じて１画素ずつ
読み出されて表示される。このフレームバツフア
の内容の読み書き・修正は直接にCPU（中央演算
装置）、DMA（ダイレクトメモリアクセス）コン
トローラまたはCRTコントローラ等の制御装置
が行なう。 コンピユータグラフイツクスの分野に属する通
常のアプリケーシヨンプログラムでは、画像をデ
イスプレー装置の画面上に表示して修正・加工を
行う場合、まずフロツピデイクスやハードデイス
クなどに格納されていた画像情報を一旦をフレー
ムバツフアに書き込み、その内容を画面上に表示
した上で、キーボード、マウス等を操作すること
により画面上の画像を変更できるようにしたもの
が多い。これは、あたかもその画面上で消去・加
筆・訂正を行なうことができるかのように操作で
きるようにして、操作者が確認しながら作業を進
めることができるようにし、操作性を高めるよう
にしているのである。この場合、キーボード、マ
ウス等の操作に応じてCPU、DMAコントローラ
またはCRTコントローラ等の制御装置がフレー
ムバツフアの内容を変更するので、修正結果が直
ちに表示される。
ステムでは、表示すべき画素（ドツト）の一つず
つを表わす画素情報を一旦フレームバツフアと呼
ばれる記憶装置に蓄えて、CRTなどのデイスプ
レー装置に表示する。すなわち、フレームバツフ
アはデイスプレー画面の各画素に対応するアドレ
スを有し、その各アドレスに各画素のデータが記
憶され、その記録された１画素ずつの情報がデイ
スプレー装置の表示走査方式に応じて１画素ずつ
読み出されて表示される。このフレームバツフア
の内容の読み書き・修正は直接にCPU（中央演算
装置）、DMA（ダイレクトメモリアクセス）コン
トローラまたはCRTコントローラ等の制御装置
が行なう。 コンピユータグラフイツクスの分野に属する通
常のアプリケーシヨンプログラムでは、画像をデ
イスプレー装置の画面上に表示して修正・加工を
行う場合、まずフロツピデイクスやハードデイス
クなどに格納されていた画像情報を一旦をフレー
ムバツフアに書き込み、その内容を画面上に表示
した上で、キーボード、マウス等を操作すること
により画面上の画像を変更できるようにしたもの
が多い。これは、あたかもその画面上で消去・加
筆・訂正を行なうことができるかのように操作で
きるようにして、操作者が確認しながら作業を進
めることができるようにし、操作性を高めるよう
にしているのである。この場合、キーボード、マ
ウス等の操作に応じてCPU、DMAコントローラ
またはCRTコントローラ等の制御装置がフレー
ムバツフアの内容を変更するので、修正結果が直
ちに表示される。
しかしながら、このような画像情報をフレーム
バツフアーに一旦蓄え、これを表示してその画像
に操作を加える場合、間違つて修正したときなど
元の画像を復元して表示したいときには、フレー
ムバツフアの内容を全部消去した後、フロツピデ
イスクやハードデイスクなどから読み出した、企
画面の画像情報を、再びこのフレームバツフアの
全部に書き込む必要がある。 そのために、画面の一部の修正を行なつただ
け、つまりフレームバツフアの一部を変更しただ
けでも、復元するにはフレームバツフアの全部を
書き換えなければならず、時間がかかるという問
題があつた。 この発明は、上記に鑑み、フレームバツフアの
部分的な書き換えによる画像の一部変更が行なわ
れた後該画像を元の画像に復元する際に時間がか
からないよう、その画像の変更がなされたブロツ
クについてのみ、制御装置がフレームバツフアの
書き換え操作を行なうことができるようにするた
めの、ブロツクごとに変更がなされたか否かを識
別する標識となる信号を記憶しておくことができ
る、記憶装置を提供することを目的とする。
バツフアーに一旦蓄え、これを表示してその画像
に操作を加える場合、間違つて修正したときなど
元の画像を復元して表示したいときには、フレー
ムバツフアの内容を全部消去した後、フロツピデ
イスクやハードデイスクなどから読み出した、企
画面の画像情報を、再びこのフレームバツフアの
全部に書き込む必要がある。 そのために、画面の一部の修正を行なつただ
け、つまりフレームバツフアの一部を変更しただ
けでも、復元するにはフレームバツフアの全部を
書き換えなければならず、時間がかかるという問
題があつた。 この発明は、上記に鑑み、フレームバツフアの
部分的な書き換えによる画像の一部変更が行なわ
れた後該画像を元の画像に復元する際に時間がか
からないよう、その画像の変更がなされたブロツ
クについてのみ、制御装置がフレームバツフアの
書き換え操作を行なうことができるようにするた
めの、ブロツクごとに変更がなされたか否かを識
別する標識となる信号を記憶しておくことができ
る、記憶装置を提供することを目的とする。
上記目的を達成するため、この発明による記憶
装置においては、デイスプレー画面の各画素に対
応するアドレスを備え、そのアドレスを指定する
ためのＸ座標アドレス信号及びＹ座標アドレス信
号を入力する、アドレスバスに接続されたＸ座標
アドレス入力端子及びＹ座標アドレス入力端子
と、データバスに接続されたデータ入出力端子
と、書き込み信号を入力するデータライト端子
と、読み出し信号を入力データリード端子とを備
えるフレームバツフアを有するとともに、さらに
モデイフアイビツトメモリを備え、このモデイフ
アイビツトメモリは、上記アドレスバスを介して
上記フレームバツフアのＸ座標アドレス入力端子
及びＹ座標アドレス入力端子に送られるＸ座標ア
ドレス信号及びＹ座標アドレス信号のそれぞれの
上位ビツトが入力されるＸ座標アドレス入力端子
及びＹ座標アドレス入力端子と、上記フレームバ
ツフアのデータライト端子に送られる書き込み信
号と同期した書き込み信号が入力されるデータラ
イト端子と上記フレームバツフアのデータリード
端子に送られる読み出し信号とは異なる読み出し
信号が入力されるデータリード端子と、変更がな
されたことを表わすモデイフアイビツトが上記書
き込み信号の入力に応じて入力されるデータ入力
端子と、上記フレームバツフアの部分的な書き換
えによる画像の一部変更が行なわれた後該画像を
元の画像に復元する際に制御装置がフレームバツ
フアの書き換え操作を画像の変更がなれたブロツ
クについてのみ行なうための標識となる信号とし
て、制御装置からの読み出し信号が上記データリ
ード端子に入力されたことに応じて、制御装置か
らの上記Ｘ座標アドレス入力端子及びＹ座標アド
レス入力端子への入力信号により指定されるアド
レスごとに、モデフアイビツトを制御装置に出力
するデータ出力端子とを有することを特徴として
いる。
装置においては、デイスプレー画面の各画素に対
応するアドレスを備え、そのアドレスを指定する
ためのＸ座標アドレス信号及びＹ座標アドレス信
号を入力する、アドレスバスに接続されたＸ座標
アドレス入力端子及びＹ座標アドレス入力端子
と、データバスに接続されたデータ入出力端子
と、書き込み信号を入力するデータライト端子
と、読み出し信号を入力データリード端子とを備
えるフレームバツフアを有するとともに、さらに
モデイフアイビツトメモリを備え、このモデイフ
アイビツトメモリは、上記アドレスバスを介して
上記フレームバツフアのＸ座標アドレス入力端子
及びＹ座標アドレス入力端子に送られるＸ座標ア
ドレス信号及びＹ座標アドレス信号のそれぞれの
上位ビツトが入力されるＸ座標アドレス入力端子
及びＹ座標アドレス入力端子と、上記フレームバ
ツフアのデータライト端子に送られる書き込み信
号と同期した書き込み信号が入力されるデータラ
イト端子と上記フレームバツフアのデータリード
端子に送られる読み出し信号とは異なる読み出し
信号が入力されるデータリード端子と、変更がな
されたことを表わすモデイフアイビツトが上記書
き込み信号の入力に応じて入力されるデータ入力
端子と、上記フレームバツフアの部分的な書き換
えによる画像の一部変更が行なわれた後該画像を
元の画像に復元する際に制御装置がフレームバツ
フアの書き換え操作を画像の変更がなれたブロツ
クについてのみ行なうための標識となる信号とし
て、制御装置からの読み出し信号が上記データリ
ード端子に入力されたことに応じて、制御装置か
らの上記Ｘ座標アドレス入力端子及びＹ座標アド
レス入力端子への入力信号により指定されるアド
レスごとに、モデフアイビツトを制御装置に出力
するデータ出力端子とを有することを特徴として
いる。
CPU、DMAコントローラまたはCRTコント
ローラ等の制御装置がフレームバツフアをアクセ
スし、アドレスバスを介してＸ座標アドレス信号
及びＹ座標アドレス信号をフレームバツフアのＸ
座標アドレス入力端子及びＹ座標アドレス入力端
子に送るとともにデータライト端子に書き込み信
号を与えると、フレームバツフアにおいてこれら
アドレス信号で指定したアドレス、データバスを
介してデータ入出力端子に送られてきているデー
タが書き込まれる。 このとき、上記のＸ座標アドレス信号の上位ビ
ツトとＹ座標アドレス信号の上位ビツトと、上記
の書き込み信号に同期した書き込み信号とがモデ
イフアイビツトメモリに送られ、モデイフアイビ
ツトメモリにおいてこれらのアドレス信号の上位
ビツトにより指定されたアドレスにモデイフアイ
ビツトが書き込まれる。 ここで、Ｘ座標アドレスの上位ビツトとＹ座標
アドレスの上位ビツトによつてアドレスされる領
域は、これらの下位ビツトで表わされる複数の画
素が集合したブロツクであるから、このブロツク
に属する１画素でも変更された場合に、そのブロ
ツクに関してモデイフアイビツトが記録されるこ
とになる。換言すると、Ｘ座標アドレス信号とＹ
座標アドレス信号のそれぞれの上位ビツトを採用
することは、表示画面の全領域を複数の画素ごと
に分割した多数のブロツクの１つを指定したこと
になり、画像が修正されてあるブロツク内の画素
の変更が行なわれたときにそのブロツクで修正が
あつたことの記憶がなされる。 修正があつたブロツクであるか、なかつたブロ
ツクであるかを示すモデイフアイビツトは、モデ
イフアイビツトメモリに読み出し信号とアドレス
信号とを与えることにより読み出されるため、制
御装置が画像復元するときに、たとえばすべての
ブロツクに関してこのデータを順次読み出せば、
どのブロツクで修正が行なわれたかが分かる。し
たがつて、制御装置は修正されたブロツクについ
てのみ、フレームバツフアの内容を修復すればよ
く、従来のようにフレームバツフアの全部を書き
換える必要がなくなり、画像の復元スピードが早
くなる。
ローラ等の制御装置がフレームバツフアをアクセ
スし、アドレスバスを介してＸ座標アドレス信号
及びＹ座標アドレス信号をフレームバツフアのＸ
座標アドレス入力端子及びＹ座標アドレス入力端
子に送るとともにデータライト端子に書き込み信
号を与えると、フレームバツフアにおいてこれら
アドレス信号で指定したアドレス、データバスを
介してデータ入出力端子に送られてきているデー
タが書き込まれる。 このとき、上記のＸ座標アドレス信号の上位ビ
ツトとＹ座標アドレス信号の上位ビツトと、上記
の書き込み信号に同期した書き込み信号とがモデ
イフアイビツトメモリに送られ、モデイフアイビ
ツトメモリにおいてこれらのアドレス信号の上位
ビツトにより指定されたアドレスにモデイフアイ
ビツトが書き込まれる。 ここで、Ｘ座標アドレスの上位ビツトとＹ座標
アドレスの上位ビツトによつてアドレスされる領
域は、これらの下位ビツトで表わされる複数の画
素が集合したブロツクであるから、このブロツク
に属する１画素でも変更された場合に、そのブロ
ツクに関してモデイフアイビツトが記録されるこ
とになる。換言すると、Ｘ座標アドレス信号とＹ
座標アドレス信号のそれぞれの上位ビツトを採用
することは、表示画面の全領域を複数の画素ごと
に分割した多数のブロツクの１つを指定したこと
になり、画像が修正されてあるブロツク内の画素
の変更が行なわれたときにそのブロツクで修正が
あつたことの記憶がなされる。 修正があつたブロツクであるか、なかつたブロ
ツクであるかを示すモデイフアイビツトは、モデ
イフアイビツトメモリに読み出し信号とアドレス
信号とを与えることにより読み出されるため、制
御装置が画像復元するときに、たとえばすべての
ブロツクに関してこのデータを順次読み出せば、
どのブロツクで修正が行なわれたかが分かる。し
たがつて、制御装置は修正されたブロツクについ
てのみ、フレームバツフアの内容を修復すればよ
く、従来のようにフレームバツフアの全部を書き
換える必要がなくなり、画像の復元スピードが早
くなる。
つぎにこの発明の一実施例について図面を参照
しながら説明する。第１図において、フレームバ
ツフア１はＸ座標アドレス入力端子とＹ座標アド
レス入力端子とを有し、これらはアドレスバスに
接続されている。また、データバスに接続される
データ入出力端子を有するとともに、書き込み信
号を入力するデータライト端子及び読み出し信号
を入力するデータリード端子も備える。このフレ
ームバツフア１では、Ｘ座標アドレス信号とＹ座
標アドレス信号とが与えられてアドレス指定され
た状態で、書き込み信号あるいは読み出し信号が
与えられると、そのアドレスにデータが書き込ま
れ、あるいはそのアドレスからのデータの読み出
しが行なわれる。 他方、モデイフアイビツトメモリ２は、フレー
ムバツフア１のＸアドレス信号の上位ビツトが入
力されるＸ座標アドレス入力端子と、フレームバ
ツフア１のＹアドレス信号の上位ビツトが入力さ
れるＹ座標アドレス入力端子と、データ入力端子
と、データ出力端子と、データライト端子と、デ
ータリード端子と、クリア端子とを備える。フレ
ームバツフア１に送るべき書き込み信号が、この
モデイフアイビツトメモリ２のデータライト端子
にも入力されるようになつており、この書き込み
信号の入力によつえ所定の信号、このでは１ビツ
トの論理”１”の信号データ入力端子を経て書き
込まれる。読み出し信号が入力されたときこの論
理”１”のデータがデータバスに出力される。ク
リア信号が与えられたときには全部の内容がクリ
アされる。 ここで、デイスプレー画面が第２図のように多
数の画素３で構成され、その画素３の各々がＸ座
標アドレスとＹ座標アドレスとによつて指定でき
るとする。フレームバツフア１のアドレスはこの
画素３のアドレスに対応している。換言すると、
フレームバツフア１の各アドレスには画素３の
各々の画像データが格納されるようになつてい
る。そして、この画素３に対応するアドレスが、
Ｘ座標アドレス信号の全ビツト及びＹ座標アドレ
ス信号の全ビツトにより指定される。 モデイフアイビツトメモリ２では、フレームバ
ツフア１のＸ座標アドレス信号の上位ビツト及び
Ｙ座標アドレス信号の上位ビツトによりアドレス
指定される。たとえば、下位の３ビツトを除いた
上位のビツトによりアドレス指定するものとする
と、８×８の画素３ビツトよりなる領域ごとのア
ドレス指定ということになり、第２図のブロツク
４ごとのアドレス指定が行なわれたことになる。 画像の修正が行なわれる場合、CPU、DMAコ
ントローラまたはCRTコントローラ等の制御装
置からフレームバツフア１にアドレス信号及び書
き込み信号が送られるとともに、データ送られる
が、これらアドレス信号（上位ビツト）及び書き
込み信号は同時にモデイフアイビツトメモリ２に
も送られ、”１”のデータが書き込みが行なわれ
る。すなわち、第２図で示すブロツク４に属する
多数の画素３の１つでも変更が行なわれると、そ
のブロツク４に関してモデイフアイビツトの記憶
がなされることになる。 画像の修正の後、元の画像を復元する場合は、
CPU、DMAコントローラまたはCRTコントロ
ーラ等の制御装置からモデイフアイビツトメモリ
２に読み出し信号を送つてモデイフアイビツトを
読み出す。このとき、たとえばCPU、DMAコン
トローラまたはCRTコントローラ等の制御装置
が発生するＸ座標アドレス信号の上位ビツトとＹ
座標アドレス信号の上位ビツトとを順次歩進させ
ていけば、ブロツク４に関するモデイフアイビツ
トが端から順々に読み出され、CPU、DMAコン
トローラまたはCRTコントローラ等の制御装置
がどのブロツク４において画像の変更があつたか
を識別することができる。フレームバツフア１に
はこのときは読み出し信号を与えず、フレームバ
ツフア１からの読み出しは行なわない。こうして
全ブロツク４に関してモデイフアイビツトの読み
出しが終了したとき、クリア信号を送つてこのモ
デイフアイビツトメモリ２の全内容をクリアす
る。各ブロツク４に関するモデイフアビツトは、
CPUに取り込まれ、変更のあつたブロツク４に
属する画素３について元の画像データのフレーム
バツフア１への書き込みが行なわれる。変更のな
かつたブロツク４についてはこのような書き換え
操作は行なわれないので、変更のあつたブロツク
４のみで復元で全画像の復元ができることにな
り、スピードアツプが図れる。 なお、上記ではクリア信号を送つてモデイフア
イビツトメモリ２の内容をクリアするようにして
いるが、モデイフアイビツトの読み出しを行なつ
たとき、その読み出されたアドレスのビツトがク
リアされるように構成することもできる。モデイ
フアイビツトは各ブロツク４について変更があつ
たかなかつたかを示すだけのものであるから、上
記のように１ビツトで足りるが、１ビツトのデー
タだけに限られるわけではない。 また、このモデイフアイビツトメモリ２の実装
にあたつては、フレームバツフア１と同一基板に
実装することもできるし、別の基板に実装しても
よい。 さらに、上記では、デイスプレー画面に直接対
応し、その内容がそのままデイスプレー画面の各
画素の内容となるフレームバツフア１に関連して
モデイフアイビツトの記憶を行なつているが、こ
のような、表示に直結するフレームバツフア１だ
けでなく、表示に直結していないが画像データの
保存に用いるフレームバツフア（疑似フレームバ
ツフアとも呼ばれる）についてもその内容が変更
されたことをブロツクごとに記憶するよう適用す
ることも可能である。
しながら説明する。第１図において、フレームバ
ツフア１はＸ座標アドレス入力端子とＹ座標アド
レス入力端子とを有し、これらはアドレスバスに
接続されている。また、データバスに接続される
データ入出力端子を有するとともに、書き込み信
号を入力するデータライト端子及び読み出し信号
を入力するデータリード端子も備える。このフレ
ームバツフア１では、Ｘ座標アドレス信号とＹ座
標アドレス信号とが与えられてアドレス指定され
た状態で、書き込み信号あるいは読み出し信号が
与えられると、そのアドレスにデータが書き込ま
れ、あるいはそのアドレスからのデータの読み出
しが行なわれる。 他方、モデイフアイビツトメモリ２は、フレー
ムバツフア１のＸアドレス信号の上位ビツトが入
力されるＸ座標アドレス入力端子と、フレームバ
ツフア１のＹアドレス信号の上位ビツトが入力さ
れるＹ座標アドレス入力端子と、データ入力端子
と、データ出力端子と、データライト端子と、デ
ータリード端子と、クリア端子とを備える。フレ
ームバツフア１に送るべき書き込み信号が、この
モデイフアイビツトメモリ２のデータライト端子
にも入力されるようになつており、この書き込み
信号の入力によつえ所定の信号、このでは１ビツ
トの論理”１”の信号データ入力端子を経て書き
込まれる。読み出し信号が入力されたときこの論
理”１”のデータがデータバスに出力される。ク
リア信号が与えられたときには全部の内容がクリ
アされる。 ここで、デイスプレー画面が第２図のように多
数の画素３で構成され、その画素３の各々がＸ座
標アドレスとＹ座標アドレスとによつて指定でき
るとする。フレームバツフア１のアドレスはこの
画素３のアドレスに対応している。換言すると、
フレームバツフア１の各アドレスには画素３の
各々の画像データが格納されるようになつてい
る。そして、この画素３に対応するアドレスが、
Ｘ座標アドレス信号の全ビツト及びＹ座標アドレ
ス信号の全ビツトにより指定される。 モデイフアイビツトメモリ２では、フレームバ
ツフア１のＸ座標アドレス信号の上位ビツト及び
Ｙ座標アドレス信号の上位ビツトによりアドレス
指定される。たとえば、下位の３ビツトを除いた
上位のビツトによりアドレス指定するものとする
と、８×８の画素３ビツトよりなる領域ごとのア
ドレス指定ということになり、第２図のブロツク
４ごとのアドレス指定が行なわれたことになる。 画像の修正が行なわれる場合、CPU、DMAコ
ントローラまたはCRTコントローラ等の制御装
置からフレームバツフア１にアドレス信号及び書
き込み信号が送られるとともに、データ送られる
が、これらアドレス信号（上位ビツト）及び書き
込み信号は同時にモデイフアイビツトメモリ２に
も送られ、”１”のデータが書き込みが行なわれ
る。すなわち、第２図で示すブロツク４に属する
多数の画素３の１つでも変更が行なわれると、そ
のブロツク４に関してモデイフアイビツトの記憶
がなされることになる。 画像の修正の後、元の画像を復元する場合は、
CPU、DMAコントローラまたはCRTコントロ
ーラ等の制御装置からモデイフアイビツトメモリ
２に読み出し信号を送つてモデイフアイビツトを
読み出す。このとき、たとえばCPU、DMAコン
トローラまたはCRTコントローラ等の制御装置
が発生するＸ座標アドレス信号の上位ビツトとＹ
座標アドレス信号の上位ビツトとを順次歩進させ
ていけば、ブロツク４に関するモデイフアイビツ
トが端から順々に読み出され、CPU、DMAコン
トローラまたはCRTコントローラ等の制御装置
がどのブロツク４において画像の変更があつたか
を識別することができる。フレームバツフア１に
はこのときは読み出し信号を与えず、フレームバ
ツフア１からの読み出しは行なわない。こうして
全ブロツク４に関してモデイフアイビツトの読み
出しが終了したとき、クリア信号を送つてこのモ
デイフアイビツトメモリ２の全内容をクリアす
る。各ブロツク４に関するモデイフアビツトは、
CPUに取り込まれ、変更のあつたブロツク４に
属する画素３について元の画像データのフレーム
バツフア１への書き込みが行なわれる。変更のな
かつたブロツク４についてはこのような書き換え
操作は行なわれないので、変更のあつたブロツク
４のみで復元で全画像の復元ができることにな
り、スピードアツプが図れる。 なお、上記ではクリア信号を送つてモデイフア
イビツトメモリ２の内容をクリアするようにして
いるが、モデイフアイビツトの読み出しを行なつ
たとき、その読み出されたアドレスのビツトがク
リアされるように構成することもできる。モデイ
フアイビツトは各ブロツク４について変更があつ
たかなかつたかを示すだけのものであるから、上
記のように１ビツトで足りるが、１ビツトのデー
タだけに限られるわけではない。 また、このモデイフアイビツトメモリ２の実装
にあたつては、フレームバツフア１と同一基板に
実装することもできるし、別の基板に実装しても
よい。 さらに、上記では、デイスプレー画面に直接対
応し、その内容がそのままデイスプレー画面の各
画素の内容となるフレームバツフア１に関連して
モデイフアイビツトの記憶を行なつているが、こ
のような、表示に直結するフレームバツフア１だ
けでなく、表示に直結していないが画像データの
保存に用いるフレームバツフア（疑似フレームバ
ツフアとも呼ばれる）についてもその内容が変更
されたことをブロツクごとに記憶するよう適用す
ることも可能である。
この発明による記憶装置は、デイスプレー画面
の各画素に対応するアドレスを有するフレームバ
ツフアと、モデイフアイビツトメモリとを備え、
フレームバツフアのアドレスを指定するためのＸ
座標アドレス信号及びＹ座標アドレス信号のそれ
ぞれの上位ビツトを、モデイフアイビツトメモリ
のＸ座標アドレス入力端子及びＹ座標アドレス入
力端子にそれぞれ入力してモデイフアイビツトメ
モリのアドレスを指定し、モデイフアイビツトメ
モリでは画素の複数個×複数個の大きさを持つブ
ロツクごとにアドレス指定がなされるようにし、
フレームバツフアのデータライト端子に書き込み
信号を与えてフレームバツフアについてはＸ座標
アドレス信号及びＹ座標アドレス信号の全ビツト
で指定したアドレスへの書き込みを行うとき、そ
の書き込み信号に同期した書き込み信号をモデイ
フアイビツトメモリにも与え、モデイフアイビツ
トを上記のように指定されたブロツクごとに記憶
するようにしている。そのため、フレームバツフ
アの任意のアドレスの内容（画素データ）が変更
されたとき、そのアドレスを含むブロツクに関し
てモデイフアイビツトが記憶され、このモデイフ
アイビツトは各ブロツクごとに画素の変更がなさ
れたか否かを判別する標識として機能する信号と
なるので、フレームバツフアの部分的な書き換え
による画像の一部変更が行なわれた後該画像を元
の画像に復元する際に制御装置が各ブロツクごと
にモデイフアイビツトを読み出せば、変更が行わ
れたブロツクがどれであるかを識別することがで
き、そのモデイフアイビツトが記憶されているブ
ロツクのみについてフレームバツフアの内容が元
に戻るように書き換えればよく、最小限の書き添
え操作だけで済み画像復元のスピードアツプが図
れる。すなわち、画像復元のためのフレームバツ
フアの書き換えについて効率的な操作が可能とな
る。
の各画素に対応するアドレスを有するフレームバ
ツフアと、モデイフアイビツトメモリとを備え、
フレームバツフアのアドレスを指定するためのＸ
座標アドレス信号及びＹ座標アドレス信号のそれ
ぞれの上位ビツトを、モデイフアイビツトメモリ
のＸ座標アドレス入力端子及びＹ座標アドレス入
力端子にそれぞれ入力してモデイフアイビツトメ
モリのアドレスを指定し、モデイフアイビツトメ
モリでは画素の複数個×複数個の大きさを持つブ
ロツクごとにアドレス指定がなされるようにし、
フレームバツフアのデータライト端子に書き込み
信号を与えてフレームバツフアについてはＸ座標
アドレス信号及びＹ座標アドレス信号の全ビツト
で指定したアドレスへの書き込みを行うとき、そ
の書き込み信号に同期した書き込み信号をモデイ
フアイビツトメモリにも与え、モデイフアイビツ
トを上記のように指定されたブロツクごとに記憶
するようにしている。そのため、フレームバツフ
アの任意のアドレスの内容（画素データ）が変更
されたとき、そのアドレスを含むブロツクに関し
てモデイフアイビツトが記憶され、このモデイフ
アイビツトは各ブロツクごとに画素の変更がなさ
れたか否かを判別する標識として機能する信号と
なるので、フレームバツフアの部分的な書き換え
による画像の一部変更が行なわれた後該画像を元
の画像に復元する際に制御装置が各ブロツクごと
にモデイフアイビツトを読み出せば、変更が行わ
れたブロツクがどれであるかを識別することがで
き、そのモデイフアイビツトが記憶されているブ
ロツクのみについてフレームバツフアの内容が元
に戻るように書き換えればよく、最小限の書き添
え操作だけで済み画像復元のスピードアツプが図
れる。すなわち、画像復元のためのフレームバツ
フアの書き換えについて効率的な操作が可能とな
る。
第１図はこの発明の一実施例のブロツク図、第
２図は表示画面の一部の拡大図である。 １……フレームバツフア、２……モデイフアイ
ビツトメモリ、３……画素、４……ブロツク。
２図は表示画面の一部の拡大図である。 １……フレームバツフア、２……モデイフアイ
ビツトメモリ、３……画素、４……ブロツク。
Claims (1)
- １ デイスプレー画面の各画素に対応するアドレ
スを備え、そのアドレスを指定するためのＸ座標
アドレス信号及びＹ座標アドレス信号を入力す
る、アドレスバスに接続されたＸ座標アドレス入
力端子及びＹ座標アドレス入力端子と、データバ
スに接続されたデータ入出力端子と、書き込み信
号を入力するデータライト端子と、読み出し信号
を入力するデータリード端子とを備えるフレーム
バツフアを有する記憶装置において、さらにモデ
イフアイビツトメモリを備え、このモデイフアイ
ビツトメモリは、上記アドレスバスを介して上記
フレームバツフアのＸ座標アドレス入力端子及び
Ｙ座標アドレス入力端子に送られるＸ座標アドレ
ス信号及びＹ座標アドレス信号のそれぞれの上位
ビツトが入力されるＸ座標アドレス入力端子及び
Ｙ座標アドレス入力端子と、上記フレームバツフ
アのデータライト端子に送られる書き込み信号と
同期した書き込み信号が入力されるデータライト
端子と、上記フレームバツフアのデータリード端
子に送られる読み出し信号とは異なる読み出し信
号が入力されるデータリード端子と、変更がなさ
れたことを表わすモデイフアイビツトが上記書き
込み信号の入力に応じて入力されるデータ入力端
子と、上記フレームバツフアの部分的な書き換え
による画像の一部変更が行なわれた後該画像を元
の画像に復元する際に制御装置がフレームバツフ
アの書き換え操作を画像の変更がなされたブロツ
クについてのみ行なうための標識となる信号とし
て、制御装置からの読み出し信号が上記データリ
ード端子に入力されたことに応じて、制御装置か
らの上記Ｘ座標アドレス入力端子及びＹ座標アド
レス入力端子への入力信号により指定されるアド
レスごとに、モデフアイビツトを制御装置に出力
するデータ出力端子とを有することを特徴とする
記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21341088A JPH0261719A (ja) | 1988-08-27 | 1988-08-27 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21341088A JPH0261719A (ja) | 1988-08-27 | 1988-08-27 | 記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0261719A JPH0261719A (ja) | 1990-03-01 |
| JPH0550013B2 true JPH0550013B2 (ja) | 1993-07-27 |
Family
ID=16638768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21341088A Granted JPH0261719A (ja) | 1988-08-27 | 1988-08-27 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0261719A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993017380A1 (fr) * | 1992-02-25 | 1993-09-02 | Citizen Watch Co., Ltd. | Dispositif d'affichage a cristaux liquides |
| JP3394067B2 (ja) * | 1993-04-13 | 2003-04-07 | 株式会社日立国際電気 | 画像発生装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854440A (ja) * | 1981-09-28 | 1983-03-31 | Omron Tateisi Electronics Co | 表示装置における表示画面変更装置 |
| JPS5987562A (ja) * | 1982-11-11 | 1984-05-21 | Mitsubishi Electric Corp | デバツグ装置 |
| JPS59121545A (ja) * | 1982-12-28 | 1984-07-13 | Fujitsu Ltd | アドレストラツプ方式 |
| JPS59229651A (ja) * | 1983-06-10 | 1984-12-24 | Hitachi Ltd | システム開発装置 |
| JPS61153696A (ja) * | 1984-12-27 | 1986-07-12 | 株式会社東芝 | 画像メモリ制御装置 |
| JPS6041378A (ja) * | 1984-07-10 | 1985-03-05 | Matsushita Electric Ind Co Ltd | テレビジヨン信号処理装置 |
| JPS62134686A (ja) * | 1985-12-09 | 1987-06-17 | 松下電器産業株式会社 | 表示装置 |
| JPS62285158A (ja) * | 1986-06-03 | 1987-12-11 | Fujitsu Ltd | 画像メモリのアドレス変換方式 |
| JPS63126959U (ja) * | 1987-02-10 | 1988-08-19 |
-
1988
- 1988-08-27 JP JP21341088A patent/JPH0261719A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0261719A (ja) | 1990-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63200230A (ja) | グラフィック表示アダプタ | |
| JPH0355832B2 (ja) | ||
| US4988985A (en) | Method and apparatus for a self-clearing copy mode in a frame-buffer memory | |
| JPS61163383A (ja) | 情報処理装置 | |
| JPH0261719A (ja) | 記憶装置 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JPS6035075B2 (ja) | Ｃｒｔ表示装置 | |
| JP2761220B2 (ja) | 三次元図形表示システム | |
| JP2829051B2 (ja) | 文字表示方式 | |
| JPS58136093A (ja) | 表示制御装置 | |
| JPH0352105B2 (ja) | ||
| JPS63142390A (ja) | 表示装置 | |
| JPH023195B2 (ja) | ||
| JPS61109094A (ja) | カ−ソル表示装置 | |
| JPH0322041A (ja) | リアル・タイム・トレーサー | |
| JPS62108285A (ja) | 文書作成装置のレイアウト表示方式 | |
| JPH05143054A (ja) | 表示制御装置 | |
| JPH025623A (ja) | 情報処理装置 | |
| JPH01246630A (ja) | データアクセス装置 | |
| JPS59119388A (ja) | 画像メモリ制御方式 | |
| JPH0721394A (ja) | 図形描画方法 | |
| JPH0290274A (ja) | ラスタ・オペレーション装置 | |
| JPH0619438A (ja) | メモリ制御装置 | |
| JPS62269192A (ja) | 罫線発生・消去装置 | |
| JPH10334251A (ja) | 高速描画装置 |