JPH043944A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果トランジスタに関し、特にヘテロ接合
を有する金属−絶縁物−半導体型電界効果トランシスタ
（以下、ヘテロＭＩＳ型電界効果トランジスタと記す）
に関する。

〔従来の技術〕

化合物半導体デバイスにおいて、動作層上にポテンシャ
ル障壁層を有し、その上にケート電極を形成した構造の
ＭＩＳ型電界効果トランジスタが知られている。そのよ
うなＭＩＳ型電界効果トランジスタにおいて、動作層を
ｎ型ＧａＡｓ層とし、ポテンシャル障壁層をノンドープ
ＡｌＧａＡｓ層としたようなヘテロＭＩＳ型電界効果ト
ランジスタは、例えはヒタ（Ｈｉｄａ）等によりアイ・
イー・イー・イエレフトロン　デバイス　レターズ（Ｉ
ＥＥＥＥｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔｅｒ
ｓ　）第８巻　５５７頁（１９８７年）に示されている
ように、電流駆動能力等の特性に優れている。

その従来例のへテロＭＩＳ型電界効果トランジスタの断
面図を第４図に示す。半絶縁性ＧａＡｓ基板１上にｎ型
ＧａＡｓ動作層３を形成し、ｎ型ＧａＡｓ動作層３上に
ノンドープＡｌＧａＡｓポテンシャル障壁層４を形成し
である。ケート電極７は例えばＴｉ／Ａｕを用い、真空
蒸着法およびリフトオフ法でノンドープＡｌＧａＡｓポ
テンシャル障壁層４上に形成しである。また、ソース電
極５およびドレイン電極６は、ノンドープＡｌＧａＡｓ
層４上にＡｕ／Ｇｅ／Ｎｉなとの金属膜を形成し、ノン
ドープＡｌＧａＡｓ層４を貫いてｎ型ＧａＡｓ動作層３
まで金属と半導体との合金化を行ない、合金化領域８を
通して動作層３と接触させることによ７て形成している
。また、ソース抵抗低減のために、オーミック電極形成
前にオーミック電極形成部分にｎ型ドーパントのイオン
注入を行ない、イオン注入領域９を形成することも行な
われる。

また、例えば銘木等により電子情報通信学界春季全国大
会予稿第５集３５６頁（１９８９年）に示されているよ
うに、リセスゲート型の構造も提案されている。そのヘ
テロＭＩＳ型電界効果トランジスタの断面図を第５図に
示す６半絶縁性ＧａＡｓ基板１上にｎ型ＧａＡｓ動作層
３およびノンドープＡｌＧａＡｓポテンシャル障壁層４
を形成し、その上に高不純物濃度半導体層２として例え
は高濃度ｎ型ＧａＡｓ層を形成しである。ゲート電極形
成部分は高不純物濃度半導体層２をエツチングし、　Ｔ
ｉ／Ａｕ等でケート電極７を形成しである。また、ソー
ス電極５およびドレイン電１６は、第４図に示した例と
同様に高不純物濃度半導体層２上にＡｕ／Ｇｅ／Ｎｉな
どの金属膜を形成し、高不純物濃度半導体層２上、ノン
ドープＡｌＧａＡｓ層４を貫いてｎ型ＧａＡｓ動作層３
まて金属と半導体との合金化を行ない、合金化領域８を
通して動作層３と接触させることによって形成している
。

また例えば、塚田等により１９８９年秋季応用物理学会
学術講演会予稿第３集１０６２頁に示されているように
、高不純物濃度半導体層をオーム性電極形成部に選択的
に再成長する方法も提案されている。その電界効果トラ
ンジスタの断面図を第６図に示す。半絶縁性ＧａＡｓ基
板１上にｎ型ＧａＡｓ動作層３およびノンドープＡｌＧ
ａＡｓポテンシャル障壁層４を形成し、オーム性電極形
成部のノンドープＡｌＧａＡｓポテンシャル障壁層４お
よびｎ型ＧａＡｓ動作層３をエツチングして開口し、開
口部に選択的に高不純物濃度半導体層２として高濃度ｎ
型ＧａＡｓ層を有機金属化学的気相成長法（以下ＭＯＣ
ＶＤ法と記す）などにより再成長して形成しである。ま
た、再成長層と動作層３との界面の接触抵抗低減のため
に、再成長前にオーミック電極形成部分にｎ型のドーパ
ントをイオン注入し、イオン注入領域９を形成する方法
もとられる。

〔発明が解決しようとする課題〕

従来例で述べたようなヘテロＭＩＳ型電界効果トランジ
スタにおいては、オーミック電極部分に多くの問題点が
生じた。まず第４図に示すように、ポテンシャル障壁層
を貫いて電極金属と半導体層との合金化を行なう場合、
合金化条件が難しく、合金化条件が適切だない場合には
ソース抵抗が大きくなり、ばらつきが大きくなったりし
た。

例えばポテンシャル障壁層がノンドープＡ　Ｉ　ＧａＡ
ｓの場合、ポテンシャル障壁層を貫いて合金化を行なう
には、ポテンシャル障壁層が無い場合よりも合金化温度
を高くしなければならない。また合金化温度を最適にし
ても、ポテンシャル障壁層か無い場合よりもソース抵抗
が高くなることはよく知られている。

また、ソース抵抗の低減のためにｎ型のドーパントをイ
オン注入しても、ポテンシャル障壁層によりソース抵抗
が高くなるという問題の解決にはならす、ソース抵抗の
低減は十分でない。さらにイオン注入を行なうことによ
り製造工程が煩雑になり、またドーパントの拡散により
イオン注入領域か横方向に広がったり、イオン注入領域
から動作層の下を電流が流れることにより短チヤネル効
果か生じ易くなった。

また第５図に示すように、高不純物濃度半導体層を設け
た場合でも、上に述べたようなポテンシャル障壁層によ
りソース抵抗が高くなるという問題点は解決されない。

またこの構造においては、ケート形成部のリセスエッチ
ングの深さの制御が困難で、エツチングの深さのばらつ
きにより、しきい値電圧等の特性にばらつきかでるとい
う問題点もあった。

また第６図に示すように、オーム性電極形成部のポテン
シャル障壁層をエツチングして除去し、その開口部に選
択的に高不純物濃度半導体層を再成長する場合、ポテン
シャル障壁層における寄生抵抗が非常に小さくなるとい
う利点かある。しかし、再成長層と動作層と接触面積を
大きくすることが困難であり、ソース抵抗が高くなり易
くなった。

またｎ型ドーパントをオーミック電極形成領域にイオン
注入することにより、再成長界面の寄生抵抗の低減は可
能であるが、ソース抵抗を十分小さくすることは困難で
あった。また製造工程が複雑になり、短チヤネル効果が
生じ易かった。

また高不純物濃度半導体層としてＩｎＧａＡｓ層等を用
いたノンアロイオーミックのように高不純物濃度半導体
層のみに接触するオーミック電極を用いる場合には問題
が生じる。ここで高不純物濃度半導体層をＩｎＸＧａ１
−ｘＡｓのＩｎ組成比Ｘを下部から表面に向けて徐々に
Ｏから１へ増加させたｎ型１ｎＧａＡｓ傾斜組成層とし
た場合、電極金属とｎ型ＧａＡｓ層との間には理論上ポ
テンシャル障壁か存在せず、非常にソース抵抗の小さい
オーミック電極を形成する二とかで°きる。またこのよ
うなノンアロイオーミックにおいてはＷＳｉなどの耐熱
性金属を用いることかてきるという利点かある。しかし
、従来例にこのようなノンアロイオーミックを適用した
場合には、例えば第５図のような構造では電極金属から
ポテンシャル障壁層を貫いて動作層に電流か流れなけれ
ばならない。ここでポテンシャル障壁が大きい場合はポ
テンシャル障壁層における寄生抵抗か大きくなり、ソー
ス抵抗が大きくなってしまう。例えばポテンシャル障壁
がノンドープＡＩ（，３Ｇａｏ、　７Ａｓ層２００人の
場合、ポテンシャル障壁層における寄生抵抗は約４Ｘ　
１０−’Ωｃｍ２であり、ポテンシャル障壁層の無い場
合に比べて１桁以上も大きい。また第６図に示すような
構造に適用する場合には、ＩｎＧａＡｓ傾斜組成層の選
択的再成長は技術的に困難であり、結晶成長条件が適切
でないと、再成長できなかったり、再成長層の内部抵抗
がきくなり易い。

本発明の目的は、従来の欠点を除去したソース抵抗の低
いヘテロＭＩＳ型電界効果トランジスタを提供すること
にある。

〔課題を解決するための手段〕 本発明の電界効果トランジスタは、半導体基板と、半導
体基板上にお互いに対向して形成した一対の高不純物濃
度半導体層と、一対の高不純物濃度半導体層上に形成し
た一対のオーム性のソース電極およびドレイン電極と、
高不純物濃度半導体層上の少なくとも一部を覆うように
して一対の高不純物濃度半導体層の間の半導体基板上に
形成された動作層と、少なくともソース電極およびドレ
イン電極形成部分を除いて動作層上に形成されたポテン
シャル障壁層と、一対の高不純物濃度半導体層の間のポ
テンシャル障壁層上に形成されたショットキーゲート電
極とを備えてなることを特徴とする。

〔作用〕

本発明のへテロＭＩＳ型電界効果トランジスタでは、ソ
ース・ドレイン電極と動作層との間にはポテンシャル障
壁層が存在しないため、ポテンシャル障壁層の存在によ
るソース抵抗の増大、ばらつきの増大という問題は生じ
ない。また高不純物濃度半導体層上にソース・ドレイン
電極が形成されているため、ソース抵抗か低減される。

更に動作層が高不純物濃度半導体層を覆うように形成さ
れるため、動作層と高不純物濃度半導体層との接触面積
を大きくすることが可能であり、これもソース抵抗の低
減に寄与する。

更に、オーミック電極形成部にイオン注入を行なうこと
なくソース抵抗を低減できるのて、イオン注入領域が原
因となった短チヤネル効果が生じ易いという問題を回避
できる。

また、高不純物濃度半導体層をエツチングしてから、動
作層およびポテンシャル障壁層を形成することが可能で
あることから、第５図に示した従来例のようにエツチン
グの深さにより動作層とゲ−ト電極との距離のばらつき
、しきい値電圧等の特性のばらつきが生じるという問題
は起らない。

また本発明の構造においては、高不純物濃度半導体層と
して１ｎＧａＡｓ等を用いたノンアロイオーミックのよ
うに高不純物濃度半導体層のみに接触するオーミック電
極を用いることができる。これは動作層と高不純物濃度
半導体層との間にポテンシャル障壁層が存在しないため
であり、ＩｎＧａＡｓ傾斜組成層を用いたノンアロイオ
ーミックを適用した低抵抗オーミック電極の実現が可能
である。またＩ　ｎＧａＡｓ傾斜組成層は半導体基板上
に連続的に成長するため、第６図に示した構造のように
技術的に困難な選択的再成長を行なう必要がない。

〔実施例〕

次に本発明について図面を参照すて説明する。

第１図は本発明の一実施例として、半導体基板として半
絶縁性ＧａＡｓ基板を用い、高不純物濃度半導体層とし
て高濃度ｎ型ＧａＡｓ層を用い、ｎ型ＧａＡｓ動作層上
にノンドープＡｌＧａＡｓポテンシャル障壁層を形成し
た構造のへテロ型電界効果トランジスタの断面図である
。

半絶縁性ＧａＡｓ基板１上のオーミック電極形成部分の
みに一対の高不純物濃度半導体層（高濃度ｎ型ＧａＡｓ
層）２を形成する。例えば厚さ３０００人、不純物（Ｓ
ｉ）濃度２Ｘ　１０１１０１８ａとし、端部の形状はテ
ーパー状とする。この高不純物濃度半導体層２上に一対
のソース電極５およびドレイン電極６を形成する。電極
金属は例えばＡｕ（１０００人）／Ｇｅ（５００人）／
Ｎ１（４００人）とし、熱処理により半導体層と合金化
して合金化領域８が形成されている。ソース電極５．ド
レイン電極６が形成されていない領域の高不純物濃度半
導体層２上およびケート電極形成部分の半絶縁性基板１
上にｎ型ＧａＡｓ動作層３を例えば２００人形成し、ｎ
型ＧａＡｓ動作層３上にノンドープＡｌＧａＡｓポテン
シャル障壁層４を例えば２００人形成し、ノンドープＡ
ｌＧａＡｓポテンシャル障壁層４上にゲート電［ｉ７を
形成する。電極金属は例えばＴｉ（５００人）／　Ａｕ
（３０００人）とする。

このようにソース電極５およびドレイン電極６と動作層
３の間にはポテンシャル障壁層４が存在しないため、ポ
テンシャル障壁層によってソース抵抗が大きくなったり
、ばらつきが大きくなったりする問題が生じない、また
高不純物濃度半導体層（高濃度ｎ型ＧａＡｓ層）２によ
りソース抵抗を低減できる。さらに高不純物濃度半導体
層２の端部をテーパー状にし、ｎ型ＧａＡｓ動作層３を
高不純物濃度半導体層２が覆われるように再成長できる
ため、動作層３と高不純物濃度半導体層２との接触面積
を大きくすることが可能であり、ソース抵抗の低減に寄
与することになる。

更に、オーミック電極形成部にイオン注入を行なうこと
なくソース抵抗を低減できるので、イオン注入領域は不
用であり、イオン注入領域が原因となって短チヤネル効
果が生じ易いという問題を回避できる。

また、高不純物濃度半導体層２をエツチングしてから、
動作層３およびポテンシャル障壁層４を形成するため、
第５図に示した従来例のようなエツチングの深さにより
動作層３とゲート電極７との距離にばらつきが生じてし
きい値電圧等の特性にはらっきができるという問題は生
じない。

第２図＜ａ）〜（ｄ）は本発明の一実施例の電界効果ト
ランジスタの第１の製造方法を説明するための工程順の
断面図である。

ます、第２図（ａ）に示すように、半絶縁性ＧａＡｓ基
板１上に高不純物濃度半導体層（高濃度ｎ型ＧａＡｓ層
）２を設け、高不純物濃度半導体層２のゲート電極形成
部分をテーパー状にエツチングする。高不純物濃度半導
体層２は例えば厚さ３０００人不純物（Ｓｉ）濃度２Ｘ
　１０１８ｃｍ−２とする。また、半絶縁性ＧａＡｓ基
板１が（１００）基板でゲート電極か〔０１１〕方向の
場合、高不純物濃度半導体層（高濃度ｎ型ＧａＡｓ層）
２のエツチング液にブロムメタノールを用い、２酸化シ
リコンをマスクにして（１１１）面が現れるようにエツ
チングでき、テーパー状のエツチングが可能である６次
に、第２図（ｂ）に示すように、ソース電極５およびト
レイン電極６を高不純物濃度半導体層２上に例えば真空
蒸着法およびリフトオフ法により形成する。電極金属は
例えばＡｕ（１０００人）／Ｇｅ（５００人）／Ｎ１（
４００人）とし、電気炉を用いて水素カス雰囲気中で４
００°Ｃ，３分間の熱処理を行う。

この熱処理により、深さ約１５００人の合金化領域８が
高不純物濃度半導体層２中に形成され、オーミック電極
が形成される。

次に、第２図（ｃ）に示すように、例えばソース電極５
およびドレイン電極６をマスクとして、分子線気相成長
法（以下ＭＢＥ法と記す）あるいはＭＯＣＶＤ法により
ｎ型ＧａＡｓ動作層３を選択的に例えば２００人再成長
し、このｎ型ＧａＡｓ動作層３上に同様にしてノンドー
プＡｌＧａＡｓポテンシャル障壁層４を例えば２００人
再成長する。高不純物濃度半導体層（高濃度ｎ型ＧａＡ
ｓ層）２の端部はテーパー状にエツチングさえているた
め、段差上にも再成長が可能である。また、ｎ型ＧａＡ
ｓ動作層３を高不純物濃度半導体層２を覆うように再成
長することにより、両者の接触面積を大きくでき、再成
長界面の寄生抵抗を低減できる。

次に、第２図（ｄ）に示すように、高不純物濃度半導体
層２をエツチング除去した上に再成長したノンドープＡ
ｌＧａＡｓポテンシャル障壁層４上に、例えは真空蒸着
法およびリフトオフ法によりＴｉ（５００人＞／　Ａｕ
（３０００人）等によりゲート電極７を形成する。

以上説明した工程により、半導体基板として半絶縁性Ｇ
ａＡｓ基板を用い、高不純物濃度半導体層として高濃度
ｎ型ＧａＡｓ層を用い、ｎ型ＧａＡｓ動作層上にノンド
ープＡｌＧａＡｓポテンシャル障壁層を形成した構造の
本発明の一実施例であるヘテロ型電界効果トランジスタ
を製造できる。

第３図（ａ）〜（ｄ）は本発明の一実施例の電界効果ト
ランジスタの第２の製造方法を説明するための工程順の
断面図である。

まず、第３図（ａ）に示すように、半絶縁性ＧａＡｓ基
板１上に高不純物濃度半導体層（高濃度ｎ型ＧａＡｓ層
）２を設け、高不純物濃度半導体層２のゲート電極形成
部分をテーパー状にエツチングする。高不純物濃度半導
体層２は例えば厚さ３０００人、不純物（Ｓｉ）濃度２
Ｘ　１０１８ｃ＋ａ−２とする。また、半絶縁性ＧａＡ
ｓ基板１が（１００）基板でゲート電極か（ＯＬ’ｌ　
）方向の場合、高不純物濃度半導体層（高濃度ｎ型Ｇａ
Ａｓ層）２のエツチング液にブロムメタノールを用い、
２酸化シリコンをマスクにして（１１１）面が現れるよ
うに工・ンチングでき、テーパー状のエツチングが可能
である。

次に、第３図（ｂ）に示すように、ＭＢＥ法あるいはＭ
ＯＣＶＤ法等により全面にｎ型ＧａＡｓ動作層３を例え
ば２００人再成長し、このｎ型ＧａＡｓ動作層３上に同
様にしてノンドープＡｌＧａＡｓポテンシャル障壁層４
を例えば２００人再成長する。高不純物濃度半導体層（
高濃度ｎ型ＧａＡｓ層）２の端部はテーパー状にエツチ
ングさえているため、段差上にも再成長が可能である。

次に、第３図（ｃ）に示すように、オーミック電極形成
部分のノンドープＡｌＧａＡｓポテンシャル障壁層４お
よびｎ型ＧａＡｓ動作層３を、フォトレジスト膜をマス
クにして燐酸等によりエツチングして開口する。この場
合ｎ型ＧａＡｓ動作層３はエツチングされないで残って
もよい。次に、開口した部分に、ソース電極５およびド
レイン電極６を例えば真空蒸着法およびリフトオフ法に
より形成する。

ここでエツチングに用いたフォトレジスト膜をそのまま
用いることができる。オーミック電極は例えばＡＵ（１
０００人）／Ｇｅ（５００人）／Ｎ１（４００人）等で
金属膜を形成し、電気炉を用いた熱処理によりソース電
極５．トレイン電極６．および合金化領域８を形成して
オーム性を得る。

次に、第３図（ｄ）に示すように、高不純物濃度半導体
層２をエツチング除去した上に再成長したノンドープＡ
ｌＧａＡｓポテンシャル障壁層４上に、例えば真空蒸着
法およびリフトオフ法によりＴｉ（５００人）／　Ａｕ
（３０００人）等によりケート電極７を形成する。

以上説明した工程により、半導体基板として半絶縁性Ｇ
ａＡｓ基板を用い、高不純物濃度半導体層として高濃度
ｎ型ＧａＡｓ層を用い、ｎ型ＧａＡｓ動作層上にノンド
ープＡｌＧａＡｓポテンシャル障壁層を形成した構造の
本発明の一実施例であるヘテロ型電界効果トランジスタ
を製造できる。

本実施例では、高不純物濃度半導体層として高濃度ｎ型
ＧａＡｓ層を用い、ｎ型ＧａＡｓ動作層上にノンドープ
ＡｌＧａＡｓポテンシャル障壁層を形成した構造のへテ
ロ型電界効果トランジスタについて述べたが、本発明は
、高不純物濃度半導体層として高濃度ｎ型１ｎＧａＡｓ
傾斜１組成層を用いたヘテロ型電界効果トランジスタな
ど、他の電界効果トランジスタにも適用できる。また、
動作層をｎ型ＧａＡｓに、ポテンシャル障壁層をノンド
ープＡｌＧａＡｓに限る必要はない。更に、オーミック
電極をＰｄ／Ｇｅ等の他の金属で形成してもかまわない
。同様に、ゲート電極はＷＳｉなどな他の金属でもよい
。

〔発明の効果〕

以上説明したように本発明の電界効果トランジスタにお
いては、ソース電極およびトレイン電極と動作層との間
にはポテンシャル障壁層が存在しないため、ポテンシャ
ル障壁層によってソース抵抗が大きくなったり、ばらつ
きが大きくなったりする問題点がない。

更に、オーミック電極形成部にイオン注入を行なうこと
なくソース抵抗を低減できるので、イオン注入領域か原
因となった短チヤネル効果が生じ、しきい値電圧等の特
性にばらつきができるという聞届か生じない。

また、本発明の構造においては、動作層と高不純Ｓ濃度
半導体層との間にポテンシャル障壁層が存在しないため
、ＩｎＧａＡｓ傾斜組成層等を用いたノンアロイオーミ
ックを適用した低抵抗オーミック電極の実現か可能であ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するための断面図、第
２図（ａ）〜（ｄ）は本発明の一実施例の電界効果トラ
ンジスタの第１の製造方法を説明するための工程順の断
面図、第３図（ａ）〜（ｄ）は本発明の一実施例の電界
効果トランジスタの第２の製造方法を説明するための工
程順の断面図である。第４図は第１の従来例の電界効果
トランジスタの断面図、第５図は第２の従来例の電界効
果トランジスタの断面図、第６図は第３の従来例の電界
効果トランジスタの断面図である。 １・・・半絶縁性ＧａＡｓ基板、２・・高不純物濃度半
導体層、３・・・ｎ型ＧａＡｓ動作層、４・・・ノンド
ープＡｌＧａＡｓポテンシャル障壁層、５・・ソース電
極、６・・・ドレイン電極、７・・・ゲート電極、８・
・・合金化領域、９・・・イオン注入領域。

Claims (1)

【特許請求の範囲】
1. 　半導体基板と、前記半導体基板上にお互いに対向して
   形成した一対の高不純物濃度半導体層と、前記一対の高
   不純物濃度半導体層上に形成した一対のオーム性のソー
   ス電極およびドレイン電極と、前記高不純物濃度半導体
   層上の少なくとも一部を覆うようにして前記一対の高不
   純物濃度半導体層の間の前記半導体基板上に形成された
   動作層と、少なくとも前記ソース電極およびドレイン電
   極形成部分を除いて前記動作層上に形成されたポテンシ
   ャル障壁層と、前記一対の高不純物濃度半導体層の間の
   前記ポテンシャル障壁層上に形成されたショットキーゲ
   ート電極とを備えてなることを特徴とする電界効果トラ
   ンジスタ。