JPH043950A - Method and device for soldering semiconductor device - Google Patents
Method and device for soldering semiconductor deviceInfo
- Publication number
- JPH043950A JPH043950A JP2106054A JP10605490A JPH043950A JP H043950 A JPH043950 A JP H043950A JP 2106054 A JP2106054 A JP 2106054A JP 10605490 A JP10605490 A JP 10605490A JP H043950 A JPH043950 A JP H043950A
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- container
- chip
- lid
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
半導体装置のはんだ付けに関し、
信顛性の高いはんだ付け方法および装置を提供すること
を目的とし、
フリップチップタイプの端子構造をした半導体チップを
、回路基板上に設けであるチップ装着用パッドに位置合
わせし、気相はんだ付け装置を用いて接合を行う際に、
該気相はんだ付け装置を不活性ガス雰囲気中に設置して
溶着処理を行うことを特徴として半導体装置のはんだ付
け方法を構成し、また、半導体装置のはんだ付けを行う
装置が従来の気相はんだ付け容器(2)とヒータ部(3
)とからなる従来の装置を内蔵すると共に、不活性ガス
を供給する給気口Q[9と排気口面を備えた密封容器(
1)と、これが嵌合する第2の蓋α9を備えてなること
を特徴として半導体装置のはんだ付け装置を構成する。[Detailed Description of the Invention] [Summary] The purpose of the present invention is to provide a highly reliable soldering method and device for soldering semiconductor devices, and to provide a semiconductor chip having a flip-chip type terminal structure on a circuit board. When aligning with the chip mounting pad provided on the board and joining using vapor phase soldering equipment,
The method for soldering semiconductor devices is characterized in that the vapor phase soldering device is installed in an inert gas atmosphere to perform the welding process, and the device for soldering semiconductor devices is a conventional vapor phase soldering device. Attachment container (2) and heater part (3
), as well as a sealed container (
1) and a second lid α9 to which this lid fits, constitutes a soldering apparatus for semiconductor devices.
本発明は半導体装置のはんだ付け方法および装置に関す
る。The present invention relates to a method and apparatus for soldering semiconductor devices.
大量の情報を高速に処理する必要から、情報処理装置は
大容量化が進められており、この装置の主体を占める半
導体装置は小型大容量化が行われてLSIやVLS I
なとの集積回路が実用化されている。Due to the need to process large amounts of information at high speed, information processing equipment is becoming larger in capacity, and the semiconductor devices that make up the main component of this equipment are being made smaller and larger in capacity, such as LSI and VLSI.
Integrated circuits have been put into practical use.
こ\で、従来の集積回路は数鶴角からなる半導体チップ
(以下略してチップ)の上にトランジスタを主体とする
単位素子がマトリックス状に形成れており、チップの周
辺に設けであるボンデングパッドに回路接続されている
。In conventional integrated circuits, unit elements, mainly transistors, are formed in a matrix on a semiconductor chip (hereinafter referred to as a chip) made of several squares, and bonding is performed around the chip. A circuit is connected to the pad.
そして、チップを接着剤または共晶合金などを用いてセ
ラミック回路基板に装着した後、回路基板上に予めパタ
ーン形成されているパッドにワイヤボンディングするな
どの方法で回路接続が行われていた。After the chip is attached to a ceramic circuit board using an adhesive or a eutectic alloy, circuit connections are made by wire bonding to pads that are patterned in advance on the circuit board.
然し、LSfのような大容量素子については、か−る方
法は困難であり、これに代わってチップ面上にはんだバ
ンプをマトリックス状に配列したフリップチップ構造を
とり、これを多層セラミック回路基板の最上層に設けで
ある導体線路の多数のパッドに位置合わせして直接に溶
着するフリップチップ構造が採られるようになった。However, for large capacitance elements such as LSf, this method is difficult, and instead a flip-chip structure in which solder bumps are arranged in a matrix on the chip surface is used, and this is applied to a multilayer ceramic circuit board. A flip-chip structure has been adopted in which the conductor lines are aligned and directly welded to the numerous pads provided on the top layer.
LSIやνLSIが形成されているチップの大きさは殆
どのものが10m角以下であり、この上に多数のはんだ
ハンプがマトリックス状に形成されている。Most of the chips on which LSIs and νLSIs are formed have a size of 10 m square or less, and a large number of solder humps are formed in a matrix on the chips.
然し、この大きさは直径200 μ積、高さが100μ
m程度と極めて小さい。However, this size is 200μ in diameter and 100μ in height.
It is extremely small, about m.
こ−で、はんだハンプはインジウム(In) 、錫・3
7%鉛合金(Sn−31%Pb)、 Pb−5%Snな
どを用い、真空蒸着法1はんだボール法、メツキ法など
を用いて形成されている。Here, the solder hump is indium (In), tin 3
It is formed using a 7% lead alloy (Sn-31%Pb), Pb-5%Sn, etc., using a vacuum evaporation method, a solder ball method, a plating method, etc.
一方、半導体チップの装着が行われる回路基板はガラス
セラミックスなどを誘電体とし、銅(Cu)を導電体と
する多層セラミック回路基板が多く使用されている。On the other hand, as a circuit board on which a semiconductor chip is mounted, a multilayer ceramic circuit board using glass ceramics or the like as a dielectric material and copper (Cu) as a conductive material is often used.
すなわち、ガラスセラミックスよりなる複数のグリーン
シートの上下方向の回路接続位置にピアホール(Via
−hole)を形成した後、スクリーンプリント法を用
いて導体線路などの導体パターンの印刷とピアホールの
穴埋めを行った後、積層して一体化した後、焼成して回
路基板が作られている。That is, pier holes (Vias) are formed at circuit connection positions in the vertical direction of multiple green sheets made of glass ceramics.
-holes) are formed, a conductor pattern such as a conductor line is printed using a screen printing method, and the pier holes are filled. After that, they are laminated and integrated, and then fired to produce a circuit board.
そして、このようにして形成した回路基板上のチップ装
着位置にはCuよりなる微細なパッドが作られているが
、この上に真空蒸着法などにより白金(P t) /金
(Au)などの薄膜がパターン形成され、この上に先の
半導体チップと同様にはんだを付着してはんだバンプが
作られている。Then, fine pads made of Cu are made at the chip mounting positions on the circuit board formed in this way, and on top of these, platinum (Pt)/gold (Au) etc. are deposited using a vacuum evaporation method or the like. A thin film is patterned, and solder is deposited on it to form solder bumps, similar to the previous semiconductor chip.
こ\で、Cuパッドの上にPt/Au/はんだと層構造
をとる理由ははんだはCuと固溶体を形成し易く、所謂
るはんだ喰われが生ずるのを防ぐためである。Here, the reason why a layered structure of Pt/Au/solder is formed on the Cu pad is that solder tends to form a solid solution with Cu, and this is to prevent so-called solder eating from occurring.
さて、半導体チップを回路基板上に設けであるバンプに
確実に装着するにはフラックスを用いる必要があり、従
来は、はんだバンプにフラックスを塗布した半導体チッ
プを回路基板上のはんだハンプに正確に位置合わせした
状態で、はんだの融点まで加熱することにより行ってい
た。Now, in order to securely attach a semiconductor chip to the bumps provided on the circuit board, it is necessary to use flux. Conventionally, flux was applied to the solder bumps, and the semiconductor chip was then precisely positioned on the solder bumps on the circuit board. This was done by heating the combined state to the melting point of the solder.
然し、フラックスの中には塩素化合物、臭素化合物など
の活性剤が含まれているために、はんだ付け後にフラッ
クスが残留していると、この中に含まれている活性な成
分により、はんだの接合部が腐蝕する可能性がある。However, since flux contains active agents such as chlorine compounds and bromine compounds, if flux remains after soldering, the active components contained in this flux may cause the solder joint to deteriorate. parts may corrode.
そのため、フラックスを用いないではんだ付けを行う必
要があり、気相はんだ付け装置(Vapor Phas
e Soldering Equipment 略称
vps装置)を用いてはんだ付けが行われていた。Therefore, it is necessary to solder without using flux, and vapor phase soldering equipment (Vapor Phas
Soldering was performed using an e-Soldering Equipment (VPS) device.
第1図は本発明に係るνPS装置の構成を示す断面図で
あるが、密封容器1の部分を除いて従来と変わるところ
はない。FIG. 1 is a sectional view showing the configuration of the νPS device according to the present invention, which is the same as the conventional device except for the sealed container 1.
すなわち、vPS装置ははんだ付けを行うvPS容器2
と、これを加熱するヒータ部3とから構成されている。That is, the vPS device is a vPS container 2 that performs soldering.
and a heater section 3 that heats it.
すなわち、νPS容器2は上部には着脱が可能な第1の
蓋4があり、この下にはホルダ5を吊り下げるワイヤ6
が備えられており、このホルダ5に回路基板18のバン
プに位置合わせしたチップ7が置かれている。That is, the νPS container 2 has a removable first lid 4 at the top, and a wire 6 below which suspends the holder 5.
A chip 7 is placed in the holder 5 in alignment with the bumps on the circuit board 18.
また、vps容器2の上部には容器側面を包む冷却機構
8があって、水9が循環するようになっている。Further, there is a cooling mechanism 8 in the upper part of the VPS container 2 that wraps around the side surface of the container, and water 9 is circulated therein.
また、vPS容器2の底には、はんだ付け温度に沸点を
調節した弗化炭素(フロロカーボン)10が入れである
。Further, at the bottom of the vPS container 2, there is placed fluorocarbon 10 whose boiling point is adjusted to the soldering temperature.
そして、はんだ付け方法としては、ヒータ部3に通電し
て弗化炭素10を加熱し、また冷却機構8に水を循環し
ておくと、弗化炭素10は所定の沸点に達して沸騰が始
まり気化する一方、弗化炭素の蒸気は容器上部の冷却機
構8に達し、この場で凝縮熱を発して液化して後、容器
に沿って下に垂れて液溜めに戻る。As for the soldering method, when the heater section 3 is energized to heat the carbon fluoride 10 and water is circulated through the cooling mechanism 8, the carbon fluoride 10 reaches a predetermined boiling point and begins to boil. While vaporizing, the carbon fluoride vapor reaches the cooling mechanism 8 at the top of the container, where it generates heat of condensation and liquefies, and then drips down along the container and returns to the liquid reservoir.
この状態でホルダ5に半導体チップ7を載置した回路基
板18を置き、これを吊るした第1の蓋4を垂らすと弗
化炭素蒸気の凝縮熱により半導体チップ7と回路基板1
8は加熱されてはんだ付けが行われる。In this state, when the circuit board 18 with the semiconductor chip 7 mounted thereon is placed on the holder 5 and the first lid 4 with which it is hung is hung down, the semiconductor chip 7 and the circuit board 1 are heated by the condensation heat of the carbon fluoride vapor.
8 is heated and soldered.
そして、第1の蓋4を引き上げて回路基板18を取り出
すことによりはんだ付け作業は終了する。The soldering work is then completed by lifting the first lid 4 and taking out the circuit board 18.
然しなから、このようなりPS装置を用いてはんだ付け
作業を行っても必ずしも良好なはんだ付けが行われると
は限らなかった。However, even when soldering work is performed using such a PS device, good soldering is not always achieved.
第2図と第3図は実体顕微鏡で観察したはんだ付け状態
を示すもので、第2図は良好な状態、また第3図は不良
な状態を示している。FIGS. 2 and 3 show the soldered state as observed with a stereoscopic microscope, with FIG. 2 showing a good state and FIG. 3 showing a bad state.
すなわち、同図(A)に示すように半導体チップ7の側
の第1のはんだバンブ1)と回路基板18の第2のはん
だバンブ12とを接合した状態でvPS装置に挿入して
加熱すると、熱融着が生じて同図(B)に示すように太
鼓型の断面をもつはんだ球13となるが、一部のものは
第3図(B)に示すように一体化しておらず、第1のは
んだバンブ1)と第2のはんだバンブ12との間に筋1
4を伴って接合している場合があり、−弗化していない
ために接触抵抗を伴い、また完全に接触していないこと
から、信頬性の面からも解決が必要であった。That is, when the first solder bump 1) on the semiconductor chip 7 side and the second solder bump 12 on the circuit board 18 are inserted into the vPS device and heated, as shown in FIG. Thermal fusion occurs and the solder balls 13 have a drum-shaped cross section as shown in FIG. 3(B), but some of them are not integrated as shown in FIG. 3(B). There is a line 1 between the first solder bump 1) and the second solder bump 12.
In some cases, the bonding is accompanied by 4, and since it is not fluorinated, there is contact resistance, and since there is no complete contact, a solution was needed from the aspect of reliability.
フリップチップタイプの端子構造をとる半導体チップを
vps装置を用いて回路基板にはんだ付けを行う場合、
両者のはんだバンブは必ずしも球状とならず、接合部に
筋を伴って接着する場合がある。When soldering a semiconductor chip with a flip-chip type terminal structure to a circuit board using a VPS device,
The solder bumps on both sides are not necessarily spherical, and may bond with streaks at the joint.
そこで、このような接着を無くすることが課題である。Therefore, the challenge is to eliminate such adhesion.
上記の課題はフリップチップタイプの端子構造をした半
導体チップを、回路基板上に設けであるチップ装着用パ
ッドに位置合わせし、気相はんだ付け装置を用いて接合
を行う際に、気相はんだ付け装置を不活性ガス雰囲気中
に設置して溶着処理を行うことを特徴として半導体装置
のはんだ付け方法を構成し、また、半導体装置のはんだ
付けを行う装置が従来の気相はんだ付け容器とヒータ部
とからなる従来の装置を内蔵すると共に、不活性ガスを
供給する給気口と排気口を備えた密封容器と、これが嵌
合する第2の蓋を備えてなることを特徴として半導体装
置のはんだ付け装置を構成するすることにより解決する
ことができる。The above problem arises when aligning a semiconductor chip with a flip-chip type terminal structure to a chip mounting pad provided on a circuit board and joining it using a vapor phase soldering machine. The method for soldering semiconductor devices is characterized in that the device is installed in an inert gas atmosphere to perform the welding process, and the device for soldering semiconductor devices is a conventional vapor phase soldering container and a heater section. A soldering device for semiconductor devices, characterized in that it has a built-in conventional device, a sealed container equipped with an air inlet and an exhaust port for supplying an inert gas, and a second lid to which the container is fitted. This can be solved by configuring a mounting device.
本発明は従来のvps装置を用いてはんだ付けを行う場
合に、はんだ球が第3図(B)に示すような筋付きの隘
れ状を示す原因を調べた結果なされたものである。The present invention was developed as a result of investigating the cause of solder balls exhibiting a streaked and hollow shape as shown in FIG. 3(B) when soldering is performed using a conventional VPS device.
すなわち、この筋14ははんだが酸化して生じた酸化物
によるものであり、第1のはんだハンプ1)が設けられ
ているチップを回路基板上に設けである第2のはんだバ
ンブに位置合わせし、気相はんだ付け装置に入れてvP
Sを行っている段階で生じていることが判った。In other words, the streaks 14 are caused by oxides produced by oxidation of the solder, and the chip on which the first solder hump 1) is provided is aligned with the second solder bump provided on the circuit board. , put it in the vapor phase soldering equipment and vP
It was found that this occurred during the S process.
すなわち、第1図において、ヒータ部3に通電してvp
s容器2の底にある弗化炭素1oを加熱すると容器内は
弗化炭素の蒸気により充満され、中の空気は追い出され
て無くなる筈であるが、実際には一部の空気は残留して
おり、これによりはんだバンブの表面の酸化が行われて
、第3図に示すように不完全な接合が生ずることが判っ
た。That is, in FIG. 1, when the heater section 3 is energized, vp
When the fluorocarbon 1o at the bottom of container 2 is heated, the inside of the container is filled with fluorocarbon vapor, and the air inside is supposed to be expelled and disappear, but in reality, some air remains. It was found that this caused oxidation of the surface of the solder bump, resulting in incomplete bonding as shown in FIG.
そこで、本発明はvps装置全体を第1図に示すように
、第2の蓋15のある密封容器1に入れ、不活性ガスを
給気口16から供給し、排気口17から排気しながらは
んだ付け作業を行うことにより酸素(0□)を遮断する
もので、このような方法をとることによりはんだ付け不
良を無くすることができる。Therefore, in the present invention, as shown in FIG. 1, the entire VPS device is placed in a sealed container 1 with a second lid 15, and an inert gas is supplied from an air supply port 16 and soldered while being exhausted from an exhaust port 17. Oxygen (0□) is cut off by performing the soldering work, and by using such a method, it is possible to eliminate soldering defects.
速で供給した。Supplied quickly.
このようにしてvPS容器2の全体をN2雰囲気とした
以外は従来と全く同様にしてはんだ付けを行った結果、
はんだ付け工程における収率は80%程度であったのに
対し、総てのはんだハンプは一体化してはんだ球を形成
しており、100%に向上することができた。As a result of soldering in the same manner as before, except that the entire vPS container 2 was placed in an N2 atmosphere,
The yield in the soldering process was about 80%, but since all the solder humps were integrated to form a solder ball, the yield could be improved to 100%.
C実施例〕
第1図に示す構造のνPS装置において、vps容器2
はパイレックスガラスで構成し、弗化炭素IOとしては
沸点が230〜260°Cの弗化炭素を使用した。Example C] In the νPS device having the structure shown in FIG.
was made of Pyrex glass, and the fluorocarbon IO had a boiling point of 230 to 260°C.
この弗化炭素は沸点の異なる複数種の混合物である。This fluorinated carbon is a mixture of multiple types having different boiling points.
また、第1の蓋4より垂れるワイヤ6とホルダ5はステ
ンレス鋼で構成し、ワイヤ6の径は1mである。Further, the wire 6 hanging from the first lid 4 and the holder 5 are made of stainless steel, and the diameter of the wire 6 is 1 m.
また、密封容器1に供給する不活性ガスとしては窒素(
N2)を用い、給気口16から5n/分の流(発明の効
果〕
不活性雰囲気ではんだ付けを行う本発明の実施により、
はんだ付け工程におけるはんだの酸化を無くすることが
でき、これにより不良発生を無くすることができる。In addition, the inert gas supplied to the sealed container 1 is nitrogen (
N2) and a flow of 5 n/min from the air supply port 16 (effects of the invention) By implementing the present invention in which soldering is carried out in an inert atmosphere,
Oxidation of the solder in the soldering process can be eliminated, thereby eliminating the occurrence of defects.
第1図は本発明に係るvps装置の構成を示す断面図、
第2図は良好なはんだ付け状態を示す断面図、第3図は
不良なはんだ付け状態を示す断面図、である。
図において、
1は密封容器、
3はヒータ部、
5はホルダ、
7は半導体チップ、
10は弗化炭素、
16は給気口、
18は回路基板、
である。
2はvps容器、
4は第1の蓋、
6はワイヤ、
8は冷却機構、
15は第2の蓋、
17は排気口、FIG. 1 is a cross-sectional view showing the configuration of a VPS device according to the present invention, FIG. 2 is a cross-sectional view showing a good soldering state, and FIG. 3 is a cross-sectional view showing a poor soldering state. In the figure, 1 is a sealed container, 3 is a heater section, 5 is a holder, 7 is a semiconductor chip, 10 is carbon fluoride, 16 is an air supply port, and 18 is a circuit board. 2 is a VPS container, 4 is a first lid, 6 is a wire, 8 is a cooling mechanism, 15 is a second lid, 17 is an exhaust port,
Claims (2)
ップを、回路基板上に設けてあるチップ装着用パッドに
位置合わせし、気相はんだ付け装置を用いて接合を行う
際に、該気相はんだ付け装置を不活性ガス雰囲気中に設
置して溶着処理を行うことを特徴とする半導体装置のは
んだ付け方法。(1) When a semiconductor chip with a flip-chip type terminal structure is aligned with a chip mounting pad provided on a circuit board and bonded using a vapor phase soldering device, the vapor phase soldering A method for soldering semiconductor devices, characterized in that the device is placed in an inert gas atmosphere and welding processing is performed.
はんだ付け容器(2)とヒータ部(3)とからなる従来
の装置を内蔵すると共に、不活性ガスを供給する給気口
(16)と排気口(17)を備えた密封容器(1)と、
これが嵌合する第2の蓋(15)を備えてなることを特
徴とする半導体装置のはんだ付け装置。(2) The device for soldering semiconductor devices has a built-in conventional device consisting of a conventional vapor phase soldering container (2) and a heater section (3), and an air supply port (16) for supplying inert gas. ) and an airtight container (1) having an exhaust port (17);
A soldering device for semiconductor devices, comprising a second lid (15) fitted with the second lid.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2106054A JP2533220B2 (en) | 1990-04-20 | 1990-04-20 | Semiconductor device soldering method and device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2106054A JP2533220B2 (en) | 1990-04-20 | 1990-04-20 | Semiconductor device soldering method and device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH043950A true JPH043950A (en) | 1992-01-08 |
| JP2533220B2 JP2533220B2 (en) | 1996-09-11 |
Family
ID=14423907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2106054A Expired - Lifetime JP2533220B2 (en) | 1990-04-20 | 1990-04-20 | Semiconductor device soldering method and device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2533220B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11090897B2 (en) | 2016-07-14 | 2021-08-17 | Totani Corporation | Bag making machine and method for making plastic bag |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61242097A (en) * | 1985-04-19 | 1986-10-28 | 三菱電機株式会社 | Mounting of electronic component |
| JPH02152246A (en) * | 1988-12-02 | 1990-06-12 | Fujitsu Ltd | Fluxless bonding |
-
1990
- 1990-04-20 JP JP2106054A patent/JP2533220B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61242097A (en) * | 1985-04-19 | 1986-10-28 | 三菱電機株式会社 | Mounting of electronic component |
| JPH02152246A (en) * | 1988-12-02 | 1990-06-12 | Fujitsu Ltd | Fluxless bonding |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11090897B2 (en) | 2016-07-14 | 2021-08-17 | Totani Corporation | Bag making machine and method for making plastic bag |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2533220B2 (en) | 1996-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6307160B1 (en) | High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method | |
| KR840000477B1 (en) | Method of manufacturing circuit packages | |
| TW458839B (en) | Composition for increasing activity of a no-clean flux | |
| US6333554B1 (en) | Semiconductor device with gold bumps, and method and apparatus of producing the same | |
| JPH06296080A (en) | Electronic component mounting board and electronic component mounting method | |
| US7833897B2 (en) | Process for making interconnect solder Pb-free bumps free from organo-tin/tin deposits on the wafer surface | |
| JP3441220B2 (en) | Improved solder paste mixture | |
| JP2985806B2 (en) | Flip chip mounting method | |
| EP0494463B1 (en) | Connection method and connection device for electrical connection of small portions | |
| WO2000021346A1 (en) | Soldering of a semiconductor chip to a substrate | |
| JP2002507838A (en) | Cleaning-free flux for flip chip assembly | |
| WO1997032457A1 (en) | Method for manufacturing electronic circuit device | |
| Brofman et al. | Flip-Chip Die Attach Technology | |
| JP2533220B2 (en) | Semiconductor device soldering method and device | |
| JPH09246319A (en) | Flip chip mounting method | |
| JP2002076605A (en) | Circuit board connecting semiconductor module and semiconductor device | |
| JPH06124980A (en) | IC chip bonding method and bonding head | |
| JPH02278743A (en) | Junction structure of indium solder | |
| JPH05136146A (en) | Electrode of semiconductor device and inspection method | |
| JPH09213702A (en) | Semiconductor device and method of mounting semiconductor device | |
| JPH08242069A (en) | Electronic circuit board manufacturing apparatus, soldering apparatus and manufacturing method | |
| JPH03241756A (en) | Apparatus and method of mounting semiconductor integrated circuit | |
| JP2633745B2 (en) | Semiconductor device package | |
| JP2795535B2 (en) | Electronic component mounting method on circuit board | |
| JP2002368038A (en) | Flip chip mounting method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |