JPH043950A - 半導体装置のはんだ付け方法および装置 - Google Patents
半導体装置のはんだ付け方法および装置Info
- Publication number
- JPH043950A JPH043950A JP2106054A JP10605490A JPH043950A JP H043950 A JPH043950 A JP H043950A JP 2106054 A JP2106054 A JP 2106054A JP 10605490 A JP10605490 A JP 10605490A JP H043950 A JPH043950 A JP H043950A
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- container
- chip
- lid
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置のはんだ付けに関し、
信顛性の高いはんだ付け方法および装置を提供すること
を目的とし、 フリップチップタイプの端子構造をした半導体チップを
、回路基板上に設けであるチップ装着用パッドに位置合
わせし、気相はんだ付け装置を用いて接合を行う際に、
該気相はんだ付け装置を不活性ガス雰囲気中に設置して
溶着処理を行うことを特徴として半導体装置のはんだ付
け方法を構成し、また、半導体装置のはんだ付けを行う
装置が従来の気相はんだ付け容器（２）とヒータ部（３
）とからなる従来の装置を内蔵すると共に、不活性ガス
を供給する給気口Ｑ［９と排気口面を備えた密封容器（
１）と、これが嵌合する第２の蓋α９を備えてなること
を特徴として半導体装置のはんだ付け装置を構成する。
を目的とし、 フリップチップタイプの端子構造をした半導体チップを
、回路基板上に設けであるチップ装着用パッドに位置合
わせし、気相はんだ付け装置を用いて接合を行う際に、
該気相はんだ付け装置を不活性ガス雰囲気中に設置して
溶着処理を行うことを特徴として半導体装置のはんだ付
け方法を構成し、また、半導体装置のはんだ付けを行う
装置が従来の気相はんだ付け容器（２）とヒータ部（３
）とからなる従来の装置を内蔵すると共に、不活性ガス
を供給する給気口Ｑ［９と排気口面を備えた密封容器（
１）と、これが嵌合する第２の蓋α９を備えてなること
を特徴として半導体装置のはんだ付け装置を構成する。
本発明は半導体装置のはんだ付け方法および装置に関す
る。
る。
大量の情報を高速に処理する必要から、情報処理装置は
大容量化が進められており、この装置の主体を占める半
導体装置は小型大容量化が行われてＬＳＩやＶＬＳ Ｉ
なとの集積回路が実用化されている。
大容量化が進められており、この装置の主体を占める半
導体装置は小型大容量化が行われてＬＳＩやＶＬＳ Ｉ
なとの集積回路が実用化されている。
こ＼で、従来の集積回路は数鶴角からなる半導体チップ
（以下略してチップ）の上にトランジスタを主体とする
単位素子がマトリックス状に形成れており、チップの周
辺に設けであるボンデングパッドに回路接続されている
。
（以下略してチップ）の上にトランジスタを主体とする
単位素子がマトリックス状に形成れており、チップの周
辺に設けであるボンデングパッドに回路接続されている
。
そして、チップを接着剤または共晶合金などを用いてセ
ラミック回路基板に装着した後、回路基板上に予めパタ
ーン形成されているパッドにワイヤボンディングするな
どの方法で回路接続が行われていた。
ラミック回路基板に装着した後、回路基板上に予めパタ
ーン形成されているパッドにワイヤボンディングするな
どの方法で回路接続が行われていた。
然し、ＬＳｆのような大容量素子については、か−る方
法は困難であり、これに代わってチップ面上にはんだバ
ンプをマトリックス状に配列したフリップチップ構造を
とり、これを多層セラミック回路基板の最上層に設けで
ある導体線路の多数のパッドに位置合わせして直接に溶
着するフリップチップ構造が採られるようになった。
法は困難であり、これに代わってチップ面上にはんだバ
ンプをマトリックス状に配列したフリップチップ構造を
とり、これを多層セラミック回路基板の最上層に設けで
ある導体線路の多数のパッドに位置合わせして直接に溶
着するフリップチップ構造が採られるようになった。
ＬＳＩやνＬＳＩが形成されているチップの大きさは殆
どのものが１０ｍ角以下であり、この上に多数のはんだ
ハンプがマトリックス状に形成されている。
どのものが１０ｍ角以下であり、この上に多数のはんだ
ハンプがマトリックス状に形成されている。
然し、この大きさは直径２００ μ積、高さが１００μ
ｍ程度と極めて小さい。
ｍ程度と極めて小さい。
こ−で、はんだハンプはインジウム（Ｉｎ） 、錫・３
７％鉛合金（Ｓｎ−３１％Ｐｂ）、 Ｐｂ−５％Ｓｎな
どを用い、真空蒸着法１はんだボール法、メツキ法など
を用いて形成されている。
７％鉛合金（Ｓｎ−３１％Ｐｂ）、 Ｐｂ−５％Ｓｎな
どを用い、真空蒸着法１はんだボール法、メツキ法など
を用いて形成されている。
一方、半導体チップの装着が行われる回路基板はガラス
セラミックスなどを誘電体とし、銅（Ｃｕ）を導電体と
する多層セラミック回路基板が多く使用されている。
セラミックスなどを誘電体とし、銅（Ｃｕ）を導電体と
する多層セラミック回路基板が多く使用されている。
すなわち、ガラスセラミックスよりなる複数のグリーン
シートの上下方向の回路接続位置にピアホール（Ｖｉａ
−ｈｏｌｅ）を形成した後、スクリーンプリント法を用
いて導体線路などの導体パターンの印刷とピアホールの
穴埋めを行った後、積層して一体化した後、焼成して回
路基板が作られている。
シートの上下方向の回路接続位置にピアホール（Ｖｉａ
−ｈｏｌｅ）を形成した後、スクリーンプリント法を用
いて導体線路などの導体パターンの印刷とピアホールの
穴埋めを行った後、積層して一体化した後、焼成して回
路基板が作られている。
そして、このようにして形成した回路基板上のチップ装
着位置にはＣｕよりなる微細なパッドが作られているが
、この上に真空蒸着法などにより白金（Ｐ ｔ） ／金
（Ａｕ）などの薄膜がパターン形成され、この上に先の
半導体チップと同様にはんだを付着してはんだバンプが
作られている。
着位置にはＣｕよりなる微細なパッドが作られているが
、この上に真空蒸着法などにより白金（Ｐ ｔ） ／金
（Ａｕ）などの薄膜がパターン形成され、この上に先の
半導体チップと同様にはんだを付着してはんだバンプが
作られている。
こ＼で、Ｃｕパッドの上にＰｔ／Ａｕ／はんだと層構造
をとる理由ははんだはＣｕと固溶体を形成し易く、所謂
るはんだ喰われが生ずるのを防ぐためである。
をとる理由ははんだはＣｕと固溶体を形成し易く、所謂
るはんだ喰われが生ずるのを防ぐためである。
さて、半導体チップを回路基板上に設けであるバンプに
確実に装着するにはフラックスを用いる必要があり、従
来は、はんだバンプにフラックスを塗布した半導体チッ
プを回路基板上のはんだハンプに正確に位置合わせした
状態で、はんだの融点まで加熱することにより行ってい
た。
確実に装着するにはフラックスを用いる必要があり、従
来は、はんだバンプにフラックスを塗布した半導体チッ
プを回路基板上のはんだハンプに正確に位置合わせした
状態で、はんだの融点まで加熱することにより行ってい
た。
然し、フラックスの中には塩素化合物、臭素化合物など
の活性剤が含まれているために、はんだ付け後にフラッ
クスが残留していると、この中に含まれている活性な成
分により、はんだの接合部が腐蝕する可能性がある。
の活性剤が含まれているために、はんだ付け後にフラッ
クスが残留していると、この中に含まれている活性な成
分により、はんだの接合部が腐蝕する可能性がある。
そのため、フラックスを用いないではんだ付けを行う必
要があり、気相はんだ付け装置（Ｖａｐｏｒ Ｐｈａｓ
ｅ Ｓｏｌｄｅｒｉｎｇ Ｅｑｕｉｐｍｅｎｔ 略称
ｖｐｓ装置）を用いてはんだ付けが行われていた。
要があり、気相はんだ付け装置（Ｖａｐｏｒ Ｐｈａｓ
ｅ Ｓｏｌｄｅｒｉｎｇ Ｅｑｕｉｐｍｅｎｔ 略称
ｖｐｓ装置）を用いてはんだ付けが行われていた。
第１図は本発明に係るνＰＳ装置の構成を示す断面図で
あるが、密封容器１の部分を除いて従来と変わるところ
はない。
あるが、密封容器１の部分を除いて従来と変わるところ
はない。
すなわち、ｖＰＳ装置ははんだ付けを行うｖＰＳ容器２
と、これを加熱するヒータ部３とから構成されている。
と、これを加熱するヒータ部３とから構成されている。
すなわち、νＰＳ容器２は上部には着脱が可能な第１の
蓋４があり、この下にはホルダ５を吊り下げるワイヤ６
が備えられており、このホルダ５に回路基板１８のバン
プに位置合わせしたチップ７が置かれている。
蓋４があり、この下にはホルダ５を吊り下げるワイヤ６
が備えられており、このホルダ５に回路基板１８のバン
プに位置合わせしたチップ７が置かれている。
また、ｖｐｓ容器２の上部には容器側面を包む冷却機構
８があって、水９が循環するようになっている。
８があって、水９が循環するようになっている。
また、ｖＰＳ容器２の底には、はんだ付け温度に沸点を
調節した弗化炭素（フロロカーボン）１０が入れである
。
調節した弗化炭素（フロロカーボン）１０が入れである
。
そして、はんだ付け方法としては、ヒータ部３に通電し
て弗化炭素１０を加熱し、また冷却機構８に水を循環し
ておくと、弗化炭素１０は所定の沸点に達して沸騰が始
まり気化する一方、弗化炭素の蒸気は容器上部の冷却機
構８に達し、この場で凝縮熱を発して液化して後、容器
に沿って下に垂れて液溜めに戻る。
て弗化炭素１０を加熱し、また冷却機構８に水を循環し
ておくと、弗化炭素１０は所定の沸点に達して沸騰が始
まり気化する一方、弗化炭素の蒸気は容器上部の冷却機
構８に達し、この場で凝縮熱を発して液化して後、容器
に沿って下に垂れて液溜めに戻る。
この状態でホルダ５に半導体チップ７を載置した回路基
板１８を置き、これを吊るした第１の蓋４を垂らすと弗
化炭素蒸気の凝縮熱により半導体チップ７と回路基板１
８は加熱されてはんだ付けが行われる。
板１８を置き、これを吊るした第１の蓋４を垂らすと弗
化炭素蒸気の凝縮熱により半導体チップ７と回路基板１
８は加熱されてはんだ付けが行われる。
そして、第１の蓋４を引き上げて回路基板１８を取り出
すことによりはんだ付け作業は終了する。
すことによりはんだ付け作業は終了する。
然しなから、このようなりＰＳ装置を用いてはんだ付け
作業を行っても必ずしも良好なはんだ付けが行われると
は限らなかった。
作業を行っても必ずしも良好なはんだ付けが行われると
は限らなかった。
第２図と第３図は実体顕微鏡で観察したはんだ付け状態
を示すもので、第２図は良好な状態、また第３図は不良
な状態を示している。
を示すもので、第２図は良好な状態、また第３図は不良
な状態を示している。
すなわち、同図（Ａ）に示すように半導体チップ７の側
の第１のはんだバンブ１）と回路基板１８の第２のはん
だバンブ１２とを接合した状態でｖＰＳ装置に挿入して
加熱すると、熱融着が生じて同図（Ｂ）に示すように太
鼓型の断面をもつはんだ球１３となるが、一部のものは
第３図（Ｂ）に示すように一体化しておらず、第１のは
んだバンブ１）と第２のはんだバンブ１２との間に筋１
４を伴って接合している場合があり、−弗化していない
ために接触抵抗を伴い、また完全に接触していないこと
から、信頬性の面からも解決が必要であった。
の第１のはんだバンブ１）と回路基板１８の第２のはん
だバンブ１２とを接合した状態でｖＰＳ装置に挿入して
加熱すると、熱融着が生じて同図（Ｂ）に示すように太
鼓型の断面をもつはんだ球１３となるが、一部のものは
第３図（Ｂ）に示すように一体化しておらず、第１のは
んだバンブ１）と第２のはんだバンブ１２との間に筋１
４を伴って接合している場合があり、−弗化していない
ために接触抵抗を伴い、また完全に接触していないこと
から、信頬性の面からも解決が必要であった。
フリップチップタイプの端子構造をとる半導体チップを
ｖｐｓ装置を用いて回路基板にはんだ付けを行う場合、
両者のはんだバンブは必ずしも球状とならず、接合部に
筋を伴って接着する場合がある。
ｖｐｓ装置を用いて回路基板にはんだ付けを行う場合、
両者のはんだバンブは必ずしも球状とならず、接合部に
筋を伴って接着する場合がある。
そこで、このような接着を無くすることが課題である。
上記の課題はフリップチップタイプの端子構造をした半
導体チップを、回路基板上に設けであるチップ装着用パ
ッドに位置合わせし、気相はんだ付け装置を用いて接合
を行う際に、気相はんだ付け装置を不活性ガス雰囲気中
に設置して溶着処理を行うことを特徴として半導体装置
のはんだ付け方法を構成し、また、半導体装置のはんだ
付けを行う装置が従来の気相はんだ付け容器とヒータ部
とからなる従来の装置を内蔵すると共に、不活性ガスを
供給する給気口と排気口を備えた密封容器と、これが嵌
合する第２の蓋を備えてなることを特徴として半導体装
置のはんだ付け装置を構成するすることにより解決する
ことができる。
導体チップを、回路基板上に設けであるチップ装着用パ
ッドに位置合わせし、気相はんだ付け装置を用いて接合
を行う際に、気相はんだ付け装置を不活性ガス雰囲気中
に設置して溶着処理を行うことを特徴として半導体装置
のはんだ付け方法を構成し、また、半導体装置のはんだ
付けを行う装置が従来の気相はんだ付け容器とヒータ部
とからなる従来の装置を内蔵すると共に、不活性ガスを
供給する給気口と排気口を備えた密封容器と、これが嵌
合する第２の蓋を備えてなることを特徴として半導体装
置のはんだ付け装置を構成するすることにより解決する
ことができる。
本発明は従来のｖｐｓ装置を用いてはんだ付けを行う場
合に、はんだ球が第３図（Ｂ）に示すような筋付きの隘
れ状を示す原因を調べた結果なされたものである。
合に、はんだ球が第３図（Ｂ）に示すような筋付きの隘
れ状を示す原因を調べた結果なされたものである。
すなわち、この筋１４ははんだが酸化して生じた酸化物
によるものであり、第１のはんだハンプ１）が設けられ
ているチップを回路基板上に設けである第２のはんだバ
ンブに位置合わせし、気相はんだ付け装置に入れてｖＰ
Ｓを行っている段階で生じていることが判った。
によるものであり、第１のはんだハンプ１）が設けられ
ているチップを回路基板上に設けである第２のはんだバ
ンブに位置合わせし、気相はんだ付け装置に入れてｖＰ
Ｓを行っている段階で生じていることが判った。
すなわち、第１図において、ヒータ部３に通電してｖｐ
ｓ容器２の底にある弗化炭素１ｏを加熱すると容器内は
弗化炭素の蒸気により充満され、中の空気は追い出され
て無くなる筈であるが、実際には一部の空気は残留して
おり、これによりはんだバンブの表面の酸化が行われて
、第３図に示すように不完全な接合が生ずることが判っ
た。
ｓ容器２の底にある弗化炭素１ｏを加熱すると容器内は
弗化炭素の蒸気により充満され、中の空気は追い出され
て無くなる筈であるが、実際には一部の空気は残留して
おり、これによりはんだバンブの表面の酸化が行われて
、第３図に示すように不完全な接合が生ずることが判っ
た。
そこで、本発明はｖｐｓ装置全体を第１図に示すように
、第２の蓋１５のある密封容器１に入れ、不活性ガスを
給気口１６から供給し、排気口１７から排気しながらは
んだ付け作業を行うことにより酸素（０□）を遮断する
もので、このような方法をとることによりはんだ付け不
良を無くすることができる。
、第２の蓋１５のある密封容器１に入れ、不活性ガスを
給気口１６から供給し、排気口１７から排気しながらは
んだ付け作業を行うことにより酸素（０□）を遮断する
もので、このような方法をとることによりはんだ付け不
良を無くすることができる。
速で供給した。
このようにしてｖＰＳ容器２の全体をＮ２雰囲気とした
以外は従来と全く同様にしてはんだ付けを行った結果、
はんだ付け工程における収率は８０％程度であったのに
対し、総てのはんだハンプは一体化してはんだ球を形成
しており、１００％に向上することができた。
以外は従来と全く同様にしてはんだ付けを行った結果、
はんだ付け工程における収率は８０％程度であったのに
対し、総てのはんだハンプは一体化してはんだ球を形成
しており、１００％に向上することができた。
Ｃ実施例〕
第１図に示す構造のνＰＳ装置において、ｖｐｓ容器２
はパイレックスガラスで構成し、弗化炭素ＩＯとしては
沸点が２３０〜２６０°Ｃの弗化炭素を使用した。
はパイレックスガラスで構成し、弗化炭素ＩＯとしては
沸点が２３０〜２６０°Ｃの弗化炭素を使用した。
この弗化炭素は沸点の異なる複数種の混合物である。
また、第１の蓋４より垂れるワイヤ６とホルダ５はステ
ンレス鋼で構成し、ワイヤ６の径は１ｍである。
ンレス鋼で構成し、ワイヤ６の径は１ｍである。
また、密封容器１に供給する不活性ガスとしては窒素（
Ｎ２）を用い、給気口１６から５ｎ／分の流（発明の効
果〕 不活性雰囲気ではんだ付けを行う本発明の実施により、
はんだ付け工程におけるはんだの酸化を無くすることが
でき、これにより不良発生を無くすることができる。
Ｎ２）を用い、給気口１６から５ｎ／分の流（発明の効
果〕 不活性雰囲気ではんだ付けを行う本発明の実施により、
はんだ付け工程におけるはんだの酸化を無くすることが
でき、これにより不良発生を無くすることができる。
第１図は本発明に係るｖｐｓ装置の構成を示す断面図、
第２図は良好なはんだ付け状態を示す断面図、第３図は
不良なはんだ付け状態を示す断面図、である。 図において、 １は密封容器、 ３はヒータ部、 ５はホルダ、 ７は半導体チップ、 １０は弗化炭素、 １６は給気口、 １８は回路基板、 である。 ２はｖｐｓ容器、 ４は第１の蓋、 ６はワイヤ、 ８は冷却機構、 １５は第２の蓋、 １７は排気口、
不良なはんだ付け状態を示す断面図、である。 図において、 １は密封容器、 ３はヒータ部、 ５はホルダ、 ７は半導体チップ、 １０は弗化炭素、 １６は給気口、 １８は回路基板、 である。 ２はｖｐｓ容器、 ４は第１の蓋、 ６はワイヤ、 ８は冷却機構、 １５は第２の蓋、 １７は排気口、
Claims (2)
- （１）フリップチップタイプの端子構造をした半導体チ
ップを、回路基板上に設けてあるチップ装着用パッドに
位置合わせし、気相はんだ付け装置を用いて接合を行う
際に、該気相はんだ付け装置を不活性ガス雰囲気中に設
置して溶着処理を行うことを特徴とする半導体装置のは
んだ付け方法。 - （２）半導体装置のはんだ付けを行う装置が従来の気相
はんだ付け容器（２）とヒータ部（３）とからなる従来
の装置を内蔵すると共に、不活性ガスを供給する給気口
（１６）と排気口（１７）を備えた密封容器（１）と、
これが嵌合する第２の蓋（１５）を備えてなることを特
徴とする半導体装置のはんだ付け装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2106054A JP2533220B2 (ja) | 1990-04-20 | 1990-04-20 | 半導体装置のはんだ付け方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2106054A JP2533220B2 (ja) | 1990-04-20 | 1990-04-20 | 半導体装置のはんだ付け方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH043950A true JPH043950A (ja) | 1992-01-08 |
| JP2533220B2 JP2533220B2 (ja) | 1996-09-11 |
Family
ID=14423907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2106054A Expired - Lifetime JP2533220B2 (ja) | 1990-04-20 | 1990-04-20 | 半導体装置のはんだ付け方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2533220B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11090897B2 (en) | 2016-07-14 | 2021-08-17 | Totani Corporation | Bag making machine and method for making plastic bag |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61242097A (ja) * | 1985-04-19 | 1986-10-28 | 三菱電機株式会社 | 電子部品の実装方法 |
| JPH02152246A (ja) * | 1988-12-02 | 1990-06-12 | Fujitsu Ltd | フラックスレス接合方法 |
-
1990
- 1990-04-20 JP JP2106054A patent/JP2533220B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61242097A (ja) * | 1985-04-19 | 1986-10-28 | 三菱電機株式会社 | 電子部品の実装方法 |
| JPH02152246A (ja) * | 1988-12-02 | 1990-06-12 | Fujitsu Ltd | フラックスレス接合方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11090897B2 (en) | 2016-07-14 | 2021-08-17 | Totani Corporation | Bag making machine and method for making plastic bag |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2533220B2 (ja) | 1996-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6307160B1 (en) | High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method | |
| KR840000477B1 (ko) | 회로 패키지들의 제조방법 | |
| TW458839B (en) | Composition for increasing activity of a no-clean flux | |
| US6333554B1 (en) | Semiconductor device with gold bumps, and method and apparatus of producing the same | |
| JPH06296080A (ja) | 電子部品実装基板及び電子部品実装方法 | |
| US7833897B2 (en) | Process for making interconnect solder Pb-free bumps free from organo-tin/tin deposits on the wafer surface | |
| JP3441220B2 (ja) | 改善されたはんだペースト混合物 | |
| JP2012033518A (ja) | 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム | |
| JP2985806B2 (ja) | フリップチップ実装方法 | |
| EP0494463B1 (en) | Connection method and connection device for electrical connection of small portions | |
| EP1121840A1 (en) | Soldering of a semiconductor chip to a substrate | |
| WO1997032457A1 (fr) | Procede de fabrication de dispositifs a circuits electroniques | |
| Brofman et al. | Flip-Chip Die Attach Technology | |
| JPH043950A (ja) | 半導体装置のはんだ付け方法および装置 | |
| JPH09246319A (ja) | フリップチップ実装方法 | |
| JP2002076605A (ja) | 半導体モジュール及び半導体装置を接続した回路基板 | |
| JPH06124980A (ja) | Ｉｃチップのボンディング方法およびボンディングヘッド | |
| JPH02278743A (ja) | インジウム半田の接合構造 | |
| JPH05136146A (ja) | 半導体装置の電極と検査方法 | |
| JPH09213702A (ja) | 半導体装置及び半導体装置の実装方法 | |
| JPH08242069A (ja) | 電子回路基板の製造装置、はんだ付け装置及び製造方法 | |
| JPH03241756A (ja) | 半導体集積回路の実装装置および実装方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JP2795535B2 (ja) | 回路基板への電子部品実装方法 | |
| JP3468876B2 (ja) | プリント配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |