JPH0439698B2

JPH0439698B2 -

Info

Publication number: JPH0439698B2
Application number: JP59275147A
Authority: JP
Priority date: 1984-12-28
Filing date: 1984-12-28
Publication date: 1992-06-30
Also published as: JPS61156442A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ウオツチ・ドツグ・タイマ（以下
WDTと略す）回路を備えた中央処理装置を含ん
で構成される中央処理装置の異常検出装置に関す
る。

（従来の技術） WDT回路は、中央処理装置（以下CPUと略
す）の動作、即ち、プログラムの走行を監視し、
異常を検出した場合（一定時間を経過しても
WDTのクリアが行われず、タイムアツプした場
合）に、CPUにリセツトをかけ、初期化スター
トさせるものである。

このような動作をなすWDT回路を有した従来
のCPUにおいては、電源の投入時においても、
CPUに異常が発生したのと同様に、CPUを含む
システム全体に初期化スタートがかけられるよう
に構成されている。

（発明が解決しようとする問題点）このため、CPUを含んで構成される従来装置
においては、動作開始後、再起動がかかつた原因
が電源投入によるものなのか、WDT回路のタイ
ムアツプによるものかの認識が不可能で、WDT
回路による異常検出の回数を知ることはできなか
つた。それ故に、CPUを設置後に発生したCPU
の異常回数の履歴が残らず、システムの異常動作
の解析が行えないという問題があつた。

本発明はこのような問題点に鑑みてなされたも
ので、その目的は、WDT回路による異常検出の
回数を計数できるようにすることによつて、
CPUを含むシステムの異常や、プログラムの不
具合等の解析を容易に行える異常検出装置を実現
することにある。

（問題点を解決するための手段）前記した問題点を解決する本発明は、中央処理装置と、この中央処理装置及びこの中
央処理装置に結合する他の処理装置の動作を監視
し、異常が発生した場合当該各処理装置にリセツ
トをかけるウオツチ・ドツグ・タイマ回路とを備
えた装置において、電源投入時に電源部から出力される電源投入信
号によつてリセツトされ前記中央処理装置が再起
動後にこの中央処理装置から出力される信号によ
つてセツトされるウオツチ・ドツグ・タイマ・フ
リツプフロツプを設けるとともに、前記中央処理装置内に、中央処理装置が再起動後に前記ウオツチ・ドツ
グ・タイマ・フリツプフロツプの状態を読み込
み、当該状態がアクテイブ状態の時にインクリメ
ントされ、インアクイブ状態のときにリセツトさ
れるウオツチ・ドツグ・タイマ・カウンタを設
け、このウオツチ・ドツグ・タイマ・カウンタの計
数値から電源投入時よりウオツチ・ドツグ・タイ
マ回路がタイムアツプした回数を知ることができ
るようにした中央処理装置の異常検出装置であ
る。

（実施例）以下、図面を用いて本発明の実施例を詳細に説
明する。

第１図は本発明の一実施例を示すブロツク図で
ある。図において、１はCPU、２はこのCPU１
に図示しないバスを介して結合しているその他の
処理装置、３はCPU１やその他の処理装置２に
電力を供給する電源部である。４はWDT回路、
５は本発明において特徴としているウオツチ・ド
ツグ・タイマ・フリツプ・フロツプ（以下
WDTFと略す）、６はオアゲートである。

オアゲート６は、電源投入時に電源部３から出
力される電源投入信号と、WDT回路４から
このWDTがタイムアツプした時出力される
WDT信号とを入力しており、これら信号
と、信号とのオア出力をCPU１及びそ
の他の処理装置２の各リセツト端子に与え、
CPU１及びその他の処理装置２を再起動させる。

WDTTF５は、電源部３からの電源投入信号
PONがリセツト端子RSに印加され、又、CPU１
からプログラムによつて出力される信号
（WDTF）がセツト端子STに印加されている。
従つて、このWDTF５は、電源投入時にリセツ
トされ、再起動後にCPU１によつてセツトされ
る。又、WDTF５の状態を示す出力信号WFは、
CPU１に印加され、CPU１内においてプログラ
ムから読み取ることができるようになつている。

ここで、CPU１内には、第２図のフローチヤ
ート内に示す、ウオツチ・ドツグ・タイマ・カウ
ンタ（WDTカウンタ）が設けられていて、
WDTF５からの状態を示す信号WFに応じて、そ
の計数値がインクリメントまたはリセツトされる
ようになつている。

次にこのように構成した装置の動作を、電源投
入時の動作と、WDTタイムアツプ時の動作に分
けて説明する。

［電源投入時の動作］電源が投入されると、電源部３から電源投入信
号が出力される。この電源投入信号
は、WDTF５をリセツト状態とすると共に、オ
アゲート６を通つて、CPU１及びその他の処理
装置２のリセツト端子に印加され、これらが再起
動される。

CPU１が再起動されると、CPU１のプログラ
ムは初期化スタートされる。

第２図はこのプログラムに従つて、初期化スタ
ート後、CPU１が実行する動作のフローチヤー
トである。CPU１は、はじめに、WDTF５から
の出力信号WFを読み込み、この信号WFがアク
テイブか、インアクテイブか判断する（ステツプ
１）。ここで、WDTF５は、すでに電源投入信号
PONによつてリセツト状態になつているので、
WDTF５からの出力信号WFは、インアクテイブ
となつている。このことから、CPU１は今回の
再起動が電源投入によるものであると認識し、
CPU１内に内蔵するWDTカウンタをリセツトす
る（ステツプ２）。又、CPU１からWDTF５にセ
ツト信号SFを出力し、WDTF５をセツト状態と
する（ステツプ３）。以上の処理の後、CPU１は
次の処理（ステツプ４）に移る。

［WDT回路がタイムアツプした時の動作］ KDT回路４がタイムアツプすると、WDT回路
４は、信号を出力する。この信号は、
オアゲート６を通つて、CPU１及びその他の処
理装置２に与えられ、これらが再起動される。
CPU１が再起動されると、CPU１は初期化スタ
ートされ、電源投入時と同じ、第２図フローチヤ
ートに従つた動作を実行する。即ちCPU１は、
WDTF５からの出力信号WFを読み込み、この信
号WFがアクテイブか、インアクテイブか判断す
る（ステツプ１）。ここで、WDTF５は、前述し
た電源投入時のプログラムの処理（ステツプ３）
によつてセツト状態となつているので、WDTF
５から出力されている出力信号WFはアクテイブ
となつている。このことから、CPU１はこのス
テツプ１において、今回の再起動がWDT回路４
のタイムアツプによるものであると認識し、ステ
ツプ５に移り、ここで、CPU１内のWDTカウン
タをインクリメントする。以上の処理の後、
CPU１は次の処理に移る。

このような動作によつて、CPU１は、内蔵す
るWDTカウンタの計数値から、電源投入時より
WDT回路がタイムアツプした回数を知ることが
できる。

（発明の効果）以上説明したように、本発明によれば、WDT
回路による異常検出の回数を計数できるので、
WDTカウンタの計数値からシステムの故障やプ
ログラムの不具合等の障害の解析を容易に行うこ
とができる。本発明は、CPU設置後に発生する
再現性の低い異常解析を行うような場合に好適で
ある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図はその動作の一例を示すフローチヤートで
ある。１…CPU、２…その他の処理装置、３…電源
部、４…WDT回路、５…WDTF、６…ゲート。

Claims

【特許請求の範囲】１中央処理装置と、この中央処理装置及びこの
中央処理装置に結合する他の処理装置の動作を監
視し、異常が発生した場合当該各処理装置にリセ
ツトをかけるウオツチ・ドツグ・タイマ回路とを
備えた装置において、電源投入時に電源部から出力される電源投入信
号によつてリセツトされ前記中央処理装置が再起
動後にこの中央処理装置からの信号によつてセツ
トされるウオツチ・ドツグ・タイマ・フリツプフ
ロツプを設けるとともに、前記中央処理装置内に、中央処理装置が再起動後に前記ウオツチ・ドツ
グ・タイマ・フリツプフロツプの状態を読み込
み、当該状態がアクテイブ状態の時にインクリメ
ントされ、インアクイブ状態のときにリセツトさ
れるウオツチ・ドツグ・タイマ・カウンタを設
け、このウオツチ・ドツグ・タイマ・カウンタの計
数値から電源投入時よりウオツチ・ドツグ・タイ
マ回路がタイムアツプした回数を知ることができ
るようにした中央処理装置の異常検出装置。