JPH04195437A - プログラム暴走監視装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、計算機システムのプログラム暴走を監視する
装置に関する。

（従来の技術） 従来より、計算機システムの暴走の監視として、ウォッ
チドッグタイマが多く採用されている。

このウォッチドッグタイマはプログラム処理によってリ
セットされるタイマを備え、このタイマが一定の設定時
間内にプログラム処理によってリセットされない場合に
、プログラムの暴走と判定する。これによって、計算機
システムの強制停止またはプログラムの再スタートを行
うというものである。

第４図は従来例を示すプログラム暴走監視装置のブロッ
ク構成図である。

処理装置ｌはウォッチドッグタイマクリア端子ｌａとリ
セット端子１ｂとを備えている。プログラム暴走監視部
２は、一定の設定時間でタイマ作動するウォッチドッグ
タイマ３から構成され、クリア端子３ａとタイムアウト
端子３ｂとを備えている。

このプログラム暴走監視部２では、処理装置ｌのプログ
ラム処理によりウォッチドッグタイマクリア端子１ａか
ら出力したウォッチドッグタイマクリア信号Ｓ１をウォ
ッチドッグタイマ３のクリア端子３ａに入力する。これ
により、ウォッチドッグタイマ３をリセットさせ、かつ
タイマを再起動させる。

以後、処理装置ｌがウォッチドッグタイマクリア信号Ｓ
１を出力する毎に、ウォッチドッグタイマ３はリセット
と再起動を繰り返す。

上記構成で、処理装置１のプログラムが正常に動作して
いるときは、ウォッチドッグタイマクリア信号Ｓ１が一
定周期毎に出力されるからウォッチドッグタイマタイム
アウト信号Ｓ２が出力されることはない。しかし、何等
かの原因でプログラムが正常に作動しなくなるとウォッ
チドッグタイマクリア信号Ｓｌが出力されなくなる。こ
れにより、−定時間後にはウォッチドッグタイマ３がタ
イムアウトとなり、ウォッチドッグタイマタイムアウト
信号Ｓ２を出力する。これをウォッチドッグエラーと呼
ぶ。このウォッチドッグタイマタイムアウト信号Ｓ２は
処理装置１のリセット端子１ｂに入力され、処理装置１
は初期化され再起動が行われる。

（発明が解決しようとする課題） しかしながら、上記した従来のプログラム暴走監視装置
では、計算機システムを強制的にリセットして再スター
トさせ、しかも、エラーログを残していないことから、
ウォッチドッグエラーの原因を追求することが困難であ
った。

ここで、ウォッチドッグエラーが発生する原因としては
次のものが考えられる。まず、プロセッサがハングアッ
プし動作の継続不可能になった場合やプログラムが暴走
した場合などハードウェア的な要因がある。また、プロ
グラムの作り方が間違っている場合がある。この内でハ
ードウェア的な要因に対しては割り込みをかけても、そ
の原因をエラーログの上から究明することは困難であり
、このような状態から正常な状態に復帰するためには、
処理装置１にリセットかける以外にないと考えられる。

しかし、ソフトウェア的な要因による次の場合について
はエラーログをとることによす原因の究明と正常状態へ
復帰が容易になる場合がある。即ち、一つは、タスクの
優先順位に従って実行を制御するプログラムを定周期に
起動するための割り込みが入らないように設定されてし
まい、長時間解除されない場合である。もう一つは、ウ
ォッチドッグタイマを一定周期でクリアするタスクより
も優先順位の高いタスクを間違って生成してしまい、一
定周期のクリアができなくなる場合がある。このような
場合、従来、エラーログを残す手段がないため、ウォッ
チドッグエラーの発生原因が判明しないという問題があ
った。

そこで、本発明はウォッチドッグエラー発生時。

の故障原因を容易に解明できるプログラム暴走監視装置
を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明は、処理装置がウォッチドッグタイマのタイムア
ウト信号を入力して割り込み処理を開始し、この割り込
み処理時に割り込み処理直前のプログラムの状態をログ
する。前記割り込み処理が終了したとき、応答待ちタイ
マに対しタイマクリア信号を出力する。応答待ちタイマ
はウォッチドッグタイマのタイムアウト信号を入力して
スタートし、かつ、設定時間内にタイマクリア信号の入
力がないとき処理装置をリセットする信号を出力するよ
うにした。

（作用） 上記構成により、ウォッチドッグエラーが発生しても、
処理装置のソフトウェアで極力エラーの処理を行うこと
ができる。また、割り込み処理が所定の時間内に終了し
たとき、割り込み処理直前のプログラムの状態をログす
るから、故障の状態の把握が容易となる。

（実施例） 第１図は、本発明の一実施例を示すプログラム暴走監視
装置のブロック構成図である。

第４図と同一部分または相当部分は同一符号を示し、既
に説明した箇所は説明を省略する。

第４図と異なる点は応答待ちタイマ４を備えた点である
。また、第４図では処理装置ｌがウオッチドラグタイマ
３のウォッチドッグタイマタイムアウト信号Ｓ２により
タイムアウトとしてリセットされたのに対してウォッチ
ドッグタイマ３のウォッチドッグタイマタイムアウト信
号Ｓ２を割り込み端子Ｉｃに入力し、割り込み処理が正
常に実行できた場合、割り込み処理直前のログを残すと
共に、応答待ちタイマクリア信号Ｓ３を応答待ちタイマ
クリア端子１ｄから応答待ちタイマ４に出力する点が異
なる。応答待ちタイマ４はウォッチドッグタイマ３のウ
ォッチドッグタイマタイムアウト信号Ｓ２を入力するス
タート端子４ａ、処理装置ｌからの応答待ちタイマクリ
ア信号Ｓ３を入力するクリア端子４ｂおよび処理装置１
に対し応答待ちタイマタイムアウト信号Ｓ４を出力する
タイムアウト端子４Ｃを備えている。また、応答待ちタ
イマ４はウォッチドッグタイマ３のウォッチドッグタイ
マタイムアウト信号Ｓ２を入ツノしてタイマスタートし
、一定の設定時間内に処理装置ｌより応答待ちタイマク
リア信号Ｓ３が入力された場合、その入力の時に応答待
ちタイマ４をクリアする構成となっている。

一方、一定設定時間内に応答待ちタイマクリア信号Ｓ３
が入力されないときは処理装置ｌに応答待ちタイマタイ
ムアウト信号Ｓ４を出力し強制的にリセットをかけ再起
動させる構成としている。

以上の構成のプログラム暴走監視装置の作用を第２図（
Ａ）　（Ｂ）および第３図を参照して説明する。

処理装置１はプログラムが正常に作動しているとき、一
定周期でウォッチドッグタイマクリア信号Ｓｌを出力す
る。これにより、ウォッチドッグタイマ３はクリアされ
続はウォッチドッグエラーは発生しない。

一方、処理装置ｌのプログラムが正常に作動できなくな
ると、ウォッチドッグタイマクリア信号Ｓｔが出力され
なくなる。この場合、前回のウォッチドッグタイマクリ
ア信号Ｓ１の出力の時からウォッチドッグタイマ３で設
定された第２図（Ａ）に示す如く、一定の設定時間ｅが
経過すると、ウォッチドッグタイマ３がウォッチドッグ
エラー検出としてウォッチドッグタイマタイムアウト信
号Ｓ２を出力する。このウォッチドッグタイマタイムア
ウト信号Ｓ２により処理装置１では、第３図に示す割り
込み処理ルーチンに入る一方、応答待ちタイマ４がスタ
ートする。割り込み処理ルーチンに入った処理装置１は
処理ルーチンプログラムを実行し、次の情報をログする
（１０１）。即ち、これには、割り込み許可または不許
可の状態を示すフラグ、現在実行中のタスクの番号およ
びタスクの優先順位のログがある。これらのログはウォ
ッチドッグエラーを後に解析するためである。次に、割
り込み状態フラグを検査する（１０２）。この検査で割
り込みが不許可の状態になっている場合には次の原因と
判断して割り込みを許可し、対象となったタスクの動作
を停止する（＋０３）。この場合、原因（１）としてタ
スクの優先順位に従って実行を制御するプログラムを定
周期に起動するための割り込みが入らないように設定さ
れ、長時間解除されないため割り込み不許可となったと
判断する。上記割り込み状態の許可により応答待ちタイ
マクリア信号Ｓ３を出力する（１０４）。

一方、前記割り込み状態フラグの検査（１，０２）で割
り込み状態フラグが許可状態となっている場合は、次に
タスクの優先順位を検査する（１０５）。この検査でウ
ォッチタイマをクリアするタスクより優先順位が高い場
合は次の原因であると判断して次のステップに進む（＋
０６）。この場合、原因（２）としてウォッチドッグタ
イマを一定周期にクリアするタスクよりも優先順位の高
いタスクを間違って生成してしまい、一定周期のクリア
ができなくなったと判断する。そこで、そのタスクの優
先順位を下げて（１０６）、これにより、応答待ちタイ
マクリア信号Ｓ３を出力する（１０４）。この場合、第
２図（Ａ）の如く応答待ちタイマクリア信号Ｓ３を応答
待ちタイマ４で設定された時間ｆの経過する前（こ出力
する。

このため、応答待ちタイマ４は応答待ちタイマクリア信
号Ｓ３によりクリアされ、応答待ちタイマタイムアウト
信号を計算機の処理装置１に対して出力しない。従って
、処理装置ｌは強制的なリセットがされずもとの処理に
復帰する。

これに対して、上記ステップ１０４でウオッチドックタ
イマをクリアするタスクより優先順位が低い場合は上記
した（１）および（２）の原因でないと判断して応答待
ちタイマクリア信号Ｓ３を出力することなく後に説明す
るように処理装置ｌをリセットして再起動するようにす
る。即ち、第２図（Ｂ）の如くウォッチドッグエラー検
出から応答待ちタイマ４で設定された時間ｆを経過して
も処理装置１から応答待ちタイマクリア信号Ｓ３が８力
されない場合には応答待ちタイマ４が応答待ちタイマタ
イムアウト信号Ｓ４を計算機の処理装置１に強制的なリ
セットをかけ、再起動を行う。この動作は従来例で説明
したウォッチドッグタイマ３のときと同様である。

このようにウォッチドッグエラーが発生した状況でも、
処理装置１でウォッチドッグエラー検出直前のプログラ
ムの状態がログされているので、その原因を特定するこ
とは容易となる。

例えば、プログラムミスによりプログラムの進行が永久
に抜は出すことのできないループに入ってしまった場合
やウォッチドッグタイマを一定周期にクリアするタスク
よりも高い優先度を持つタスクが生成され、処理装置が
その処理に手間取る場合等がある。このような状況でウ
ォッチドッグエラーが発生した場合に原因解明に有効と
なる。

［発明の効果］ 以」二説明したように本発明によれば、ウォッチドッグ
エラー検出直前のプログラムの状態がログされる。従っ
て、プログラムミス等が原因でウォッチドッグエラーが
発生したときの原因の追求が容易となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すプログラム暴走監視装
置のブロック構成図、第２図（Ａ）　（Ｂ）は同装置の
動作を説明する説明図、第３図は同装置の処理部の割り
込み処理手順を示すフローチャート、第４図は従来例を
示すプログラム暴走監視装置のブロック構成図である。 １・・・処理装置、２・・・プログラム暴走監視部、３
・・・ウォッチドッグタイマ、４・・・応答待ちタイマ
。 代理人　弁理士　　則　近　　憲　佑 第１図 （Ａ） セ （Ｂ）　　　　　； 第２図 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 処理装置のプログラムの暴走をウォッチドッグタイマに
   より監視するプログラム暴走監視装置において、 前記処理装置には、前記ウォッチドッグタイマのタイム
   アウト信号を入力して割り込み処理を開始する手段と、
   この割り込み処理により割り込み処理直前のプログラム
   の状態をログするログ手段と、前記割り込み処理が終了
   したときにタイマクリア信号を出力する手段とを設ける
   一方、 前記ウォッチドッグタイマのタイムアウト信号を入力し
   てスタートし、かつ、設定時間内に前記タイマクリア信
   号の入力がないとき前記処理装置をリセットする信号を
   出力する応答待ちタイマを設けたことを特徴とするプロ
   グラム暴走監視装置。