JPH0439700B2 - - Google Patents
Info
- Publication number
- JPH0439700B2 JPH0439700B2 JP59172696A JP17269684A JPH0439700B2 JP H0439700 B2 JPH0439700 B2 JP H0439700B2 JP 59172696 A JP59172696 A JP 59172696A JP 17269684 A JP17269684 A JP 17269684A JP H0439700 B2 JPH0439700 B2 JP H0439700B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- buffer area
- information
- data buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は情報処理装置あるいは通信制御処理装
置等におけるデータ転送制御方式に係り、特に通
信回線又はデータ通信網等のデータ転送路を経由
して転送される端末装置や他の情報処理装置から
の受信データを、記憶部上のデータバツフア領域
に効率よく転送し、制御プログラムに通知するた
めの受信データ転送制御方式に関する。
置等におけるデータ転送制御方式に係り、特に通
信回線又はデータ通信網等のデータ転送路を経由
して転送される端末装置や他の情報処理装置から
の受信データを、記憶部上のデータバツフア領域
に効率よく転送し、制御プログラムに通知するた
めの受信データ転送制御方式に関する。
(ロ) 従来の技術
複数の通信回線を制御する通信制御処理装置で
は、従来は、各回線ごとに最大受信データ長以上
の大きさのデータバツフア領域を割り当ててお
き、いつ回線からの受信データが到着しても、直
ちに受信データをデータバツフア領域に格納でき
るように準備しておく方法をとる場合があつた。
この方式の場合、以下の２点についてデータバツ
フア領域の使用方法に無駄があつた。第１点は、
すべての回線から同時に受信データが到着するこ
とはほとんどありえないにもかかわらず、常にそ
のためのデータバツフア領域を準備していること
である。第２点は、通常の受信データ長は、最大
長に比べてかなり短いにもかかわらず、常に最大
受信データ長以上のデータバツフア領域を準備し
ていることである。
は、従来は、各回線ごとに最大受信データ長以上
の大きさのデータバツフア領域を割り当ててお
き、いつ回線からの受信データが到着しても、直
ちに受信データをデータバツフア領域に格納でき
るように準備しておく方法をとる場合があつた。
この方式の場合、以下の２点についてデータバツ
フア領域の使用方法に無駄があつた。第１点は、
すべての回線から同時に受信データが到着するこ
とはほとんどありえないにもかかわらず、常にそ
のためのデータバツフア領域を準備していること
である。第２点は、通常の受信データ長は、最大
長に比べてかなり短いにもかかわらず、常に最大
受信データ長以上のデータバツフア領域を準備し
ていることである。
これらの無駄を改善するため、複数のバツフア
情報を保持するバツフア制御部を設け、データバ
ツフア領域は最大受信データ長の数分の一程度の
大きさに細分化してバツフア制御部に登録してお
き、回線からの受信データが到着して、それを格
納するためのデータバツフア領域が必要になつた
時点で、転送制御部はバツフア制御部から登録さ
れているバツフア情報を受け取り、そのバツフア
情報で指定されるデータバツフア領域に受信デー
タを格納する方法が考案された。ここで、バツフ
ア情報とは、例えば、データバツフア領域の先頭
アドレスとデータバツフア領域長から成る。
情報を保持するバツフア制御部を設け、データバ
ツフア領域は最大受信データ長の数分の一程度の
大きさに細分化してバツフア制御部に登録してお
き、回線からの受信データが到着して、それを格
納するためのデータバツフア領域が必要になつた
時点で、転送制御部はバツフア制御部から登録さ
れているバツフア情報を受け取り、そのバツフア
情報で指定されるデータバツフア領域に受信デー
タを格納する方法が考案された。ここで、バツフ
ア情報とは、例えば、データバツフア領域の先頭
アドレスとデータバツフア領域長から成る。
(ハ) 発明が解決しようとする問題点
本方式の場合、受信データが到着した回線だけ
がデータバツフア領域を使用し、かつ短い受信デ
ータに対しては少数のデータバツフア領域しか使
用しないため、データバツフア領域の使用効率は
格段に向上する。
がデータバツフア領域を使用し、かつ短い受信デ
ータに対しては少数のデータバツフア領域しか使
用しないため、データバツフア領域の使用効率は
格段に向上する。
ところが、転送制御部が制御プログラムに対し
て受信データ格納先のデータバツフア領域を通知
するために行う割込み回数については、従来は受
信データ１個に対して１回で済んだのが、本方式
ではデータバツフア領域を細分化しているため、
一般に複数回必要となる。このため、制御プログ
ラムの負荷が増大し、これにより処理能力が低下
するという問題が生じた。
て受信データ格納先のデータバツフア領域を通知
するために行う割込み回数については、従来は受
信データ１個に対して１回で済んだのが、本方式
ではデータバツフア領域を細分化しているため、
一般に複数回必要となる。このため、制御プログ
ラムの負荷が増大し、これにより処理能力が低下
するという問題が生じた。
本発明の目的は、上記従来技術の欠点を改善
し、データバツフア領域の使用効率が高く、制御
プログラムに対する割込み回数を削減した受信デ
ータ転送制御方式を提供することにある。
し、データバツフア領域の使用効率が高く、制御
プログラムに対する割込み回数を削減した受信デ
ータ転送制御方式を提供することにある。
(ニ) 問題点を解決するための手段
記憶部と、該記憶部に格納された制御プログラ
ムを実行するプロセツサ部と、複数個のバツフア
情報を保持するバツフア制御部と、配下に接続さ
れた入出力装置からのデータ受信部には、前記バ
ツフア制御部からバツフア情報を受け取り、該バ
ツフア情報で指定される前記記憶部上のデータバ
ツフア領域に受信データを格納し、前記プロセツ
サ部に割込みを要求して制御プログラムに通知す
る転送制御部から成るデータ転送システムにおい
て、前記入出力装置からのデータ受信時に、前記
転送制御部は、受信データをその長さに応じて１
個又は複数個のデータバツフア領域に格納し、該
１個又は複数個のデータバツフア領域を示すバツ
フア情報の連鎖を前記記憶部上に格納し、該バツ
フア情報の連鎖の格納位置を前記制御プログラム
に通知することを特徴とする。
ムを実行するプロセツサ部と、複数個のバツフア
情報を保持するバツフア制御部と、配下に接続さ
れた入出力装置からのデータ受信部には、前記バ
ツフア制御部からバツフア情報を受け取り、該バ
ツフア情報で指定される前記記憶部上のデータバ
ツフア領域に受信データを格納し、前記プロセツ
サ部に割込みを要求して制御プログラムに通知す
る転送制御部から成るデータ転送システムにおい
て、前記入出力装置からのデータ受信時に、前記
転送制御部は、受信データをその長さに応じて１
個又は複数個のデータバツフア領域に格納し、該
１個又は複数個のデータバツフア領域を示すバツ
フア情報の連鎖を前記記憶部上に格納し、該バツ
フア情報の連鎖の格納位置を前記制御プログラム
に通知することを特徴とする。
(ホ) 作用
本発明によれば、１回の通知のみでバツフア情
報の連鎖の格納位置を制御プログラムが識別する
ことができ、制御プログラムは全受信データ領域
を連続して処理することが可能となる。
報の連鎖の格納位置を制御プログラムが識別する
ことができ、制御プログラムは全受信データ領域
を連続して処理することが可能となる。
(ヘ) 実施例
本発明の１実施例の通信制御処理装置のブロツ
ク構成を第１図に示す。ここで、記憶部１には制
御プログラム、制御情報及び送受信データ等が格
納される。プロセツサ部４は、記憶部１に格納さ
れている制御プログラムの命令を読み出して実行
し、通信制御処理装置全体を制御する。また、割
込み要求信号線８，９により通知される割込み要
求に対応して、割込み動作を行う。上位インタフ
エース部３は、制御プログラムの制御の下に、上
位装置と本通信制御処理装置の間のデータ転送を
行う。転送制御部５は、制御プログラムの制御の
下に、接続されている複数の回線１０〜１１と本
通信制御処理装置の間のデータ転送を行う。バツ
フア制御部２は、記憶部１上に割り当てられた複
数のデータバツフア領域のうち、現在使用されて
いない空データバツフア領域に関するバツフア情
報を保持し、他モジユールからのデータバツフア
領域割当て要求に応答して、空データバツフア領
域の割当てを行う。ここで、他モジユールとは、
上位インタフエース制御部３、プロセツサ部４及
び転送制御部５を指す。また、一度割り当てられ
た後、不要となつたデータバツフア領域は、制御
プログラムがバツフア制御部２に返却するものと
する。また、共通バス７は、本通信制御処理装置
内のモジユール間でデータ転送を行うためのバス
である。
ク構成を第１図に示す。ここで、記憶部１には制
御プログラム、制御情報及び送受信データ等が格
納される。プロセツサ部４は、記憶部１に格納さ
れている制御プログラムの命令を読み出して実行
し、通信制御処理装置全体を制御する。また、割
込み要求信号線８，９により通知される割込み要
求に対応して、割込み動作を行う。上位インタフ
エース部３は、制御プログラムの制御の下に、上
位装置と本通信制御処理装置の間のデータ転送を
行う。転送制御部５は、制御プログラムの制御の
下に、接続されている複数の回線１０〜１１と本
通信制御処理装置の間のデータ転送を行う。バツ
フア制御部２は、記憶部１上に割り当てられた複
数のデータバツフア領域のうち、現在使用されて
いない空データバツフア領域に関するバツフア情
報を保持し、他モジユールからのデータバツフア
領域割当て要求に応答して、空データバツフア領
域の割当てを行う。ここで、他モジユールとは、
上位インタフエース制御部３、プロセツサ部４及
び転送制御部５を指す。また、一度割り当てられ
た後、不要となつたデータバツフア領域は、制御
プログラムがバツフア制御部２に返却するものと
する。また、共通バス７は、本通信制御処理装置
内のモジユール間でデータ転送を行うためのバス
である。
バツフア制御部２の構成を第２図に示す。バツ
フア制御メモリ１２は、複数の空データバツフア
領域に関するバツフア情報を保持する先入れ先出
し方式のキユーであり、そのキユー制御のための
アドレスポインタとして、ライトポインタ１３と
リードポインタ１４がある。第２図では、バツフ
ア情報０〜ｎのｎ＋１個の空データバツフア領域
に関するバツフア情報を保持している状態を表わ
す。いま、転送制御部５から共通バス７を経由し
て、データバツフア領域割当て要求が発生した場
合には、バツフア情報０を共通バス７経由で返送
し、リードポインタ１４の内容を＋１する。転送
制御部５は、返送されたバツフア情報０を受け取
り、当該情報で指定される記憶部１上のデータバ
ツフア領域０を使用してデータ転送を行う。バツ
フア情報の形式は、第２図に示すように、データ
バツフア領域の先頭アドレスBFAIとデータバツ
フア領域長BFLI及び左端の未使用ビツト（常に
“０”とする）を含む。ただし、Ｉ＝０，…ｎで
ある。
フア制御メモリ１２は、複数の空データバツフア
領域に関するバツフア情報を保持する先入れ先出
し方式のキユーであり、そのキユー制御のための
アドレスポインタとして、ライトポインタ１３と
リードポインタ１４がある。第２図では、バツフ
ア情報０〜ｎのｎ＋１個の空データバツフア領域
に関するバツフア情報を保持している状態を表わ
す。いま、転送制御部５から共通バス７を経由し
て、データバツフア領域割当て要求が発生した場
合には、バツフア情報０を共通バス７経由で返送
し、リードポインタ１４の内容を＋１する。転送
制御部５は、返送されたバツフア情報０を受け取
り、当該情報で指定される記憶部１上のデータバ
ツフア領域０を使用してデータ転送を行う。バツ
フア情報の形式は、第２図に示すように、データ
バツフア領域の先頭アドレスBFAIとデータバツ
フア領域長BFLI及び左端の未使用ビツト（常に
“０”とする）を含む。ただし、Ｉ＝０，…ｎで
ある。
いま、転送制御部５が回線から第３図に示すよ
うな受信データを受信した場合の動作は、以下の
ようになり、記憶部１には第４図に示すようにデ
ータが格納される。
うな受信データを受信した場合の動作は、以下の
ようになり、記憶部１には第４図に示すようにデ
ータが格納される。
受信データを格納した複数のデータバツフア
領域を示すバツフア情報の連鎖を格納するため
に、データバツフア領域０の割当てを受ける。
領域を示すバツフア情報の連鎖を格納するため
に、データバツフア領域０の割当てを受ける。
受信データを格納するために、データバツフ
ア領域１の割当てを受けて、そこに受信データ
の先頭のRDATA1の部分を格納してゆく。
ア領域１の割当てを受けて、そこに受信データ
の先頭のRDATA1の部分を格納してゆく。
データバツフア領域１がフルになるまで受信
データを格納したら、データバツフア領域０の
先頭に、データバツフア領域１を示すバツフア
情報を格納する。ここで、最左端のビツトはバ
ツフア情報の連鎖ビツトとして使用し、連鎖の
途中では“０”，連鎖の最後では“１”とする。
データを格納したら、データバツフア領域０の
先頭に、データバツフア領域１を示すバツフア
情報を格納する。ここで、最左端のビツトはバ
ツフア情報の連鎖ビツトとして使用し、連鎖の
途中では“０”，連鎖の最後では“１”とする。
データバツフア領域２の割当てを受けて、当
該データバツフア領域への受信データの格納、
当該データバツフア領域を示すバツフア情報の
格納を，と同様に行う。
該データバツフア領域への受信データの格納、
当該データバツフア領域を示すバツフア情報の
格納を，と同様に行う。
データバツフア領域３に対してと同様に行
う。
う。
データバツフア領域４の割当てを受けて、そ
こに受信データのRDATA4の部分を格納して
ゆく。
こに受信データのRDATA4の部分を格納して
ゆく。
受信データの終了を検出すると、データバツ
フア領域４を示すバツフア情報をデータバツフ
ア領域０のバツフア情報の連鎖の最後に格納す
る。この場合、最左端のバツフア情報の連鎖ビ
ツトは“１”とし、データバツフア領域長とし
ては、実際のデータバツフア領域長BFL4の代
りに、格納した受信データRDATA4の長さ
DTAL4の値を格納する。
フア領域４を示すバツフア情報をデータバツフ
ア領域０のバツフア情報の連鎖の最後に格納す
る。この場合、最左端のバツフア情報の連鎖ビ
ツトは“１”とし、データバツフア領域長とし
ては、実際のデータバツフア領域長BFL4の代
りに、格納した受信データRDATA4の長さ
DTAL4の値を格納する。
データバツフア領域０のバツフア情報を含む
割込み要因情報を転送制御部５内の割込み要因
レジスタ（図示せず）に保持して、信号線９に
よりプロセツサ部４に割込みを要求する。
割込み要因情報を転送制御部５内の割込み要因
レジスタ（図示せず）に保持して、信号線９に
よりプロセツサ部４に割込みを要求する。
これにより、制御プログラムの割込み処理ルー
チンが起動され、転送制御部５内の割込み要因レ
ジスタ（図示せず）の内容を共通バス７経由で読
み出して、回線からのデータを受信したこと、当
該受信データはデータバツフア領域０のバツフア
情報の連鎖で指定されるデータバツフア領域に格
納されたことを知る。
チンが起動され、転送制御部５内の割込み要因レ
ジスタ（図示せず）の内容を共通バス７経由で読
み出して、回線からのデータを受信したこと、当
該受信データはデータバツフア領域０のバツフア
情報の連鎖で指定されるデータバツフア領域に格
納されたことを知る。
以上説明した実施例では、転送制御部５は割込
み要因情報を割込み要因レジスタに保持してプロ
セツサ部４に割込みを要求するように説明した
が、複数の回線を制御している関係から、複数の
割込み要因が連続して発生する場合もありうるた
め、転送制御部５又はプロセツサ部４の内部に、
複数の割込み要因情報を先着順に保持可能なキユ
ーを設けることが好ましい。
み要因情報を割込み要因レジスタに保持してプロ
セツサ部４に割込みを要求するように説明した
が、複数の回線を制御している関係から、複数の
割込み要因が連続して発生する場合もありうるた
め、転送制御部５又はプロセツサ部４の内部に、
複数の割込み要因情報を先着順に保持可能なキユ
ーを設けることが好ましい。
また、バツフア制御部２のバツフア制御メモリ
１２については、記憶部１上の特定領域を使用す
る方式とすることも可能であり、この場合には、
バツフア制御部２の金物量を少なくすることがで
きる。
１２については、記憶部１上の特定領域を使用す
る方式とすることも可能であり、この場合には、
バツフア制御部２の金物量を少なくすることがで
きる。
(ト) 発明の効果
本発明によれば、受信データを格納するための
データバツフア領域を細分化することによりデー
タバツフア領域を効率よく使用し、かつ、制御プ
ログラムに対する割込み回数が少なくてすむた
め、情報処理装置又は通信制御処理装置等の処理
能力の向上に効果がある。
データバツフア領域を細分化することによりデー
タバツフア領域を効率よく使用し、かつ、制御プ
ログラムに対する割込み回数が少なくてすむた
め、情報処理装置又は通信制御処理装置等の処理
能力の向上に効果がある。
第１図は本発明の１実施例の通信制御処理装置
のブロツク構成を示す図、第２図はバツフア制御
部の構成を示す図、第３図は受信データとそれが
格納されるデータバツフア領域の対応を示す図、
第４図は記憶部上のデータバツフア領域に格納さ
れたバツフア情報の連鎖と受信データを示す図で
ある。 図中、１は記憶部、２はバツフア制御部、４は
プロセツサ部、５は転送制御部、１２はバツフア
制御メモリである。
のブロツク構成を示す図、第２図はバツフア制御
部の構成を示す図、第３図は受信データとそれが
格納されるデータバツフア領域の対応を示す図、
第４図は記憶部上のデータバツフア領域に格納さ
れたバツフア情報の連鎖と受信データを示す図で
ある。 図中、１は記憶部、２はバツフア制御部、４は
プロセツサ部、５は転送制御部、１２はバツフア
制御メモリである。
Claims (1)
- 【特許請求の範囲】 １ 記憶部と、該記憶部に格納された制御プログ
ラムを実行するプロセツサ部と、複数個のバツフ
ア情報を保持するバツフア制御部と、配下に接続
された入出力装置からのデータ受信時には、前記
バツフア制御部からバツフア情報を受け取り、該
バツフア情報で指定される前記記憶部上のデータ
バツフア領域に受信データを格納し、前記プロセ
ツサ部に割込みを要求して制御プログラムに通知
する転送制御部から成るデータ転送システムにお
いて、前記入出力装置からのデータ受信時に、前
記転送制御部は、受信データをその長さに応じて
１個又は複数個のデータバツフア領域に格納し、
該１個又は複数個のデータバツフア領域を示すバ
ツフア情報の連鎖を前記記憶部上に格納し、該バ
ツフア情報の連鎖の格納位置を前記制御プログラ
ムに通知することを特徴とする受信データ転送制
御方式。 ２ 前記バツフア情報は、少なくとも、対応する
前記データバツフア領域の先頭アドレス情報と当
該データバツフア領域の長さを示す情報を含むこ
とを特徴とする特許請求の範囲第１項記載の受信
データ転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59172696A JPS6151256A (ja) | 1984-08-20 | 1984-08-20 | 受信デ−タ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59172696A JPS6151256A (ja) | 1984-08-20 | 1984-08-20 | 受信デ−タ転送制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6151256A JPS6151256A (ja) | 1986-03-13 |
| JPH0439700B2 true JPH0439700B2 (ja) | 1992-06-30 |
Family
ID=15946655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59172696A Granted JPS6151256A (ja) | 1984-08-20 | 1984-08-20 | 受信デ−タ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6151256A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4878197A (en) * | 1987-08-17 | 1989-10-31 | Control Data Corporation | Data communication apparatus |
| JPH01276257A (ja) * | 1988-04-27 | 1989-11-06 | Yamatake Honeywell Co Ltd | 通信制御装置 |
-
1984
- 1984-08-20 JP JP59172696A patent/JPS6151256A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6151256A (ja) | 1986-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5325492A (en) | System for asynchronously delivering self-describing control elements with a pipe interface having distributed, shared memory | |
| US5251303A (en) | System for DMA block data transfer based on linked control blocks | |
| EP0208430B1 (en) | A method and apparatus for performing variable length data read transactions | |
| KR100766732B1 (ko) | 고속의 낮은 오버헤드의 콘텍스트 전환을 실행하는 디바이스 및 방법 | |
| GB2101374A (en) | Interface circuit | |
| US5155830A (en) | Data processing system capable of performing a direct memory access transfer of data stored in a physical area in a memory | |
| US5161215A (en) | Method for controlling data transfer buffer | |
| US5923852A (en) | Method and system for fast data transmissions in a processing system utilizing interrupts | |
| JPS5897944A (ja) | 複数マイクロプロセツサ間デ−タ転送方式 | |
| JPH0439700B2 (ja) | ||
| CN115801814A (zh) | 一种基于串口双fifo缓冲区结构的数据传输方法、系统及存储介质 | |
| US6633928B2 (en) | Fast process context switching buffer | |
| JPH02310649A (ja) | 受信フレーム転送方式および通信制御装置 | |
| JPS61250758A (ja) | 通信制御装置 | |
| JPS62192844A (ja) | Ｄｍａ制御回路 | |
| JPS6218074B2 (ja) | ||
| JP2789654B2 (ja) | バッファ制御方式 | |
| JPS5921051B2 (ja) | 通信制御装置 | |
| JPH02253457A (ja) | ホストコンピュータ | |
| JPS61290548A (ja) | 記憶装置の領域管理方式 | |
| JPH0644258B2 (ja) | Ｄｍａ転送先バッファ設定方式 | |
| JPH03212752A (ja) | データ通信システム | |
| JPS5958552A (ja) | スロ−ダウン制御方式 | |
| CN111858011A (zh) | 一种多数据流任务处理方法、装置、设备及存储介质 | |
| JPH0298764A (ja) | ファイルデータ転送制御方式 |