JPS5897944A - 複数マイクロプロセツサ間デ−タ転送方式 - Google Patents
複数マイクロプロセツサ間デ−タ転送方式Info
- Publication number
- JPS5897944A JPS5897944A JP56196495A JP19649581A JPS5897944A JP S5897944 A JPS5897944 A JP S5897944A JP 56196495 A JP56196495 A JP 56196495A JP 19649581 A JP19649581 A JP 19649581A JP S5897944 A JPS5897944 A JP S5897944A
- Authority
- JP
- Japan
- Prior art keywords
- data
- queue
- pointer
- common
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 17
- 230000015654 memory Effects 0.000 claims abstract description 42
- 238000012545 processing Methods 0.000 claims abstract description 15
- 230000003139 buffering effect Effects 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 7
- 229920002451 polyvinyl alcohol Polymers 0.000 abstract description 5
- 238000004891 communication Methods 0.000 abstract description 2
- 238000012360 testing method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、複数マイクロプロセッサで構成されるパケッ
ト交換機において、共通メモリ経由で、マイクロプロセ
ッサ間のデータ転送を行う際し、ハードウェアポインタ
キエーを利用して行う複数プロセッサ間データ転送方式
に関する。
ト交換機において、共通メモリ経由で、マイクロプロセ
ッサ間のデータ転送を行う際し、ハードウェアポインタ
キエーを利用して行う複数プロセッサ間データ転送方式
に関する。
従来、共通メモリ経由でデータ転送を行うローカルメモ
リを有する複数マイクロプロセッサによシ構成されるパ
ケット交換機では、共通メモリ上への転送元マイクロプ
ロセッサによる宛先方路側のソフトウェアキューへのキ
ューインク、そして、方略光のマイクロプロセッサが、
共通メモリ上をスキャンし、自分宛のデータがあればキ
ューをはずしてデータを取るという手順でマイクロプロ
セッサ間のデータ転送を行りていた。すなわち、共通メ
モリ上には方略側に転送するデータがキューイングされ
、さらに空きのキューがキューイングされている。それ
ぞれのキ瓢−は同一のデータ長をもち、通常数十バイト
から数百バイトといった単位で構成される。従って、方
路別キ為−１空きキ為−のキューの系統別に先頭キュー
のメモリ上のアドレスを示すヘッドポインタと、最終キ
ューのアドレスを示すテールポインタを共通メモリ上の
あらかじめ決められたエリアに設定する必要がある。最
終キ為−を除くすべてのキ、−には、次キエーのアドレ
スがキューの先頭にはいりている。
リを有する複数マイクロプロセッサによシ構成されるパ
ケット交換機では、共通メモリ上への転送元マイクロプ
ロセッサによる宛先方路側のソフトウェアキューへのキ
ューインク、そして、方略光のマイクロプロセッサが、
共通メモリ上をスキャンし、自分宛のデータがあればキ
ューをはずしてデータを取るという手順でマイクロプロ
セッサ間のデータ転送を行りていた。すなわち、共通メ
モリ上には方略側に転送するデータがキューイングされ
、さらに空きのキューがキューイングされている。それ
ぞれのキ瓢−は同一のデータ長をもち、通常数十バイト
から数百バイトといった単位で構成される。従って、方
路別キ為−１空きキ為−のキューの系統別に先頭キュー
のメモリ上のアドレスを示すヘッドポインタと、最終キ
ューのアドレスを示すテールポインタを共通メモリ上の
あらかじめ決められたエリアに設定する必要がある。最
終キ為−を除くすべてのキ、−には、次キエーのアドレ
スがキューの先頭にはいりている。
マイクロプロセッサがあるマイクロプロセッサに対して
データを転送する場合、前記の空きのキューのヘッドポ
インタを最初のキューのアドレスから２番目のキューの
アドレスに書き変え、最初のキューに転送すべきデータ
を書き込む。次に、転送先のマイクロプロセッサに対応
する方略側のキューのテールポインタを読みとり最終キ
ューのアドレスを知る。最終キューの先頭部分と、前記
方路別キ具−のテールポインタを、さきほどデータを書
き込んだキューのアドレスに書き変える。この時、非同
期に動作するマイクロプロセッサ間のすれ違いを防止す
る為にテストアンドセットという機能が必要。ドなる。
データを転送する場合、前記の空きのキューのヘッドポ
インタを最初のキューのアドレスから２番目のキューの
アドレスに書き変え、最初のキューに転送すべきデータ
を書き込む。次に、転送先のマイクロプロセッサに対応
する方略側のキューのテールポインタを読みとり最終キ
ューのアドレスを知る。最終キューの先頭部分と、前記
方路別キ具−のテールポインタを、さきほどデータを書
き込んだキューのアドレスに書き変える。この時、非同
期に動作するマイクロプロセッサ間のすれ違いを防止す
る為にテストアンドセットという機能が必要。ドなる。
マイクロプロセッサ間のすれ違いとは、先の方略別キ具
−へのキューインクまでの動作で言えば、空キューに対
してデータを書き込む場合、空きキ二一のヘッドポイン
タを、あるマイクロプロセッサが読みとシヘッドポイン
タの内容を更新するまでの間に、他の空きキューに対し
て、データを書き込む要求の発生したマイクロプロセッ
サがヘッドポインタを読みとると、先にヘッドポインタ
を読みとったマイクロプロセッサが、そのヘッドポイン
タの示すアドレスのキ島−を使用するつもシでいるのに
、後にヘッドポインタを読みとったマイクロプロセッサ
もヘッドポインタの内容が更新されていないので、先の
アドレスと同一アドレスを読みとヤ同−キ為−を使用し
ようとする。この場合同一キューに対するデータの２重
書きが起こシ、先に書いたデータが消失する。方略側の
キューに対するテールポインタの読みとシ書き込み時に
も同様なすれ違い現象が発生する。すれ違いが発生する
とデータの消失や、ヘッドポインタやテールポインタの
内容と実際の最初のキュー１最終キエーのアドレスとの
不一致表どの現象が発生して、データの転送が不可能と
なる。この為、ポインタに対する読みとシの許可、禁止
を聚示する一連のポインタに対応したレジスタ群を備け
て、ポインタの読みとシ時に拡、対応するレジスタをテ
ストして、レジスタがセットしであるかどうかでポイン
タの読みとシの可、不可を知シ、可であればレジスタを
セットしてポインタの内容を読みとり、更新という一連
の処理を行い、その後リセットを行う。以上がテストア
ンドセットと呼ばれる機能である。以上述べたように、
共通メモリ上でのデータのキューイングには、非常に煩
維な手順が必要である。上記の処理はマイクロプロセッ
サによシ行うため、転送データ量の多い場合は、マイク
ロプロセッサはこれらの処理に追われて、実際のパケッ
トスイッチング処理能力が低下するという欠点がある。
−へのキューインクまでの動作で言えば、空キューに対
してデータを書き込む場合、空きキ二一のヘッドポイン
タを、あるマイクロプロセッサが読みとシヘッドポイン
タの内容を更新するまでの間に、他の空きキューに対し
て、データを書き込む要求の発生したマイクロプロセッ
サがヘッドポインタを読みとると、先にヘッドポインタ
を読みとったマイクロプロセッサが、そのヘッドポイン
タの示すアドレスのキ島−を使用するつもシでいるのに
、後にヘッドポインタを読みとったマイクロプロセッサ
もヘッドポインタの内容が更新されていないので、先の
アドレスと同一アドレスを読みとヤ同−キ為−を使用し
ようとする。この場合同一キューに対するデータの２重
書きが起こシ、先に書いたデータが消失する。方略側の
キューに対するテールポインタの読みとシ書き込み時に
も同様なすれ違い現象が発生する。すれ違いが発生する
とデータの消失や、ヘッドポインタやテールポインタの
内容と実際の最初のキュー１最終キエーのアドレスとの
不一致表どの現象が発生して、データの転送が不可能と
なる。この為、ポインタに対する読みとシの許可、禁止
を聚示する一連のポインタに対応したレジスタ群を備け
て、ポインタの読みとシ時に拡、対応するレジスタをテ
ストして、レジスタがセットしであるかどうかでポイン
タの読みとシの可、不可を知シ、可であればレジスタを
セットしてポインタの内容を読みとり、更新という一連
の処理を行い、その後リセットを行う。以上がテストア
ンドセットと呼ばれる機能である。以上述べたように、
共通メモリ上でのデータのキューイングには、非常に煩
維な手順が必要である。上記の処理はマイクロプロセッ
サによシ行うため、転送データ量の多い場合は、マイク
ロプロセッサはこれらの処理に追われて、実際のパケッ
トスイッチング処理能力が低下するという欠点がある。
本発明の目的は、共通メモリ上につくられるソフトウニ
アキ瓢−のアドレスを格納するハードウェアキューを備
えることにより、上記のようなキューのつなぎ変えにか
かわる処理を軽減し、マイクロプロセッサ本来の処理で
あるパケットスイッチングの能力を向上させた複数マイ
クロプロセッサ間データ転送方式を提供することにある
。
アキ瓢−のアドレスを格納するハードウェアキューを備
えることにより、上記のようなキューのつなぎ変えにか
かわる処理を軽減し、マイクロプロセッサ本来の処理で
あるパケットスイッチングの能力を向上させた複数マイ
クロプロセッサ間データ転送方式を提供することにある
。
本発明の複数マイクロプロセッサ間データ転送方式社、
複数のデータ回線を収容してパケットスイッチング処理
を行う複数のマイクロプロセッサと、前記マイクロプロ
セッサの動作を規定するプルグラム格納の為のエリアと
、パケットスイッチング処理の為のワークエリアを有す
るマイクロプロセッサ対応に設けられたローカルメモリ
と、前記マイクロプロセッサとローカルメモリ及び、イ
ンタフェース回路を通じて前記データ回線を個々に接続
しているローカルバスと、前記マイクロプロセッサ間を
いもづる式に相互に接続している共通バスと、前記共通
パスに接続され、どのマイクロプロセッサからもアクセ
ス可能で、マイクロプロセッサ間のデータ転送時、デー
タのバッファリングを行う共通メモリ及び、前記マイク
ロプロセッサに対応して方路側に設けられ、共通パスを
通して書き込み読み取シの行われ、共通メモリ内のソフ
トウェアキューのアドレスを格納する複数のハードウェ
アポインタキューと、共通メモリ内に作られるソフトウ
ェアキー−のうちの空き状態のキロ−のアドレスを格納
する、ハードウェアポインタキューとから構成されるパ
ケット交換機において、前記共通メモリを経由して、マ
イクロプロセッサ間のデータ転送を行う場合、共通メモ
リ上の空き状態キューのアドレスを格納するハードウェ
アポインタキューの内容をマイクロプロセッサが読みと
シ、空き状態のキ絡−のアドレスを知り、共通メモリ内
の前Ｐ空きキー−に転送データを書き込んだ後、方略側
のハードウェアポインタキューのうち宛先マイクロプロ
セッサに対応するキロ−に、前記の該キューのアドレス
を書き込む。さらに宛先マイクロプロセッサけ、自分宛
のハードウェアポインタキューの内容より前記キューの
アドレスを知シデータを引き取った徒、空きキューとし
て、空き状態の共通メモリ内キ具−のアドレスを格納す
るハードウェアポインタキａ−に、前記のデータを引き
取ったキューのアドレスを書き込むことによシ、共通メ
モリ経由でデータ転送を行うことを特徴とする。
複数のデータ回線を収容してパケットスイッチング処理
を行う複数のマイクロプロセッサと、前記マイクロプロ
セッサの動作を規定するプルグラム格納の為のエリアと
、パケットスイッチング処理の為のワークエリアを有す
るマイクロプロセッサ対応に設けられたローカルメモリ
と、前記マイクロプロセッサとローカルメモリ及び、イ
ンタフェース回路を通じて前記データ回線を個々に接続
しているローカルバスと、前記マイクロプロセッサ間を
いもづる式に相互に接続している共通バスと、前記共通
パスに接続され、どのマイクロプロセッサからもアクセ
ス可能で、マイクロプロセッサ間のデータ転送時、デー
タのバッファリングを行う共通メモリ及び、前記マイク
ロプロセッサに対応して方路側に設けられ、共通パスを
通して書き込み読み取シの行われ、共通メモリ内のソフ
トウェアキューのアドレスを格納する複数のハードウェ
アポインタキューと、共通メモリ内に作られるソフトウ
ェアキー−のうちの空き状態のキロ−のアドレスを格納
する、ハードウェアポインタキューとから構成されるパ
ケット交換機において、前記共通メモリを経由して、マ
イクロプロセッサ間のデータ転送を行う場合、共通メモ
リ上の空き状態キューのアドレスを格納するハードウェ
アポインタキューの内容をマイクロプロセッサが読みと
シ、空き状態のキ絡−のアドレスを知り、共通メモリ内
の前Ｐ空きキー−に転送データを書き込んだ後、方略側
のハードウェアポインタキューのうち宛先マイクロプロ
セッサに対応するキロ−に、前記の該キューのアドレス
を書き込む。さらに宛先マイクロプロセッサけ、自分宛
のハードウェアポインタキューの内容より前記キューの
アドレスを知シデータを引き取った徒、空きキューとし
て、空き状態の共通メモリ内キ具−のアドレスを格納す
るハードウェアポインタキａ−に、前記のデータを引き
取ったキューのアドレスを書き込むことによシ、共通メ
モリ経由でデータ転送を行うことを特徴とする。
次に本発明について図面を参照して詳細に駅明する。
第１図は、本発明の一寮施例を示すブロック図である。
この実施例におけるパケット交換機は、マイクロプロセ
ッサＣＰＵと、そのプ四グラム及びプログラム実行の為
のワークエリアを有する四−カルメモリＬＭと、複数の
データ回線を収容して、マイクロプロセッサに直接接続
される四−カルバスＬＢとデータ回線とのインタフェー
スをとル回線コントロールエニツ） Ｌ ＣＵ ト、共
通ノ＜ｘＣＢとローカルバスＬＢとのインタフェースヲ
トるバスインタフェースユニットＢＩＵで構成サレ、パ
ケットスイッチング処理を行う複数のコＪａ二ケージ璽
ンコントロールプロセッサ七シエールＣＣＰが設けられ
る。さらに各コ建−二ケーシ嘗ンコントロールプロセッ
サモジエールＣＣＰφ０〜ＣＣＰ参ｎは、共通パスＣＢ
によシ相互に接続され、共通パスＣＢ上に社プロセッサ
間データ転送時のデータのバッファリングを行う共通メ
峰りＣＭと共通メモリ内部のソフトウェアデータキュー
のアドレスを格納し、共通パスと接続されるノ１−ドウ
ェアポインタキエーＨＱとで構成される。
ッサＣＰＵと、そのプ四グラム及びプログラム実行の為
のワークエリアを有する四−カルメモリＬＭと、複数の
データ回線を収容して、マイクロプロセッサに直接接続
される四−カルバスＬＢとデータ回線とのインタフェー
スをとル回線コントロールエニツ） Ｌ ＣＵ ト、共
通ノ＜ｘＣＢとローカルバスＬＢとのインタフェースヲ
トるバスインタフェースユニットＢＩＵで構成サレ、パ
ケットスイッチング処理を行う複数のコＪａ二ケージ璽
ンコントロールプロセッサ七シエールＣＣＰが設けられ
る。さらに各コ建−二ケーシ嘗ンコントロールプロセッ
サモジエールＣＣＰφ０〜ＣＣＰ参ｎは、共通パスＣＢ
によシ相互に接続され、共通パスＣＢ上に社プロセッサ
間データ転送時のデータのバッファリングを行う共通メ
峰りＣＭと共通メモリ内部のソフトウェアデータキュー
のアドレスを格納し、共通パスと接続されるノ１−ドウ
ェアポインタキエーＨＱとで構成される。
上記のハードウエアポインタキ、−ＨＱ及び、共通メモ
リＣＭ内部のソフトウェアデータキューの状態を詳細に
表したのが第２図である。第１図のコミエニケーシ曹ン
コントロールプロセッサモジ、−ルＣＣＰが１からＮｉ
でＮ個あるとする。
リＣＭ内部のソフトウェアデータキューの状態を詳細に
表したのが第２図である。第１図のコミエニケーシ曹ン
コントロールプロセッサモジ、−ルＣＣＰが１からＮｉ
でＮ個あるとする。
ハードウェアポインタキ＆ １．２１〜２Ｎは、複数の
ファーストインファーストアウトから構成され、共通パ
スを通して各マイクロプロセッサから読みとシ書き込み
が可能でｉｂ、共通メモリ３゜４１〜４Ｎ内部のソフト
ウエアデータキ＾−のポインタアドレスを格納する。空
き状態のソフトウニアキ＆−１及び宛先のマイクロプロ
セッサに対応する方略側のソフトウエアデータキ、−２
１〜２Ｎに対応して、全部でＮ＋１個ある。共通メモリ
３゜４１〜４Ｎ内部には、ハードウェアポインタキュー
の示すアドレスに空きキュー及びデータキューがキ瓢−
イングされている。力お５、矢印はキュー及びポインタ
に対応するマイクロプロセッサを示している。
ファーストインファーストアウトから構成され、共通パ
スを通して各マイクロプロセッサから読みとシ書き込み
が可能でｉｂ、共通メモリ３゜４１〜４Ｎ内部のソフト
ウエアデータキ＾−のポインタアドレスを格納する。空
き状態のソフトウニアキ＆−１及び宛先のマイクロプロ
セッサに対応する方略側のソフトウエアデータキ、−２
１〜２Ｎに対応して、全部でＮ＋１個ある。共通メモリ
３゜４１〜４Ｎ内部には、ハードウェアポインタキュー
の示すアドレスに空きキュー及びデータキューがキ瓢−
イングされている。力お５、矢印はキュー及びポインタ
に対応するマイクロプロセッサを示している。
次に実際の動作例を説明する。マイクロプロセッサ１が
持っているデータをマイクロプロセッサ間に対して転送
する為には、まず、マイクロプロセッサ１は、空き状態
のキューのアドレスを格納しているハードウェアポイン
タキュ−１の最初のポインタを引きとる。次に引きとり
たポインタの示す共通メモリ上のキューに送シたいデー
タを書き込む。書き込み終了後先のポインタをマイクロ
プロセッサＭに対応する方路のハードウェアポインタキ
、−ＪＭの最後尾に書き込む。これでデータのキ凰−イ
ンクが終了した。共通メモリ上のキ、−は空きキ＆−３
の最初から敷抄出され、マイクルプルセッサＭ宛の方略
キュー４Ｍにつながれたことになる。！イクロプｐセッ
サＭは、２Ｍの状態を時々読みとＤＫ行き、自分宛にデ
ータキューが有るか無いか知ることができる。自分宛に
データキューがあれば、！イクｐプロセッサＭ宛の方路
のハードウェアポインタキ、−２Ｍから読み出したポイ
ンタの示す共通メモリ上のキューのデータをひきとる。
持っているデータをマイクロプロセッサ間に対して転送
する為には、まず、マイクロプロセッサ１は、空き状態
のキューのアドレスを格納しているハードウェアポイン
タキュ−１の最初のポインタを引きとる。次に引きとり
たポインタの示す共通メモリ上のキューに送シたいデー
タを書き込む。書き込み終了後先のポインタをマイクロ
プロセッサＭに対応する方路のハードウェアポインタキ
、−ＪＭの最後尾に書き込む。これでデータのキ凰−イ
ンクが終了した。共通メモリ上のキ、−は空きキ＆−３
の最初から敷抄出され、マイクルプルセッサＭ宛の方略
キュー４Ｍにつながれたことになる。！イクロプｐセッ
サＭは、２Ｍの状態を時々読みとＤＫ行き、自分宛にデ
ータキューが有るか無いか知ることができる。自分宛に
データキューがあれば、！イクｐプロセッサＭ宛の方路
のハードウェアポインタキ、−２Ｍから読み出したポイ
ンタの示す共通メモリ上のキューのデータをひきとる。
ひきとシ終了後、先のポインタを空き状態のキ＾−のア
ドレスを格納するハードウェアポインタキューの最後尾
に書き込む。以上で、共通パス経由で、マイクＩＬセッ
サ１からマイクロプロセッサＭへのデータ転送が終了す
る。
ドレスを格納するハードウェアポインタキューの最後尾
に書き込む。以上で、共通パス経由で、マイクＩＬセッ
サ１からマイクロプロセッサＭへのデータ転送が終了す
る。
他のマイクｐプ四竜ツサ間でも同様にして、データの転
送を行うことができる。従って従来の方式に比べ、共通
メモリ内部のデータキューのつなぎ変えに伴うマイクロ
プロセッサの処理は、ノ・−ドウエアポインタキューの
読みとシ、書き込みだけであシ大巾に軽減される。
送を行うことができる。従って従来の方式に比べ、共通
メモリ内部のデータキューのつなぎ変えに伴うマイクロ
プロセッサの処理は、ノ・−ドウエアポインタキューの
読みとシ、書き込みだけであシ大巾に軽減される。
以上のように、本発明においては、パケット交換機を構
成する複数マイクロプルセッサ間のデータ転送を共通メ
モリを経由して行うに際し、共通メモリ内のキューの書
き込み、読み出しに伴うポインタの更新に伴う処理を軽
減し、ポインタ更新時のテストアンドセットの処理を不
用とする。これによシデータの転送によるマイクロプロ
セッサの処理が低減し、パケットスイッチング処理の話
力がその分だけ向上するという効果を奏する。
成する複数マイクロプルセッサ間のデータ転送を共通メ
モリを経由して行うに際し、共通メモリ内のキューの書
き込み、読み出しに伴うポインタの更新に伴う処理を軽
減し、ポインタ更新時のテストアンドセットの処理を不
用とする。これによシデータの転送によるマイクロプロ
セッサの処理が低減し、パケットスイッチング処理の話
力がその分だけ向上するという効果を奏する。
第１図は本発明の一実施例を示すプルツク図、第２図は
実施例のハードウェアポインタキュー及び共通メモリの
構成の一例をマイクロプロセッサとの対応で示した図で
ある。
実施例のハードウェアポインタキュー及び共通メモリの
構成の一例をマイクロプロセッサとの対応で示した図で
ある。
Claims (1)
- 被数のデータ回線を収容して、パケットスイッチング処
理を行う複数のマイクロプロセッサと、前記マイクロプ
ロセッサの動作を規定するプ胃グフム格納の為のエリア
と、パケットスイッチング処理の為のワークエリアを有
するマイクロブｐセッナ対応に設けられた四−カルメモ
リと、前記マイクロプロセッサとｐ−カルメモリ及び、
インタフェＩ−ス回路を通じて前記データ回線を個々に
接続しているローカルパスと、前記マイクロブ胃セッナ
間をいもづる式に相互に接続する共通パスと、前記共通
パスに接続され、マイクルプロセッサ間のデータ転送時
、データのバッファリングを行う共通メモリ及び、前記
マイクロプロセッサに対応して方略側に設けられ、共通
パスを通して、書き込み、読みとりが行なわれる複数の
ノ・−ドウエアポインタキューと、共通メモリ上に作ら
れるソフトウニアキ具−のうちの空き状態のキューのポ
インタを収納するハードウェアポインタキエーとから構
成されるパケット交換様において、前記共通メモリを経
由してマイクルプロセッサ間のデータ転送を行う場合、
共通メモリ上の、空き状態のキューのアドレスを収容す
る前記ハードウェアポインタの内容を方路側ハードウニ
アキニーに移し、データを受叶とった該マイクロプロセ
ッサが方略側のハードウニアキ島−から空き状態を示す
ハードウニアキ瓢−に内容を移すととＫよシ、共通メモ
リ経由でデータ転送を行うことを特徴とする複数マイク
ロプルセッサ間データ転送方式、１
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56196495A JPS5897944A (ja) | 1981-12-07 | 1981-12-07 | 複数マイクロプロセツサ間デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56196495A JPS5897944A (ja) | 1981-12-07 | 1981-12-07 | 複数マイクロプロセツサ間デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5897944A true JPS5897944A (ja) | 1983-06-10 |
Family
ID=16358716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56196495A Pending JPS5897944A (ja) | 1981-12-07 | 1981-12-07 | 複数マイクロプロセツサ間デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897944A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60102039A (ja) * | 1983-09-16 | 1985-06-06 | ゼネラル・エレクトリツク・カンパニイ | デ−タの流れを制御して送る方法と装置 |
| JPS61196349A (ja) * | 1985-02-27 | 1986-08-30 | Nec Corp | 共通バス制御方法 |
| JPS6363237A (ja) * | 1986-09-04 | 1988-03-19 | Nippon Telegr & Teleph Corp <Ntt> | パケツト交換方式 |
| JPS6380645A (ja) * | 1986-09-25 | 1988-04-11 | Fuji Xerox Co Ltd | 蓄積型星状通信網 |
| JPS63211845A (ja) * | 1987-02-27 | 1988-09-02 | Nippon Telegr & Teleph Corp <Ntt> | ステ−タス報告方式 |
| JPS63211844A (ja) * | 1987-02-27 | 1988-09-02 | Nippon Telegr & Teleph Corp <Ntt> | コマンド通知方式 |
| JPS6423360A (en) * | 1987-07-17 | 1989-01-26 | Sumitomo Electric Industries | Message transfer device |
| JPH021669A (ja) * | 1987-07-15 | 1990-01-05 | Hitachi Ltd | スイッチングシステム及びその構成方法 |
| JPH03174645A (ja) * | 1989-09-29 | 1991-07-29 | Yokogawa Electric Corp | Ｃｐｕ間のメッセージ通信装置 |
| JPH0685842A (ja) * | 1991-11-29 | 1994-03-25 | American Teleph & Telegr Co <Att> | 通信装置 |
| JPH0851438A (ja) * | 1987-07-15 | 1996-02-20 | Hitachi Ltd | 多段通話路スイッチ |
| JPH0851435A (ja) * | 1987-07-15 | 1996-02-20 | Hitachi Ltd | スイッチングシステム |
| JPH0851436A (ja) * | 1987-07-15 | 1996-02-20 | Hitachi Ltd | スイッチングシステム |
| USRE36751E (en) * | 1987-07-15 | 2000-06-27 | Hitachi, Ltd. | ATM switching system connectable to I/O links having different transmission rates |
| WO2016051779A1 (ja) * | 2014-10-01 | 2016-04-07 | 株式会社電通 | コンテンツ表示のための制御装置 |
-
1981
- 1981-12-07 JP JP56196495A patent/JPS5897944A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60102039A (ja) * | 1983-09-16 | 1985-06-06 | ゼネラル・エレクトリツク・カンパニイ | デ−タの流れを制御して送る方法と装置 |
| JPS61196349A (ja) * | 1985-02-27 | 1986-08-30 | Nec Corp | 共通バス制御方法 |
| JPS6363237A (ja) * | 1986-09-04 | 1988-03-19 | Nippon Telegr & Teleph Corp <Ntt> | パケツト交換方式 |
| JPS6380645A (ja) * | 1986-09-25 | 1988-04-11 | Fuji Xerox Co Ltd | 蓄積型星状通信網 |
| JPS63211845A (ja) * | 1987-02-27 | 1988-09-02 | Nippon Telegr & Teleph Corp <Ntt> | ステ−タス報告方式 |
| JPS63211844A (ja) * | 1987-02-27 | 1988-09-02 | Nippon Telegr & Teleph Corp <Ntt> | コマンド通知方式 |
| JPH0851435A (ja) * | 1987-07-15 | 1996-02-20 | Hitachi Ltd | スイッチングシステム |
| JPH021669A (ja) * | 1987-07-15 | 1990-01-05 | Hitachi Ltd | スイッチングシステム及びその構成方法 |
| USRE36751E (en) * | 1987-07-15 | 2000-06-27 | Hitachi, Ltd. | ATM switching system connectable to I/O links having different transmission rates |
| JPH0851436A (ja) * | 1987-07-15 | 1996-02-20 | Hitachi Ltd | スイッチングシステム |
| JPH0851438A (ja) * | 1987-07-15 | 1996-02-20 | Hitachi Ltd | 多段通話路スイッチ |
| JPS6423360A (en) * | 1987-07-17 | 1989-01-26 | Sumitomo Electric Industries | Message transfer device |
| JPH03174645A (ja) * | 1989-09-29 | 1991-07-29 | Yokogawa Electric Corp | Ｃｐｕ間のメッセージ通信装置 |
| JPH0685842A (ja) * | 1991-11-29 | 1994-03-25 | American Teleph & Telegr Co <Att> | 通信装置 |
| WO2016051779A1 (ja) * | 2014-10-01 | 2016-04-07 | 株式会社電通 | コンテンツ表示のための制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1171931A (en) | Channel interface circuit | |
| JPS5897944A (ja) | 複数マイクロプロセツサ間デ−タ転送方式 | |
| EP0602769A2 (en) | A multiprocessor system | |
| GB2112553A (en) | Communication arrangement for a multiprocessor system | |
| US4982187A (en) | Low-end high-performance switch subsystem architecture | |
| JPH07262154A (ja) | プロセッサ間通信制御方式 | |
| US5343557A (en) | Workstation controller with full screen write mode and partial screen write mode | |
| JPH08212178A (ja) | 並列計算機 | |
| JP2000181891A (ja) | 共有メモリアクセス順序保証方式 | |
| JP3044653B2 (ja) | ゲートウェイ装置 | |
| JP3162459B2 (ja) | データ処理装置 | |
| JPH06284453A (ja) | Ａｔｍセルスイッチ | |
| JP2527066B2 (ja) | 受信待ち行列処理装置 | |
| JP2734581B2 (ja) | 入出力制御装置の制御方式 | |
| JPH052468A (ja) | バツフアメモリ管理方式 | |
| JPH0833869B2 (ja) | データ処理装置 | |
| KR890702154A (ko) | 컴퓨터 주변장치 제어기 | |
| JPH0546565A (ja) | データ処理装置 | |
| JPH07111505A (ja) | 非同期転送モード交換機 | |
| JPH0148596B2 (ja) | ||
| JPH02114294A (ja) | グラフィックディスプレイ装置 | |
| JPH04333950A (ja) | 情報処理システム | |
| JPH02257356A (ja) | マルチプロセッサシステムのデータ転送方法 | |
| JPH11282745A (ja) | キュー管理システム | |
| JPH0652101A (ja) | データバッファ用マルチポートメモリ |