JPH0439807B2 - - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、ビデオテープレコーダ（以下、
VTR）のモータの位相サーボ系などに使用され
る自走発振器の発振周期制御装置に関する。

＜従来の技術＞ 一般に、VTRでは、ドラムモータの回転むら
に起因するジツタを吸収するために、サーボ制御
系が設けられており、このサーボ制御系によつて
ドラムモータの回転速度と回転位相とをそれぞれ
制御するようにしている。このようなモータの位
相制御を行う場合には、位相比較の基準となる基
準位相パルスが必要となる。そのため、従来は、
第１図に示すように、基準位相パルスを発生する
自走発振器１が設けられている。この自走発振器
１は、一定の発振周波数（たとえば3.58MHz）を
もつ水晶発振器と、この水晶発振器からのクロツ
クパルスをカウントして所定周波数（たとえば30
Hz）の基準位相パルスを出力するカウンタ（いず
れも図示省略）とを備えている。

この自走発振器１を有するVTRを用いて記録
再生を行う際には、複合映像信号から同期分離し
た垂直同期信号に基準位相パルスを同期させる必
要が生じる。この同期合わせのためには、自走発
振器１に対して上記の垂直同期信号を発振周期制
御用の基準信号S₁として入力し、この基準信号S₁
でもつて自走発振器１のカウンタをそのたびにリ
セツトして垂直同期信号に同期した基準位相パル
スを発生させることが考えられる。しかし、単純
に垂直同期信号を基準信号S₁として自走発振器１
のカウンタに与えたのでは、基準信号S₁にノイズ
が混入した場合にもカウンタがリセツトされるこ
とになり、同期合わせを円滑に行うことができな
くなる。

そのため、従来技術では、第１図に示すよう
に、自走発振器１のカウンタのリセツト端子R₁
の前段にゲート手段としてのアンド回路２を設
け、基準信号S₁が入力されるタイミングに合わせ
た所定の期間だけこのアンド回路２を開き、他の
期間にはアンド回路２を閉じてノイズの影響を除
くようにしている。

次に、第１図に示す構成について、さらに具体
的に説明する。

符号１は自走発振器であり、この自走発振器１
は、上述のように一定の周波数のクロツクパルス
を発生する水晶発振器と、このクロツクパルスを
分周するカウンタとを内蔵するとともに、リセツ
ト端子R₁、ゲート信号出力端子Ｇおよびリセツ
ト検出信号出力端子Ｄをそれぞれ備える。そし
て、カウンタは、リセツト端子Ｒに基準信号S₁が
リセツト信号として加えられるたびにカウント出
力がリセツトされ、これにより、基準信号S₁に同
期した基準位相がパルスが発生される一方、リセ
ツト端子R₁にリセツト信号S₃が加えられない場
合にはカウント値がオーバフローするまでカウン
トを継続し、オーバフローするたびにカウント出
力がリセツトされることにより一定の自走発振周
期T₀の分周パルスが発生される。また、ゲート
信号出力端子Ｇからは、カウンタリセツトに応答
してローレベルに反転した後、このカウンタリセ
ツトから一定時間T₂が経過するとハイレベルに
反転するゲート信号S₄が出力される。さらに、リ
セツト検出信号出力端子Ｄからは、自走発振器１
のカウンタリセツトに応答して短パルスのリセツ
ト検出信号S₅が出力される。

一方、アンド回路２は、その一方の入力端子に
定周期T₁の基準信号S₁（VTRでは30Hzの垂直同
期信号）が入力され、他方の入力端子には自走発
振器１のゲート信号出力端子Ｇからのゲート信号
S₄が加えられるようになつている。また、３はア
ンド回路２を通過した基準信号入力に応答して自
走発振器１のカウンタをリセツトするリセツト信
号S₃を出力するリセツト手段（本例ではＴフリツ
プフロツプ）である。そして、アンド回路２の出
力がＴフリツプフロツプ３のトリガ入力端子Ｔに
接続され、このＴフリツプフロツプ３の出力端子
Q₃は自走発振器１のリセツト端子R₁に接続され
ている。さらに、Ｔフリツプフロツプ３のリセツ
ト端子R₃には自走発振器１のリセツト検出信号
出力端子Ｄが接続されている。

なお、自走発振器１のカウンタのオーバフロー
に基づく自走発振周期T₀は、前記基準信号S₁の
定周期T₁よりも長くなるように（T₀＞T₁）、さ
らに、ゲート信号出力端子Ｇからカウンタリセツ
トに応答してゲート信号S₄がローレベルになる期
間T₂は、基準信号S₁の定周期T₁よりも幾分小さ
くなるように（T₂＜T₁）それぞれ設定されてい
る。

次に、第１図に示した従来構成の発振周期制御
装置の動作について、第２図に示すタイミングチ
ヤートを参照して説明する。

いま、基準信号S₁が時刻t₁にアンド回路２の一
方の入力端子に加えられるとする。その時、アン
ド回路２の他方の入力端子には、自走発振器１の
ゲート信号出力端子Ｇからハイレベルのゲート信
号S₄が出力されておれば、上記の基準信号S₁は、
このアンド回路２を通過してＴフリツプフロツプ
３のトリガ入力端子Ｔに加えられる。この基準信
号S₁の立ち上がり入力に応答して、Ｔフリツプフ
ロツプ３の出力端子Q₃はハイレベルとなり、こ
のハイレベルの立ち上がりパルスがリセツト信号
S₃として自走発振器１のリセツト端子R₁に加え
られる。これにより、自走発振器１のカウンタが
リセツトされて時刻t₁からカウント動作を開始す
る。この自走発振器１のカウンタリセツトに応答
して、ゲート信号出力端子Ｇから出力されるゲー
ト信号S₄はローレベルに反転するため、アンド回
路２が閉じられるとともに、リセツト検出信号出
力端子Ｄからは短パルスのリセツト検出信号S₅が
出力され、このリセツト検出信号S₅がＴフリツプ
フロツプ３のリセツト端子R₃に加えられてＴフ
リツプフロツプ３の出力S₃がリセツトされる。

次に、自走発振器１のカウンタリセツトから所
定時間T₂だけ経過すると、ゲート信号出力端子
Ｇからはハイレベルのゲート信号S₄が出力され
る。これにより、アンド回路２が開かれて次の基
準信号S₁の受け付け可能状態となる。そして、自
走発振器１のカウンタリセツトの時刻t₁から定周
期T₁経過後の時刻t₃において、次のリセツト信号
S₁が入力されることにより、上記と同様に自走発
振器１のカウンタがリセツトされる。

こうして、自走発振器１のカウンタは、基準信
号S₁の定周期T₁ごとにリセツトされることによ
り、基準信号S₁に同期した基準位相パルスが発生
される。しかも、基準信号S₁が入力されるタイミ
ングに合わせた所定の期間（第２図の例では時刻
t₂〜時刻t₃の期間）だけアンド回路２のゲートを
開き、他の期間（時刻t₁〜時刻t₂の期間）にはア
ンド回路２のゲートを閉じているので、その期間
中にノイズが混入しても自走発振器１に対する影
響が除かれる。

＜発明が解決しようとする課題＞ 第１図に示す構成のものは、自走発振器１の前
段にゲート手段としてのアンド回路２を設けてい
るので、基準信号S₁の他にノイズが混入してもそ
の影響を受けにくいという利点があるものの、次
の問題が残されている。

たとえば、VTRにおいて、映像信号の記録時
に弱電界状態にある場合には、チユーナでの同期
分離が不十分となり、垂直同期信号が欠落するこ
とがある。すると、第１図に示す装置に対して
は、第２図の時刻t₆において基準信号S₁が入力さ
れなくなる。すると、自走発振器１は自走発振周
期T₀が終了するまでカウント動作を継続し、自
走発振周期T₀が終了した時刻t₇において初めてオ
ーバフローとなつてカウンタがリセツトされる。
これと同時に、ゲート信号出力端子Ｇから出力さ
れるゲート信号S₄がローレベルとなる。そして、
このカウンタリセツト（時刻t₇）からT₂期間の経
過後にゲート信号S₄はハイレベルに反転する。し
たがつて、基準信号S₁の欠落が生じると、以降、
基準信号S₁が入力されるタイミングと、ハイレベ
ルのゲート信号S₄が出力される期間とが合わなく
なる（つまり、ゲート信号S₄のウインドウ幅内に
基準信号S₁が入らなくなる）。そのため、たとえ
ば時刻t₈において次の基準信号S₁が入力された場
合でも、ゲート信号S₄はローレベルに状態にあつ
てアンド回路２が閉じられているために、自走発
振器１はリセツトされなくなる。これは、基準信
号S₁に対して自走発振器１から出力される基準位
相パルスの同期が外れたことになり、たとえば
VTRではモータのサーボ制御が不安定となる。

この場合でも、ゲート信号S₄のローレベルの出
力期間T₂は、基準信号S₁の定周期T₁よりも幾分
小さくなるように（T₂＜T₁）予め設定されてい
るから、時間経過とともにゲート信号S₄のハイレ
ベルの期間（すなわち、ウインドウ幅）内に基準
信号S₁の出力タイミングが入るようになつて、最
終的には位相が合うようになるが、その位相同期
が取れるようになるまでには相当長い時間がかか
る。したがつて、VTRでは、位相が同期するま
での長時間にわたつてサーボ制御が効かなくなる
等の不具合を生じていた。

このような問題点を解決するために、本出願人
は、自走発振器１に対する定周期T₁の基準信号
S₁の欠落が生じて自走発振器１から出力される基
準位相パルスと基準信号S₁との間の位相関係が合
わなくなつた場合でも、短時間の内に両者の位相
関係が合うように復帰できるようにした装置を提
供した（特願昭58−183409号参照）。

しかし、この装置では、基準信号S₁の欠落につ
いては対処できるものの、ノイズ対策の点で未だ
不十分であることが判明した。すなわち、基準信
号S₁が欠落してカウンタが自走発振周期T₀まで
カウント動作を継続すると、これに応答してゲー
ト手段が次の基準信号S₁が到来するまでの期間は
強制的に開かれるので、そのゲート手段が開いて
いる間にノイズが混入する可能性が高くなる。そ
して、一旦ノイズが混入した場合には、このノイ
ズがゲート手段を通過してカウンタがリセツトさ
れてしまい、不意にカウント動作を開始してしま
うという不都合が残されていた。

＜課題を解決するための手段＞ 本発明は、このような事情に鑑みてなされたも
のであつて、自走発振器に対する発振周期制御用
として外部より与えられる定周期T₁の基準信号
の欠落が生じて自走発振器から出力される基準位
相パルスと基準信号との間の位相関係が合わなく
なつた場合でも、短時間の内に両者の位相関係が
合うように復帰されるようにするとともに、さら
にこれに加えて、基準信号欠落後のノイズの混入
の機会も少なくなるようにして、誤動作発生を確
実に防止できるようにしたものである。

そのため、本発明は、一定の発振周波数のクロ
ツクパルスを分周して出力するカウンタ５が内蔵
された自走発振器１と、この自走発振器１に対し
てその発振周期制御用として外部より与えられる
定周期T₁の基準信号S₁の通過を許容、遮断する
ゲート手段２と、このゲート手段２を通過した基
準信号S₁入力に応答して自走発振器１のカウンタ
５をリセツトするリセツト信号S₃を出力するリセ
ツト手段３とを備え、 前記自走発振器１のカウンタ５は、カウント値
のオーバフローに基づいて決まる自走発振周期
T₀が前記基準信号S₁の定周期T₁よりも長くなる
ように（T₀＞T₁）設定されるとともに、リセツ
ト端子R₁およびオーバフロー信号出力端子Ａを
それぞれ備え、前記オーバフロー信号出力端子Ａ
からは自走発振周期T₀までカウンタがカウント
動作を継続した場合にオーバフロー信号S₆が出力
される構成を有する、自走発振器の発振周期制御
装置において、次の構成を採る。

すなわち、本発明の自走発振器の発振周期制御
装置では、カウンタ５のカウント出力がそれぞれ
異なる所定のしきい値に到達するたびにゲート手
段２のゲートを開くゲート信号GS₁〜GS₄，
GS₁′〜GS′を個別に出力するゲート信号出力手段
６，６′を備え、かつ、前記各しきい値は、カウ
ンタリセツトからこれらの各しきい値に到達する
までのカウント時間T₂，T₂′，T₂″，……がいず
れも基準信号の定周期T₁よりも短くなる（T₂，
T₂′，T₂″，……＜T₁）ような値に設定される一
方、このゲート信号出力手段６，６′の各々のゲ
ート信号GS₁〜GS₄，GS₁′〜GS₄′の出力部には
個別に各アンド回路７２ａ〜７２ｄの一方の入力
端子が接続され、各アンド回路７２ａ〜７２ｄの
他の入力端子は、カウンタ５の前記オーバフロー
信号出力端子Ａから出力されるオーバフロー信号
S₆の出力回数をカウントしてそのカウント値に応
じて各アンド回路７２ａ〜７２ｄを個別に選択す
るゲート選択手段８が接続され、前記各アンド回
路７２ａ〜７２ｄの出力部はオア回路７１を介し
てゲート手段２に共通に接続され、リセツト手段
３の出力部は、カウンタ５のリセツト端子R₁と
ゲート選択手段４のリセツト端子R₂に共通に接
続されていることを特徴としている。

＜作用＞ 上記構成において、カウンタ５のカウント出力
が、それぞれ異なる所定のしきい値に到達するた
びに、ゲート信号出力手段６，６′からは、ゲー
ト手段２のゲートを開くゲート信号GS₁〜GS₄，
GS₁′〜GS₄′がそれぞれ出力される。すなわち、
カウンタ５がリセツトされてカウント動作が開始
された時刻からそれぞれ異なる時間T₂，T₂′，
T₂″，……（ただし、T₂＞T₂′＞T₂″＞……）ご
とにゲート信号GS₁〜GS₄，GS₁′〜GS₄′が出力
される。そして、これらの各ゲート信号GS₁〜
GS₄，GS₁′〜GS₄′が各アンド回路７２ａ〜７２
ｄの一方の入力端子にそれぞれ個別に与えられ
る。

自走発振器１に対する発振周期制御用として外
部より与えられる基準信号S₁が欠落した場合に
は、自走発振器１のカウンタ５が定周期T₁内で
リセツトされないために、カウント動作を継続す
る。そして、カウンタ５が自走発振周期T₀まで
カウント動作を継続すると、カウンタ５がオーバ
フローするため、オーバフロー信号出力端子Ａか
らオーバフロー信号S₆が出力される。ゲート選択
手段８は、このオーバフロー信号S₆の出力回数を
カウントし、そのカウント値に応じて各アンド回
路７２ａ〜７２ｄを個別に選択する。したがつ
て、ゲート信号出力手段６，６′から出力される
各ゲート信号GS₁〜GS₄，GS₁′〜GS₄′の内、特
定のゲート信号のみが選択されてオア回路７１を
介してゲート手段２に与えられる。

ここで、ゲート信号出力手段６，６′において、
カウント動作の開始時刻から各ゲート信号GS₁〜
GS₄，GS₁′〜GS₄′が出力されるまでの時間T₂，
T₂′，T₂″，……は、いずれも基準信号S₁の定周
期T₁よりも短い（T₂，T₂′，T₂″，……＜T₁）か
ら、オーバフローの回数に対応して、カウント動
作開始時刻を基準としてゲート信号が出力される
タイミングが早くなる。これに伴い、ゲート手段
２のゲートが開くタイミングも早くなる。このた
め、基準信号S₁が欠落した場合でも、次の基準信
号S₁が入力されるタイミングでゲート手段２が開
かれることになる。その結果、基準信号S₁がリセ
ツト手段３に加わり、これに応じて自走発振器１
のカウンタ５がリセツトされる。すなわち、以降
は、基準位相パルスが基準信号S₁に同期するよう
になる。同時にゲート選択手段８のカウント値も
リセツトされる。

しかも、ゲート手段２は、基準信号S₁が到来す
るまでの定周期T₁よりも短い期間だけ開かれる
ので、ノイズ手段２が開いている間にノイズが混
入する可能性が低い。そのため、カウンタ５の誤
動作の発生が回避される。

＜実施例＞ 第３図は本発明の実施例に係る自走発振器の発
振周期制御装置のブロツク図であり、第１図に示
した従来例に対応する部分には同一の符号を付
す。

第３図において、符号１は自走発振器であり、
この自走発振器１は、一定の発振周波数のクロツ
クパルスを分周するカウンタ５が内蔵されてい
る。２は自走発振器１に対して与えられる定周期
T₁の基準信号S₁の通過を許容、遮断するゲート
手段としてのアンド回路、３はこのアンド回路２
を通過した基準信号S₁入力に応答して自走発振器
１のカウンタ５をリセツトするリセツト信号S₃を
出力するリセツト手段としてのＴフリツプフロツ
プである。

上記の自走発振器１のカウンタ５は、第４図に
示すように、カウント値のオーバフローに基づい
て決まる自走発振周期T₀が基準信号S₁の定周期
T₁よりも長くなるように（T₀＞T₁）予め設定さ
れている。また、このカウンタ５は、図外の水晶
発振器からのクロツクパルスが入力されるクロツ
ク入力端子CLK、このクロツクパルスを分周し
たパルスを出力する最下位ビツトLSBから最上
位ビツトMSBまでの各カウント出力端子、リセ
ツト端子R₁、リセツト検出信号出力端子Ｄおよ
びオーバフロー信号出力端子Ａをそれぞれ備え
る。そして、リセツト検出信号出力端子Ｄから
は、カウンタ５のリセツトに応答して短パルスの
リセツト検出信号S₅が出力され、また、オーバフ
ロー信号出力端子Ａからは自走発振周期T₀まで
カウンタがカウント動作を継続してオーバフロー
した場合にオーバフロー信号S₆が出力される。

６は、カウンタ１のカウント出力がそれぞれ異
なる所定の値に到達するたびにゲート手段２のゲ
ートを開くゲート信号GS₁〜GS₄を個別に出力す
るゲート信号出力手段６である。このゲート信号
出力手段６は、本例では、カウンタ５のカウンタ
出力を選択して取り出すマトリツクス回路６１
と、４つのアンド回路６２ａ〜６２ｄと、４つの
各RSフリツプフロツプ６３ａ〜６３ｄとからな
る。そして、各RSフリツプフロツプ６３ａ〜６
３ｄのセツト端子Ｓが各アンド回路６２ａ〜６２
ｄに個別に接続され、また、符号６３ａで示す
RSフリツプフロツプ６３ａのリセツト端子Ｒが
カウンタ５のリセツト端子R₁に接続され、残り
のRSフリツプフロツプ３６ｂ〜６３ｄのリセツ
ト端子Ｒはオーバフロー信号出力端子Ａに共通に
接続されている。

ここで、マトリツクス回路６１での図中「○」
印で示す箇所がカウント出力端子とアンド回路６
２ａ〜６２ｄとの互いの接続点を示しており、こ
の接続点を選定することで、各ゲート信号GS₁〜
GS₄がハイレベルになるまでの時間T₂，T₂′，
T₂″，……（ただし、T₂＞T₂′＞T₂″＞……）が
設定される。すなわち、カウンタ１のカウント出
力が所定の値に到達するたびにアンド回路６２ａ
〜６２ｄからはハイレベルの信号が出力され、こ
れによりRSフリツプフロツプ６３ａ〜６３ｄが
セツトされる。そして、各RSフリツプフロツプ
６３ａ〜６３ｄがセツトされることにより、その
出力がアンド回路２を開くゲート信号GS₁〜
GS₄，GS₁′〜GS′として出力される。なお、カウ
ンタ５のリセツトから各ゲート信号GS₁〜GS₄が
出力されるまでの時間T₂，T₂′，T₂″，……（た
だし、T₂＞T₂′＞T₂″＞……）は、いずれも基準
信号S₁の定周期T₁よりも短くなるように（T₂，
T₂′，T₂″，……＜T₁）予め設定される。

８は、カウンタ５のオーバフロー信号出力端子
Ａから出力されるオーバフロー信号S₆の出力回数
をカウントしてそのカウント値に応じて第１〜第
４アンド回路７２ａ〜７２ｄを個別に選択するゲ
ート選択手段８である。このゲート選択手段８
は、オーバフロー信号S₆をクロツクパルスとして
入力するカウンタ４と、このカウンタ４のカウン
ト出力に応じて第１〜第４アンド回路７２ａ〜７
２ｄの内の一つを選択するためのハイレベルの信
号を出力するデコーダ９とからなる。

そして、上記の第１〜第４アンド回路７２ａ〜
７２ｄの一方の入力端子がゲート信号出力手段６
の各RSフリツプフロツプ６３ａ〜６３ｄの出力
部Ｑに、また、第１〜第４アンド回路７２ａ〜７
２ｄの他方の入力端子がデコーダ９の各出力端子
５１〜５４にそれぞれ個別に接続されている。さ
らに、第１〜第４アンド回路７２ａ〜７２ｄの出
力部はオア回路７１を介してゲート手段２に共通
に接続され、また、Ｔフリツプフロツプ３の出力
部Q₃は、カウンタ５のリセツト端子R₁とゲート
選択手段４のカウンタ４のリセツト端子R₂に共
通に接続されている。さらに、カウンタ５のリセ
ツト検出信号出力端子ＤがＴフリツプフロツプ３
のリセツト端子R₃に接続されている。

次に、第３図および第４図に示した構成の発振
周期制御装置の動作について、第５図に示すタイ
ミングチヤートを参照して説明する。

自走発振器１に対して与えられる基準信号S₁が
欠落していない場合には、自走発振器１のカウン
タ５は定周期T₁内でリセツトされるので、カウ
ント値のオーバフローはなく、このため、オーバ
フロー信号出力端子Ａからはオーバフロー信号S₆
は出力されない。したがつて、ゲート選択手段８
のカウンタ４はリセツト状態にあり、デコーダ９
の符号５１で示す出力端子からのみハイレベルの
信号が出力されて第１アンド回路７２ａのみゲー
トが開かれる。

そして、カウンタ５が時刻t₁でリセツトされて
から時間T₂だけ経過すると、そのカウント出力
が予め設定したしきい値に到達するので（時刻
t₂）、ゲート信号出力手段６の符号６２ａで示す
アンド回路からハイレベルの信号が出力され、こ
の信号がRSフリツプフロツプ６３ａに加えられ
てその出力Ｑがセツトされる。そして、このRS
フリツプフロツプ６３ａのハイレベルの信号がゲ
ート信号GS₁（S₄）として第１アンド回路７２ａ、
オア回路７１を通つてアンド回路２に加えられて
アンド回路２が開かれる。このアンド回路２が開
いた状態で、時刻t₃になると、基準信号S₁が入力
されるので、この基準信号S₁がアンド回路２を通
じてＴフリツプフロツプ３に加えられる。これに
応答して、Ｔフリツプフロツプ３の出力部Q₃か
らはハイレベルのリセツト信号S₃が出力され、こ
のリセツト信号S₃により自走発振器１のカウンタ
５、ゲート選択手段８のカウンタ４、およびゲー
ト信号出力手段６のRSフリツプフロツプ６３ａ
が共にリセツトされる。そして、このリセツトに
よりRSフリツプフロツプ６３ａの出力Ｑ、すな
わちゲート信号S₄もローレベルに反転するので、
アンド回路２のゲートが閉じられる。また、カウ
ンタ５のリセツトに応答して、リセツト検出信号
出力端子Ｄからはリセツト検出信号S₅が出力さ
れ、このリセツト検出信号S₅によりＴフリツプフ
ロツプ３がリセツトされる。

このようにして、基準信号S₁の欠落がない場合
には、定周期T₁ごとにカウンタ５がリセツトさ
れることで、基準信号S₁に同期した基準位相パル
スが発生される。

一方、第５図の時刻t₆において基準信号S₁が欠
落した場合には、自走発振器１のカウンタが定周
期T₁内でリセツトされないために、カウンタが
カウント動作を継続する。そして、カウンタ５が
自走発振周期T₀までカウント動作を継続すると、
カウンタ５がオーバフローしてリセツトされると
ともに（時刻t₇）、オーバフロー信号出力端子Ａ
からは短パルスのオーバフロー信号S₆が出力さ
れ、このオーバフロー信号S₆がクロツクパルスと
してカウンタ４のクロツク入力端子CLK₂に加え
られる。これにより、カウンタ４のカウント値が
“１”となる。そして、このカウンタ４のカウン
ト値がデコーダ９に与えられるため、デコーダ９
からはこのカウント値“１”に応じて符号５２で
示す出力端子がハイレベルとなつて、第２アンド
回路７２ｂのみゲートが開かれる。また、時刻t₇
で出力されるオーバフロー信号S₆によりゲート信
号出力手段６の符号６３ｂ〜６３ｄの各RSフリ
ツプフロツプがリセツトされる。

カウンタ５がオーバフローによりリセツトされ
た時刻t₇から時間T₂だけ経過すると（時刻t₈）、
ゲート信号出力手段６の符号６２ｄで示すアンド
回路からハイレベルの信号が出力され、この信号
がRSフリツプフロツプ６３ｄに加えられてその
出力Ｑがセツトされる。また、時刻t₇から時間
T₂″だけ経過すると（時刻t₉）、符号６２ｃで示す
アンド回路からハイレベルの信号が出力され、こ
の信号がRSフリツプフロツプ６３ｃに加えられ
てその出力Ｑがセツトされる。さらに、時刻t₇か
ら時間T₂′だけ経過すると（時刻t₁₀）、ゲート信
号出力手段６の符号６２ｂで示すアンド回路から
ハイレベルの信号が出力され、この信号がRSフ
リツプフロツプ６３ｂに加えられてその出力Ｑが
セツトされる。しかし、この状態では第１〜第４
アンド回路７２ａ〜７２ｂの内の第２アンド回路
７２ａのゲートのみ開いているから、符号６３ｂ
のRSフリツプフロツプからのハイレベルの信号
だけがゲート信号GS₂（S₄）として第１アンド回
路７２ａ、オア回路７１を通つてアンド回路２に
加えられてそのゲートが開かれる。

次の基準信号S₁も欠落していた場合（時刻t₁₂）
には、自走発振器１のカウンタが定周期T₁内で
リセツトされないために、上記と同様にカウンタ
５がオーバフローしてオーバフロー信号S₆が出力
され（時刻t₁₄）、これにより、カウンタ４のカウ
ント値が“２”となる。その結果、デコーダ９の
符号５３で示す出力端子がハイレベルとなつて、
第３アンド回路７２ｃのみゲートが開かれる。し
たがつて、カウンタ５がオーバフローによりリセ
ツトされた時刻t₁₄から時間T₂″だけ経過した時刻
t₁₅においてゲート信号出力手段６の符号６３ｃ
で示すRSフリツプフロツプから出力されるハイ
レベルのゲート信号GS₃のみが、第３アンド回路
７２ｃを通過してアンド回路２に加わりそのゲー
トが開かれる。そして、次の時刻T₁₆に基準信号
S₁が入力されれば、これがアンド回路２を通過し
てＴフリツプフロツプ３に加わるため、これに応
じてカウンタ５，４、およびRSフリツプフロツ
プ６３ａがリセツトされ、時刻t₁と同じ状態に復
帰する。

このように、ゲート信号GS₁〜GS₄，GS₁′〜
GS₄′が出力されるまでの時間T₂，T₂′，T₂″，…
…は、いずれも基準信号S₁の定周期T₁よりも短
かく（T₂，T₂′，T₂″，……＜T₁）、しかも、各
期間T₂，T₂′，T₂″，……は互いに異なる長さに
設定されているから（T₂＞T₂′＞T₂″＞……）、
基準信号S₁が欠落してカウンタ５がオーバフロー
する回数に応じて、カウント動作開始時刻を基準
としてゲート信号GS₁〜GS₄が出力されるタイミ
ングが早くなる。これに伴い、ゲート手段２のゲ
ートが開くタイミングも早くなる。このため、基
準信号S₁が欠落した場合でも、次の基準信号S₁が
入力されるタイミングでゲート手段２が開かれる
ことになる。また、基準信号S₁が到来する定周期
T₁よりも短い期間だけアンド回路２が開かれ、
他の期間ではアンド回路２は閉じているので、た
とえば時刻t₄，t₁₀にノイズN₁，N₂が混入してい
てもカウンタ５はリセツトされない。このため、
カウンタ５の誤動作発生を回避することができ
る。

ところで、第４図に示すゲート信号出力手段６
を有する構成のものは、アンド回路２のゲートを
開くゲート信号S₄のハイレベルの期間（ウインド
ウ幅）が、第５図に示すように、基準信号S₁の欠
落回数によつてΔT₀，ΔT₁，ΔT₂というように変
化する。このため、たとえば時刻t₁₃にノイズが
混入した場合には、カウンタ５がリセツトされて
しまい、破線で示すように時刻t₁₃から時刻t₁₇ま
でカウント動作を継続して基準信号S₁との同期が
外れるおそれがある。

このような不具合発生をできるだけ回避して耐
ノイズ性を向上するため、第４図に示したゲート
信号出力手段６を改良した構成を第６図に示す。
なお、第６図において第４図に対応する部分には
同一の符号を付す。

この実施例では、ゲート信号出力手段６′を構
成するマトリツクス回路６１′において、各アン
ド回路６２ａ〜６２ｄを介してRSフリツプフロ
ツプ６３ａ〜６３ｄのセツト端子Ｓにつながる各
接続点（図中「○」で示す）の位置は、第４図に
示す場合と同様である。本例ではさらに、各RS
フリツプフロツプ６３ａ〜６３ｄのリセツト端子
Ｒにアンド回路６２a′〜６２d′が個別に接続さ
れ、各アンド回路６２６a′〜６２d′がマトリツク
ス回路６１′の図中「○」で示す各接続点に接続
されている。また、符号６３ａで示すRSフリツ
プフロツプ６３ａのリセツト端子Ｒがカウンタ５
のリセツト端子R₁に接続されている。

上記のマトリツクス回路において、RSフリツ
プフロツプ６３ａ〜６３ｄのセツト端子Ｓに連な
る接続点を選定することにより、各ゲート信号
GS₁′〜GS₄′がハイレベルになるまでの時間T₂，
T₂′、T₂″，……（ただし、T₂＞T₂′＞T₂″＞…
…）が設定される。また、RSフリツプフロツプ
６３ａ〜６３ｄのリセツト端子Ｒに連なる接続点
を選定することにより、ゲート信号GS₁′〜
GS₄′がローレベルに反転するまでの時間T₂＋
ΔT₁，T₂′＋ΔT₁，T₂″＋ΔT₁，……が設定され
る。ここで、ΔT₁はRSフリツプフロツプ６３ａ
〜６３ｄがセツトされてからリセツトされるまで
の時間であり、この時間ΔT₁はいずれのRSフリ
ツプフロツプ６３ａ〜６３ｄについても同一とな
るように設定される。なお、本例においても、カ
ウンタ５のリセツトから各ゲート信号GS₁〜GS₄
がハイレベルとなるまでの時間T₂，T₂′，T₂″，
……（ただし、T₂＞T₂′＞T₂″＞……）は、いず
れも基準信号S₁の定周期T₁よりも短くなるよう
に（T₂，T₂′，T₂″，……＜T₁）予め設定されて
いる、。その他の構成は、第４図に示したものと
同様である。

次に、第３図および第６図に示した構成の発振
周期制御装置の動作について、第７図に示すタイ
ミングチヤートを参照して説明する。

自走発振器１に対して与えられる基準信号S₁の
欠落がない場合には、自走発振器１のカウンタ５
は定周期T₁内でリセツトされるので、カウンタ
４はリセツト状態にあり、このため、デコーダ９
の符号５１で示す出力端子からのみハイレベルの
信号が出力されて第１アンド回路７２ａのみゲー
トが開かれている。

一方、カウンタ５が時刻t₁でリセツトされてか
ら時間T₂だけ経過すると、ゲート信号出力手
段６′の符号６２ｄで示すアンド回路の出力がハ
イレベルとなり、これによりRSフリツプフロツ
プ６３ｄがセツトされ、その後、ΔT₁時間経過す
ると、符号６２d′で示すアンド回路の出力がハイ
レベルとなり、同じRSフリツプフロツプ６３ｄ
がリセツトされる。また、時刻t₁から時間T₂″だ
け経過すると、符号６２ｃで示すアンド回路の出
力がハイレベルとなり、RSフリツプフロツプ６
３ｃがセツトされ、その後、ΔT₁時間経過する
と、符号６２c′でアンド回路の出力がハイレベル
となつて同じRSフリツプフロツプ６３ｃがリセ
ツトされる。さらに、時刻t₁から時間T₂′だけ経
過すると、符号６２ｂで示すアンド回路の出力が
ハイレベルとなり、RSフリツプフロツプ６３ｂ
がセツトされ、その後、ΔT₁時間経過すると６３
b′のアンド回路の出力がハイレベルとなり、RS
フリツプフロツプ６３ｂがセツトされ、その後、
ΔT₁時間経過すると、６２b′のアンド回路の出力
がハイレベルとなつてRSフリツプフロツプ６３
ｂがリセツトされる。同様に時刻t₁から時間T₂だ
け経過すると（時刻t₂）、６２ａのアンド回路の
出力がハイレベルとなり、RSフリツプフロツプ
６３ａがセツトされる。

しかし、基準信号S₁の欠落が無い場合は、第１
アンド回路７２ａのみ開いているから、６３ａの
RSフリツプフロツプのハイレベルの信号のみが
ゲート信号GS₁′（S₄）として第１アンド回路７
２ａ、オア回路７１を通つてアンド回路２に加え
られる。そして、このアンド回路２が開いた状態
で、時刻t₂からΔT₀時間が経過した時刻t₃になる
と、基準信号S₁が入力されるので、この基準信号
S₁がアンド回路２を通じてＴフリツプフロツプ３
に加えられる。これに応答して、Ｔフリツプフロ
ツプ３の出力部Q₃からはハイレベルのリセツト
信号S₃が出力され、このリセツト信号S₃により自
走発振器１のカウンタ５、ゲート選択手段８のカ
ウンタ４、およびゲート信号出力手段６′のRSフ
リツプフロツプ６３ａが共にリセツトされる。し
たがつて、RSフリツプフロツプ６３ａは、時刻
t₁からT₂＋ΔT₁時間経過するよりも早期（T₂＋
ΔT₀）にリセツトされることになる。

一方、第７図の時刻t₆と時刻t₁₁において基準信
号S₁が共に欠落した場合には、いずれも自走発振
器１のカウンタが定周期T₁内でリセツトされな
いために、カウンタが自走発振周期T₀までカウ
ント動作を継続して、オーバフロー信号出力端子
Ａからはオーバフロー信号S₆が出力されるため
に、このオーバフロー信号S₆がカウンタ４によつ
てカウントされる。したがつて、基準信号S₁が２
回欠落すると、デコーダ９の符号５３の出力のみ
ハイレベルとなり、第３アンド回路７２ｃのみゲ
ートが開かれる。このため、基準信号S₁が２回欠
落した後、カウンタ５がオーバフローによりリセ
ツトされた時刻t₁₄から時間T₂″だけ経過した時刻
t₁₅において、ゲート信号出力手段６′の符号６３
ｃで示すRSフリツプフロツプがセツトされるこ
とにより得られるハイレベルの信号がゲート信号
GS₄′として第１アンド回路７２ａ、オア回路７
１を通つてアンド回路２に加えられてそのゲート
が開かれる。

そして、次の時刻T₁₆に基準信号S₁が入力され
れば、これがアンド回路２を通過してＴフリツプ
フロツプ３に加わるため、これに応じてカウンタ
５，４、およびRSフリツプフロツプ６３ａがリ
セツトされ、時刻t₁あるいは時刻t₃と同じ状態に
復帰する。

このように、カウンタ５がリセツトされた後、
ゲート信号出力手段６′からハイレベルの各ゲー
ト信号GS₁′〜GS₄′が出力されるまでの時間T₂，
T₂′，T₂″，……は、いずれも基準信号S₁の定周
期T₁よりも短かいので（T₂，T₂′，T₂″，……＜
T₁）、基準信号S₁が欠落する回数に応じてカウン
ト動作開始時刻（時刻t₈，t₁₄）を基準としてゲー
ト信号GS₁〜GS₄が出力されるタイミングT₂′，
T₂″というように次第に早くなる。これに伴い、
ゲート手段２のゲートが開くタイミングも早くな
る。このため、基準信号S₁が欠落した場合でも、
次の基準信号S₁が入力されるタイミングでゲート
手段２が開かれることになる。また、基準信号S₁
の欠落時においてアンド回路２が開かれる期間は
いずれのゲート信号GS₁′〜GS₄′についてもΔT₁
以下となるから、たとえば時刻t₄，t₁₀，t₁₃にノ
イズN₁，N₂，N₃が混入していてもカウンタ５は
リセツトされない。このため、耐ノイズ性が向上
してカウンタ５の誤動作発生を回避することがで
きる。

＜発明の効果＞ 本発明によれば、自走発振器に対する発振周期
制御用として外部より与えられる定周期T₁の基
準信号の欠落が生じたために、自走発振器から出
力される基準位相パルスと基準信号との間の位相
関係が合わなくなつた場合でも、次の基準信号が
入力されると自走発振器のカウンタがリセツトさ
れるために、短時間の内に両者の位相関係が合う
ように復帰される。しかも、基準信号が到来する
までの定周期よりも短い期間だけゲートが開かれ
るので、ノイズの混入の機会も少なくなり、カウ
ンタの誤動作発生を回避することができる。この
ため、たとえば、VTRでは、垂直同期信号に位
相同期した安定した基準位相パルスが発生される
ようになり、サーボ制御を確実に行えるようにな
る。

【図面の簡単な説明】

第１図および第２図は従来例を示すもので、第
１図は自走発振器の発振周期制御装置のブロツク
図、第２図は同装置の動作説明に供するタイミン
グチヤートである。第３図ないし第７図は本発明
の実施例を示すもので、第３図は自走発振器の発
振周期制御装置のブロツク図、第４図は同装置の
自走発振器内のカウンタとゲート信号出力手段の
構成を示すブロツク図、第５図は第３図および第
４図の構成の動作説明に供するタイミングチヤー
ト、第６図は他の実施例の自走発振器内のカウン
タとゲート信号出力手段の構成を示すブロツク
図、第７図は第３図および第６図の構成の動作説
明に供するタイミングチヤートである。 １……自走発振器、２……ゲート手段（アンド
回路）、３……リセツト手段（Ｔフリツプフロツ
プ）、５……カウンタ、６，６′……ゲート信号出
力手段、８……ゲート選択手段、７２ａ〜７２ｄ
……アンド回路、７１……オア回路、R₁，R₂，
R₃……リセツト端子、Ａ……オーバフロー信号
出力端子、S₁……基準信号（垂直同期信号）、S₃
……リセツト信号、S₄，GS₁〜GS₄，GS₁′〜
GS₄′……ゲート信号、S₆……オーバフロー信号。

Claims (1)

1. 【特許請求の範囲】 １ 一定の発振周波数のクロツクパルスを分周し
   て出力するカウンタが内蔵された自走発振器と、
   この自走発振器に対してその発振周期制御用とし
   て外部より与えられる定周期T₁の基準信号の通
   過を許容、遮断するゲート手段と、このゲート手
   段を通過した基準信号入力に応答して自走発振器
   の前記カウンタをリセツトするリセツト信号を出
   力するリセツト手段とを備え、 前記自走発振器のカウンタは、カウント値のオ
   ーバフローに基づいて決まる自走発振周期T₀が
   前記基準信号の定周期T₁よりも長くなるように
   （T₀＞T₁）設定されるとともに、リセツト端子お
   よびオーバフロー信号出力端子をそれぞれ備え、
   前記オーバフロー信号出力端子からは自走発振周
   期T₀までカウンタがカウント動作を継続した場
   合にオーバフロー信号が出力される構成を有す
   る、自走発振器の発振周期制御装置において、 前記カウンタのカウント出力がそれぞれ異なる
   所定のしきい値に到達するたびに前記ゲート手段
   のゲートを開くゲート信号を個別に出力するゲー
   ト信号出力手段を備え、かつ、前記各しきい値
   は、カウンタリセツトからこれらの各しきい値に
   到達するまでのカウント時間T₂，T₂′，T₂″，…
   …がいずれも基準信号の定周期T₁よりも短くな
   る（T₂，T₂′，T₂″，……＜T₁）ような値に設定
   される一方、このゲート信号出力手段の各々のゲ
   ート信号の出力部には個別にアンド回路の一方の
   入力端子が接続され、各アンド回路の他方の入力
   端子は、カウンタの前記オーバフロー信号出力端
   子から出力されるオーバフロー信号の出力回数を
   カウントしてそのカウント値に応じて前記各アン
   ド回路を個別に選択するゲート選択手段に接続さ
   れ、前記各アンド回路の出力部はオア回路を介し
   て前記ゲート手段に共通に接続され、前記リセツ
   ト手段の出力部は、前記カウンタのリセツト端子
   と前記ゲート選択手段のリセツト端子に共通に接
   続されていることを特徴とする自走発振器の発振
   周期制御装置。