JPS6087524A - 自走発振器の発振周期制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、自走発振器の発振周期制御装置に関する。

従来の発振周期制御装置にはｆｊＳ１図に示すものがあ
る。この発振周期□制御装置は自走発振周期′ｌ゛０を
有する自走発振器１からの該自走発振周期′「られるゲ
ート手段としてのアンド回路２と、このアンド回路２′
の出力Ｓ２に応答して、自走発振器１の発振動作をリセ
・・卜する１１リセ・ト□出力Ｓ３を該自走発振器に与
えるリセット手段としての′「フリ゛ツブ７０ツブ３と
を備えるとともに自走発振器１は前記定周期１゛１より
も短い期間Ｔ　２の間はローレベルとなって発振開始時
からアンド回路２′に対してゲート動作を禁止し該期間
Ｔ２を越えるときはハイレベルとなってその禁止を解除
する制御信号Ｓ４を与えるようになっている。この自走
発振器１は第２リセツト出力Ｓ５をＴフリップ７０ツブ
３のリセット端子Ｒに与えて該Ｔフリ、２プ７０ツブ３
をリセットするようになっている。

このような従来の発振周期制御装置おいて、第２図（、
）に示すように基準信号Ｓ１が時刻Ｌ１にアンド回路２
の一方の入力端子に与えられる。このとき、アンド回路
２の他方の入力端子１こは自走発振器１からハイレベル
のゲート動作禁止解除の制御信号Ｓ４が与えられている
。したがって、アンド回路２の出力端子からはハイレベ
ルの出力Ｓ２がＴ７リツプ７０ツブ３の入力端子′ｌ゛
に与えられ、これによりこの′Ｉ゛７リツプ７０ツブ３
はハイレベルの第１リセツ１出力Ｓ３を自走発振器１に
与えて該自走発振器１をリセットする。これにより自走
発振器１は発振動作を開始すると同時にローレベルのケ
゛−Ｆ動作禁止のための制御信号Ｓ４をアンド回路２の
池力の入力端子に与えて該アンド回路２のデート動作を
禁止させる。ここで、このゲート動作禁止期間′Ｉ゛２
は基準信号Ｓ１の定周期期ＩＪ］Ｔ１の例えば９８％に
設定され、自走発振器１の発振周期ＴＯは前記定周期期
間Ｔ１の例えば１０５％に設定されている。したがって
、時刻ｔ１と時刻Ｌ３との間の定周期期間１゛１では自
走発振器１は時刻ｔ１において最初の基準信号Ｓ１によ
るｔｉＳ１リセット出力Ｓ３によりリセットされて発振
を開始するが、ゲート動作禁止期間１゛２が経過する時
刻ｔ２までの間はアンド回路２のデート動作が禁止され
ている一方、時刻Ｌ３で次の基準信号Ｓ１がアンド回路
２に入力されるとこの時刻Ｌ３ではまだ自走発振器１の
発振周期゛ｌ゛０が終了する時刻ｔ４になっていなかっ
ても該時刻Ｌ３で再び基準信号Ｓ１に対応する第１リセ
ツト出力３３にこより自走発振器１はリセットされて最
初から発振動作を開始する。ところで、このような発振
周期制御装置では例えば時刻ｔ６で基準信号Ｓ１が破線
で示すように欠落したときは自走発振器１か時刻Ｌ６で
りｔットされなくなり、発振周期ＴＯが終了する時刻Ｌ
７まで発振を継続させることになる。この場合、この自
走発振器１はデート動作禁止の制御信号Ｓｌ［をアンｌ
’回路２に与えており、このゲート動作禁止信号Ｓ４が
存在するデート動作禁止期間Ｔ２が時刻１！〕で終了す
るので、この時刻Ｌ９より以前の時刻Ｌ８に更に次の基
準信号Ｓ１がアンド回路２に入力されてもアンド回路２
がデート動作を禁止されているために時刻ｔ８において
は自走発振器１に月して前記第１リセツト出力Ｓ３が与
えられなくなる。このため、このような自走発振器１の
出力では基準信号Ｓ１と位相が合わなくなり、位相が合
うまでには相当に長い時間がかがり望ましくなかった。

このような問題点を解決するために本出願人は昭和５８
年９月２９日イ」けの特許出願（発明の名称［自走発振
器の発振周期制御装置」）を提出している。この特許出
願に係る発明の場合、基４）１信号欠落後のゲート動作
禁止解除期間が長くなり、このため基型信号欠落後のノ
イズに月して自走発振、器が発振を開始してしまうこと
があった。

本発明は、−」二連のように基準信号が欠落するなどし
て自走発振器の出、Ｉノと基準信号との間の位相関係が
合わなくなっても直ちに両者の位相関係か合うようにす
るとともに更に前記特許出願に係る発明を改良し基準信
号欠落後のノイズに対する誤動作をより確実に防止する
ことをＵ的とする。

以下、本発明を図面に示す実施例に基づり）て詳細１こ
説明する。第３図はこの実施例の回路図であり、第１図
と対応する部分には同一の符号をイー１す。

符号１はＴｏの発振周期を有するとともに発振開始後か
ら該期間Ｔｏより短い期間１’　２　、　ｉ”　２　’
　、　ｉ”２”、、、の間デート動作禁止信号を出力す
る自走発振器、２は第１ゲート手段としてのアンド回路
、３は入力端子Ｔと出力端子Ｑとリセット端子Ｒとを有
しアンド回路２からのハイレベルの信号Ｓ２によりリセ
ット出力Ｓ３を出力するＴ７リツプ７０ツブである。４
は、前記リセ・ノド出力Ｓ３によりリセットされるとと
もに前記自走発振器１が前記リセット出力Ｓ３によりリ
セットされずに前記定周期゛ｒ１を越えて発振を継続し
たときに該自走発振器１から出力されるオーバーフロー
信号Ｓ６をカウントするカウンタ、５はこのカウンタ４
のカウント出力をデコードするデ゛コーグである。

即ち、このデコーダ５は、カウンタ４のオーバーフロー
信号Ｓ６のカウント出力が例えば「１」であれば出力端
子５１にハイレベルのデコード出力を出力し、そのカウ
ント出力が例えば［２］であれば出力端子５２にハイレ
ベルのデコード出力を出力するようになっている。一方
、発振器１は、第４図に示すように発振開始時からのゲ
ート動作禁止期間Ｔ２をこのカウンタのカウント出力に
対応して変更設定する設定子８ｔ６を含む。この設定手
段６は、クロック端子Ｃとカウンタリセット端子Ｒと例
えば合計６ビツト分のビ・ノド出力端子ＬＳＢ、ＬＳ＆
、２ｂｉＬ、２ｂｉｔ、３ｂ＋Ｌ、、　、　、　ト発振
出力端子ＯＵ　Ｔとを有するカウンタ６１を有する。こ
のカウンタ６１はカウンタリセット端子Ｒへのリセット
入力によりリセットされてカウント動作を開始する。こ
のカウント動作のタイミングはクロック端子Ｃへのクロ
ック入力により決定される。この設定手段６はまた、例
えば４個の第１ないしｉ４アンド回路６２ａ、６２ｂ、
６２ｃ、（ｉ２ｄおよび例えば４個の第１ないし第４Ｒ
８’７リツプ７０ツブ６３ａ、６３ｂ、６３ｃ、６３ｄ
を備える。図中の「○」は前記ビット出力端子ＬＳＢ、
、、と各アンド回路６２ａ、、、どの接続点を示す。こ
のように各接続点が選択されているのでカウンタ６１の
カウント出力に応じて第１Ｒ３７リツプ７０ツブ６３ａ
の出力端子Ｑからは第１デート動作禁止期間Ｔ、２の間
口−レベルとなる第１デート動作禁止信号ＧＳＩが、第
２ＲＳフリツプ７０ツブ６３ｂの出力端子Ｑからはｔｔ
Ｓ２ゲートグー禁止期間Ｔ２’の間口−レベルとなる第
２ゲート動作禁止信号ＧＳ２が、第３ＲＳフリツプフロ
ツプ６３ｃの出力端子Ｑからはｌ、　３ゲ一ト動作禁止
期間Ｔ２゛の間口−レベルとなる第３ゲート動作禁止信
号ＧＳ３が、第４　ＲＳ　７　’Ｊツブ７０ツブ６３ｄ
の出力端子Ｑからは第４ゲート動作禁止期間Ｔ２’”の
間口−レベルとなる第４ゲート動作禁止信号ＧＳ４がそ
れぞれ出力される。７は、第２ゲート手段であり、この
第２ゲート手段７はオア回路７１と第５ないしｌｉ’ｓ
８アンド回路７２ａ、　７２１ｉ、　？　２ｃ、　７２
ｄとを有する。第１．Ｒ８７リツプ７０ツブ６３ａの出
力端子Ｑは第５アンド回路７２ａに、ｔＪ、　２　ＲＳ
　７リツプ７０ツブ６３ｂの出力端子ＱはｆｊＳ６アン
Ｖ回路７２１）に、第３ＲＳフリツプ７０ツブ６３ｃの
出力端子Ｑは第７アンド回路？２ｃに、ｆｔ５４　ＲＳ
フリップ７０ツブ６３ｄの出力端子Ｑ　Ｊ、ｔ　ｍ　８
アンド回路７２ｄにそれぞれ接続される。各アンド回路
７２ａｙ７２ｂｙ？　２ｃｔ７２ｄはデコーダ５にも接
続される。また、オア回路７１は第１ゲート手段として
のアンド回路２に接続される。尚、第１　Ｒ３７リツプ
７０ツブ６３ａの出力端子Ｑがら第５アンド回路７２ａ
に与えられる第１ゲート動作禁止信号ＧＳＩにおける第
１ゲート動作禁止期間′１゛２は基準信号Ｓ１の定周期
期間Ｔ１の例えば９８％に設定される。更に、自走発振
器１の発振周期１’　（＋は前記定周期期間Ｔ１の例え
ば１０５％に設定されているものとする。

次に、動作を第５図を参照しながら説明する。

第５図（、）は定周期′ｌ゛１を有する基準信号＄１の
登ルタイミングを禾・七ｔｅｌ　−飢もＦ顕（１＞　）
ｌ＋白十益振器１のリセット動作の説明に供する図であ
る６また、第５図において、ＴＯは自走発振器１の発振
周期を示し、Ｔ２．Ｔ２’、Ｔ２”、Ｔ２”’はゲート
動作禁止期間を示す。時刻し１から時刻ｔ３までは基準
信号Ｓ１が時刻ｔ１で欠落していなかったので設定手段
６の第１Ｒ８７リツプフロツプ６３ａの出力端子Ｑから
ローレベルの第１ゲート動作禁止信号ＧＳ１が出力され
、これは第５アンド回路？２ａに与えられる。このとき
、カウンタ４には廃振器１からオーバーフロー信号Ｓ６
が与えられていないのでデコーダ５の出力端子５１から
ハイレベルの信号が第５アンド回路７２ａに与えられる
一方、デコーダ５の他の出力端子５２，５３．５４から
はローレベルの信号が他の各アンド回路？　２’ｂ、　
？　２ｃ、　７２ｄに与えられる。したがって、オア回
路７１からアンド回路２には第１ゲート動作禁止信号Ｇ
ＳＩが出力されることになり、該アンド回路２は時刻ｔ
１から第１ゲート動作禁止期同Ｔ２の間だけ経過した時
刻［２になるまでゲート動作を禁止される。次に、時刻
ｔ３において基準信号Ｓ１が欠落しｒことする。そうす
ると、自走発振器１は、カウンタ４に月してオーバー７
０−信号Ｓ６を出力し、これに上りカウンタ４は＋１カ
ウントアツフ゛する。カウンタ４のカウント出力はデコ
ーダ５に出力される。デコーダ５は出力端子５２からハ
イレベルの出力を第６アンド回路７２１〕に与える。こ
れにより、設定手段６からは第２ゲート動作禁止伯号Ｇ
Ｓ２のみが第６アンド回路７２１１を介してオア回路？
■に出力される。

したがって、アンド回路２は発振器１が時刻し４で自己
発振を開始してから第２デート動作禁止期間Ｔ２’の間
だけ経過した時刻１６までゲート動作を禁止される。こ
の場合、第２ゲート動作禁止期間Ｔ２’は第１ゲート動
作禁止期間′■゛２よりも短くなっている。次ｔこ、更
ｌこ」□目（（信号Ｓ１が時刻し７で欠落したとする。

この場合は、前記と同様にして自走発振器１は、カウン
タ４に対してオーバーフロー信号Ｓ６を出力し、これに
よりカウンタ４は更に＋１カウントアツプする。カウン
タ４のカウント出力はデコーダ５１こ出力される。デコ
ーダ５は今度は出力端子５３から２１イレベルの出力を
第７アンド回路７２ｃに与える。これにより、設定手段
６からは第３ゲート動作禁止信号ＧＳ３のみが第７アン
ド回路７２ｃを介してオア回路７１に出力される。した
かって、アンド回路２は発振器１が時刻上８で自己発振
を開始してから第３ゲート動作禁止期間Ｔ２゛の間だけ
経過した時刻ｔ９までゲート動作を禁止される。この場
合、第３ゲー）動作禁止期ｐｉ　Ｔ　２　”は第２ゲー
ト動作禁止期間Ｔ２’よりも短くなっている。更に、基
準信号Ｓ１が時刻ｔｌｏでも欠落したとする。この場合
も、前記と同様にして自走発振器１は、カウンタ４に対
してオーバーフロー信号Ｓ６を出力し、これに上りカウ
ンタ４は更にまた＋１カウントア・ンプする。カウンタ
４のカウント出力はテ゛コーダ５に出力される。デフ−
７５は今度は出力端子５４からハイレベルの出力を第８
アンド回路７２ｃｌに与える。これにより、設定手段６
からは第４デート動作禁止信号ＧＳ４のみが第８アンド
回路７２ｄを介してオア回路７１に出力される。したが
つて、アンド回路２は発振器１が時刻ｔ１２で自己発振
を開始してから第４デー魁動作禁止期１”ＪＩＴ２゛゛
の間だけ経過した時刻Ｌ１３までデート動作を禁止され
る。この場合、第４ゲート動作禁止期間Ｔ２”’は第３
ゲート動作禁止期間Ｔ２゛よりも短くなっている。この
Ｊ：うにして、この実施例ではゲート動作禁止期間が基
準信号Ｓ１の欠落回数に応じて順次匂くなり、例えば時
刻Ｌ１４で次の基準信号Ｓ１がアンド回路２に人力され
たときには既にデート動作づ、〜正信号が立ち下がって
おり発振器１がこの基準４５号Ｓ１によりリセットサれ
ないということかなくなる。ところで、第４図の設定手
段６では例えば時刻ＬｌｌにノイズＮが入力された場合
は、該時刻Ｌｌｌでは既にゲート動作禁止４１１号がな
いので発振器１がこのノイズＮによリリセントされ破線
で示−・Ｖように時刻ｔｌｌがら時刻Ｌ］５まで発振し
てしまうおそれかあった。

第６図はこれを解決する他の設定手段６゛の構成を示す
図であり、第５図と対応する部分には同一の符号をイ１
１す。第６図のカウンタ６１とＲＳフリップフロップ６
３ａ、６３ｂ、６３ｃ、６３ｄとは前記設定手段６と同
様である。この設定手段６゛では第９ないし第１６アン
ド回路６２ａ゛ないし６２ｃｌ”まで有し、各アンド回
路はそれぞれ対応する各Ｒ８７リツプフロツプのセット
入力端子Ｓとす七７ト入力端子Ｒとに接続される。した
がって、ｌＲ８７リツプ７０ツブ６３ａからは発振器１
が自己発振を開始し、カウンタ６１が第１カウント値の
とぎになってから第１ゲート動作禁止角イ除期間１゛３
が経過するまでの開、ｆＸＳｌゲート動作禁止解除信号
ＧＳＭが出力され、第２ＲＳフリツプ７０ツブ６３１）
からは発振器１が自己発振を開始し、カウンタ６１が第
２カウント値のときになってから第２デート動作禁止解
除期間Ｔ３’が経過するまでの間、第２ゲート動作禁止
解除信号ＧＳ２’が出力され、第３Ｒ８７１ｊツブ７０
ツブ６３ｃがらは発振器１か自己発振を開始し、カウン
タ６１が第３カウント値になってから第３ゲート動作禁
止解除期間Ｔ３゛が経過するまでの間、第３デート動作
禁止解除信号ＧＳ３’が出力され、第４１７Ｓ７リップ
７０ツブ６３ｄからは発振器１が自己発振を開始し、カ
ウンタ６１が第４カウント値になってから第４ゲート動
作禁止解除期間Ｔ　３　””（ただしＴ　３　＝　Ｔ　
３　’　＝　ｉ゛３ゝ”＝’ｌ’３””）が経過するま
での間、第４ゲーＦ動作禁止解除信号ＧＳ４’が出力さ
れる。８はアンド回路であり、このアンド回路８には発
振器１とカウンタ４とからリセ、２ト検出出力が与えら
れる。

次に、設定手段６゛の動作を第７図を参照して説明する
。第７図（ｌｌ）は第６図（ａ）に、ｆ５７図（ｂ）は
第６図（ｂ）にそれぞれ対応する。時刻Ｌ１に基準信号
Ｓ１が入力される。このときは、デコーダ５はその出力
端子５１からハイレベルの信号を第５ρ アンド回路７２ａに与えているとともに池の出力端子５
２，５３．５４からはローレベルの信号を他の各アンド
回路７２　ｂｙ　７２　ｅ＋　７２　ｄに与えている。

設定子￥ｉ６′の第１１１３７リツプ７０ツブ６’３ａ
は時刻ｔ１から時刻し２になるまではローレベル出力を
出力している。ところが、発振器１が自己発振してから
時刻Ｌ２ｔこなると該時刻ｔ２から次の時刻し４が経過
する主での第１デート動作禁止解除期間Ｔ３は第１Ｒ３
７リツプフロンプ６３ａはハイレベルの信号を出力する
。このため゛、第５アンド回路７２ａは第１デート動作
禁止解除信号ＧＳＩ’をオア回路７１を介してアンド回
路２に与える。

次に、時刻ｔ３で基準信号Ｓ１が欠落すると発振器１°
は時刻ｔ５で自己発振を開始する。このとき、カウンタ
４は発振器１からのオーバーフロー信号Ｓ６により＋１
カウントアツプする。デコーダ５はカウントアツプした
カウンタ４のカウント出力によ１）その出力端子５２か
らハイレベルの信号を第６アンド回路７２ｂにのみ与え
る。こうして、発振器１が時刻ｔ５で発振を開始し時刻
ｔ６になると、設定手段６゛はこの時刻ｔ６から第２ゲ
ート動作禁止解除期間Ｔ３”が経過する次の時刻Ｌ８ま
では＠２Ｒ３７リツプ７０ツブ６３ｂから第２ゲート動
作禁止解除信号ＧＳ２”を出力させる。したがって、第
２ゲート動作禁止解除信号ＧＳ２’は第６アンド回路７
２ｂおよびオア回路７１を介してアンド回路２に与えら
れて該アンド回路２のゲート動作の禁止が解除される。

第２ゲート動作禁止解除信号ＧＳ２’かｊｊ、えられて
いる期間（Ｔ３’）は前回の期間（１”　：３　）と等
しい。更に、時刻ｔ７で基準信号Ｓ１が欠落すると前詰
と同様にしてカウンタ４は発振器１からのオーバーフロ
ー信号Ｓ６１こより＋１力１ンンＩ・アップする。□デ
コーダ５（土カウントアツプしたカウンタ４のカウント
出力によりその出力端子５３から７１イレベルの信号を
第７アンド回路？２ｃにのみＪｊえる。ここで、発振−
器１は時刻Ｌ９で発振を開始し、時刻ｔｌｏになると、
設定手段６゛はこの時刻１１０から！ｌｌ′ｓ３ゲート
動作グー解除期間Ｔ　３　”が経過する次の時刻ｔ１２
までは第３　ＲＳ　７１）ツブフロ・７プ６３ｃから第
３ゲート動作禁止解除信号Ｇ　Ｓ　：（’を出力させる
。したがって、ｆｆ１３デ一ト動作禁止解除信号ＧＳ３
’は第７アンド回路？２ｃおよびオア回路７１を介して
アンド回路２に与えられて該アンド回路２のゲート動作
の禁止が解除される。第３ゲート動作禁止１１イ除信号
ＧＳ３’が与えられている第３ゲート動作禁止解除期間
１”　３　”は前回の期間（Ｔ　３　’）と等しい。次
に、時刻ｔｌｌで基準信号Ｓ１があれば発振器１はリセ
ツｉれて、時刻１１１から発振を開始する。このように
、この実施例では基準信号Ｓ１が欠落するなどしても基
準信号Ｓ１と自走発振器１の発振出力との間の位相関係
を次の基準信号Ｓ１が発生するときにはこの発生ｌこ同
期して両者の位相関係を合わせることができるとともに
ゲート動作禁止解除期間が基１１（信号の欠落ごとに順
次短くならないので例えば時刻Ｌ１４にノイズＮがあっ
ても、このノイズＮにより発振器１がリセットされでし
まうことが防止される。尚、この実施例は例えばＶＴＲ
の記録モード時におり・で、映像信号の垂直同期信号を
前記基準信号とし、ＶＴＲにおいてこの基準信号に基づ
し１て新たに垂直同期信号を作成する場合に適用するこ
とがでｂる。

以上のように本発明によれば自走発振周期１゛０を有す
る自走発振器の該自走゛発振周期”ＦＯよりも短い定周
期Ｔ１の基準信号が与えられるデート手段と、このデー
ト手段の出力により自走発振器の発振動作をリセットす
るリセット出方を該自走発振器に与えるリセット手段と
を４）１１１えるとともに自走発振器は発振ＩＪｆＪ始
１１、νがら１ｉｆｆ記定周ノＵ’ｌ”ｌよりも短い期
間Ｔ　２でデート手段に則してゲート動作を禁止する自
走発振器の発振周期制御装置において、前記リセット出
力によりリセットされるとともに前記自走発振器が前記
リセット出方によりリセットされずに前記定周期′１゛
１を越えて発振を継続したときに該自走発振器から出力
されるオーバーフロー信号をカウントするカウンタを設
置す、前記自走発振器は発振開始時からのゲート動作禁
止期間′Ｉ゛２をこのカウンタのカウント出力に対応し
て変更設定する設定手段を含み、前記ゲート手段は前記
カウント出力にス・ｊ応する設定手段からの設定出力に
よりゲート動作の禁止期間Ｔ２を制御するようにしたの
で、Ｍ　Ｘ’；信号が欠落するなどしても次の基準信号
が発生するときには自走発振器をリセットさせてその発
振動作を最初から開始させることができる。したがって
、ノ占準信号との間の位相関係にズレがあっても迅速に
かつ正確にその位相関係を合わせて自走発振器の発振動
作を制御することができるとともにゲート動作禁止期間
を制御でべろのでノイズにより発振器がリセットされる
おそれをなくすことができる。

【図面の簡単な説明】

第１図は、従来例の回路図、第２図は第１図の動作説明
に供する図、第３図ないし第７図はけ本発明の実施例に
係り、第３図は実施例の回路図、第４図は第３図の発振
器の設定手段の４＋’７成図、第５図はその動作説明に
供する図、第６図は他の設定手段の構成図、第７図はそ
の動作説明に供する図である。 １０１．自走発振器、２６１．アンド回路（ゲート手段
）、３．、、Ｔ７リツプフロツプ、４．。 、カウンタ、５１０．デコーダ、６．６’、、、設定手
段、７００．ゲート手段、 出願人　口　−ム株式会社 代理人　弁理士　岡田和秀

Claims (1)

【特許請求の範囲】
1. （１）自走発振周期′ｒｏを有する自走発振器の該自走
   発振周期］゛０よりも用い定周期゛ｒ１の基準信号が与
   えシれるデート手段と、このデート手段の出力により自
   走発振器の発振動作をリセットするリセット出力を該自
   走発振器にり４えるリセット手段とを備えるとともに自
   □走界振器は発振開始時から前記定周期′１゛１よりも
   短い期間′１゛２でゲート手段に対してゲート動作を禁
   止する自走発振器の発振周期制御装置において、１１；
   ｉ記すセット出カに上りリセットされるとともに１ｉｉ
   Ｊ記１′１走発振器がｉ）η記すセット出力によりリセ
   ットされずに前記定周期Ｔ′１を越えて発振を継続した
   ときに該自走発振器から出力されるオーバーフロー信号
   □をカウントするカウンタを設け、前記自走発振器は発
   振開始時からのゲート動作禁止Ｊｕｌ　Ｉｆｌｌ　”Ｉ
   ”　２をこのカウンタのカウント出力に対応して変更改
   定する設定手段を含み、前記ゲート手段は前記カウント
   出力に対応する設定手段からの設定出力によりゲート動
   作の禁止期間Ｔ２を制御する、自走発振器の発振周期制
   御装置。