JPH0440124A - Digital correlation device - Google Patents

Digital correlation device

Info

Publication number
JPH0440124A
JPH0440124A JP2147712A JP14771290A JPH0440124A JP H0440124 A JPH0440124 A JP H0440124A JP 2147712 A JP2147712 A JP 2147712A JP 14771290 A JP14771290 A JP 14771290A JP H0440124 A JPH0440124 A JP H0440124A
Authority
JP
Japan
Prior art keywords
spreading code
circuit
signal
phase
correlation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2147712A
Other languages
Japanese (ja)
Inventor
Kazuhiro Maruyama
和弘 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2147712A priority Critical patent/JPH0440124A/en
Publication of JPH0440124A publication Critical patent/JPH0440124A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To instantaneously obtain correlation without being affected by a phase by deciding the degree of correlation between a spread spectrum reception (SS) signal and a spreading code by fetching the number of coincident bits between the respectively detected SS signal and the spreading code by each coincidence detection signal each time one cycle of the spreading code passes while inverting the phase of the SS signal or of the spreading code. CONSTITUTION:Each time a first coincidence detection circuit 31 detects the coincidence by exclusively ORing the SS signal, which phase is inverted by a phase inversion circuit 7, and the spreading code to be outputted from a spreading code generation circuit 2, a coincidence signal is outputted and the number of the signals is counted by a first counter circuit 51. On the other hand, a second coincidence detection circuit 32 similarly detects coincidence between the SS signal, which phase is not inverted, to be applied from a buffer circuit 8 and the spreading code for each bit, and a second counter circuit 52 counts the number of coincidence signals. On the other hand, each time one cycle of the spreading code to be outputted from the spreading code generation circuit 2 passes, a control circuit 9 respectively reads the count values of the first and second counter circuits 51 and 52 and decides the degree of correlation.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、スペクトラム拡散通信等で使用されるディ
ジタル相関器に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a digital correlator used in spread spectrum communication and the like.

〔従来の技術〕[Conventional technology]

第3図は例えば特開平1−319862号公報に示され
た従来のディジタル相関器を示すブロック図である0図
において、1はディジタル化されたスペクトラム拡散受
信信号(以下、SS信号という)が入力される入力端子
であり、2はこのSS信号に含まれるべき拡散符号を発
生する拡散符号発生回路である。3はSS信号と拡散符
号を入力信号とし、それら両信号の各ビットの一致を検
出する1例えば排他的論理和回路等による一致検出回路
である。
FIG. 3 is a block diagram showing a conventional digital correlator disclosed in, for example, Japanese Unexamined Patent Publication No. 1-319862. 2 is a spreading code generating circuit that generates a spreading code to be included in this SS signal. Reference numeral 3 designates a coincidence detection circuit 1, which uses an SS signal and a spreading code as input signals, and detects coincidence of each bit of these two signals, for example, by an exclusive OR circuit.

4は入力端子1より入力゛されたSS信号の位相を切り
換えて、正位相のまま、もしくは逆位相に反転させて一
致検出回路3に入力する位相切り換え回路である。5は
一致検出回路3にて検出されたSS信号と拡散符号との
一致ビット数を計数するカウンタ、回路である。6は拡
散符号の一周期が経過する度にカウンタ回路5の計数値
を取り込み、それに基づいてSS信号と拡散符号との相
関の度合いを判定し、相関がないと判定された場合には
前記位相切り換え回路4にSS信号の位相の切り換えを
指示する制御回路である。
Reference numeral 4 denotes a phase switching circuit which switches the phase of the SS signal inputted from the input terminal 1 and inputs it to the coincidence detection circuit 3 either as a positive phase or inverted to an opposite phase. Reference numeral 5 denotes a counter or circuit for counting the number of matching bits between the SS signal detected by the matching detection circuit 3 and the spreading code. 6 takes in the count value of the counter circuit 5 every time one period of the spreading code passes, and based on it, determines the degree of correlation between the SS signal and the spreading code, and if it is determined that there is no correlation, the phase This is a control circuit that instructs the switching circuit 4 to switch the phase of the SS signal.

次に動作について説明する。制御回路6はまず、位相切
り換え回路4に対して制御信号を送り1位相切り換え回
路4の状態を、例えば入力されたSS信号が位相反転さ
れることなくそのまま出力されるように設定する。これ
によって、−数構出回路3は拡散符号発生回路2の発生
した拡散符号と、このSS信号との排他的論理和をとっ
て各ビット毎の一致検出を行う、この−数構出回路3に
よる検出結果はカウンタ回路5に送られ、カウンタ回路
5はその一致信号の数を計数する。
Next, the operation will be explained. First, the control circuit 6 sends a control signal to the phase switching circuit 4 to set the state of the one-phase switching circuit 4 so that, for example, the input SS signal is output as is without phase inversion. As a result, the -number construction circuit 3 performs the exclusive OR of the spreading code generated by the spreading code generation circuit 2 and this SS signal to detect coincidence for each bit. The detection result is sent to the counter circuit 5, and the counter circuit 5 counts the number of matching signals.

ここで、拡散符号の一周期が経過すると、制御回路6は
カウンタ回路5よりその計数値の読み込みを行い、同時
にカウンタ回路5をリセットして計数値をクリアする0
次に、制御回路6は読み込んだ計数値に基づいて相関値
を演算し、それをあらかじめ定められた基準値と比較す
る。その結果。
Here, when one period of the spreading code has passed, the control circuit 6 reads the counted value from the counter circuit 5, and at the same time resets the counter circuit 5 to clear the counted value.
Next, the control circuit 6 calculates a correlation value based on the read count value and compares it with a predetermined reference value. the result.

算出した相関値が基準値より大きければSS信号と拡散
符号との相関がとれたことになるので、この一連の処理
を終了して、処理を同期ルーチンに渡す。
If the calculated correlation value is larger than the reference value, it means that the SS signal and the spreading code are correlated, so this series of processing is completed and the processing is passed to the synchronization routine.

また、相関値が基準値より小さな場合、当該信号が、送
信側での拡散符号が自局のそれとは異なる他局宛のSS
信号、あるいはノイズである可能性が高いが、SS信号
の位相と拡散符号の位相が正反対である可能性もある。
Also, if the correlation value is smaller than the reference value, the signal is sent to an SS destined for another station whose spreading code on the transmitting side is different from that of the own station.
There is a high possibility that it is a signal or noise, but it is also possible that the phase of the SS signal and the phase of the spreading code are completely opposite.

従って、制御回路6は位相切り換え回路4に制御信号を
送って、位相切り換え回路4の状態を入力されたSS信
号が位相反転されて出力されるように設定する。以下、
前述の場合と同様に、−数構出回路3で拡散符号と当該
位相の反転したSS信号のビット毎の一致検出を行って
、その一致信号の数をカウンタ回路5で計数し、制御回
路6にてその計数値に基づく相関値より相関の度合いを
判定する。
Therefore, the control circuit 6 sends a control signal to the phase switching circuit 4 to set the state of the phase switching circuit 4 so that the phase of the input SS signal is inverted and output. below,
As in the case described above, the minus number generation circuit 3 detects a bit-by-bit coincidence between the spreading code and the phase-inverted SS signal, the counter circuit 5 counts the number of coincidence signals, and the control circuit 6 The degree of correlation is determined from the correlation value based on the counted value.

その結果、相関値が基準値より小さければ、再度SS信
号の位相を反転させて以上の動作を繰り返し実行する。
As a result, if the correlation value is smaller than the reference value, the phase of the SS signal is inverted again and the above operation is repeated.

また、自局宛のSS信号で、その位相が反転されている
ために相関がとれなかった場合には、このSS信号の位
相反転によってその相関値が基準値より大きくなる。従
って、当該SS信号は拡散符号との正しい相関が得られ
ることになる。
Furthermore, if a correlation cannot be taken because the phase of the SS signal addressed to the own station is inverted, the correlation value becomes larger than the reference value due to the phase inversion of the SS signal. Therefore, the SS signal has a correct correlation with the spreading code.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来のディジタル相関器は以上のように構成されている
ので、送信側において送信すべきデータのマークおよび
スペースによって位相が反転するようなSS信号の受信
に際しては、SS信号の位相が反転する度に相関がとれ
なくなり、その都度、SS信号の位相を反転させて、拡
散符号の一周期にわたるSS信号と拡散符号の相関検出
を再度とることが必要となり、従って、SS信号の位相
が反転すると拡散符号の一周期分、相関がとれない時間
が発生し、SS信号と拡散符号の相関がとれるまでに多
くの時間を要し、さらに、送信すべきデータの1ビツト
に対して一周期の拡散符号を割り付けた場合は、SS信
号と逆位相になって相関検出を行っても相関がとれず、
データの受信が不可能になるなどの課題があった。
Since the conventional digital correlator is configured as described above, when receiving an SS signal whose phase is inverted depending on marks and spaces of the data to be transmitted on the transmitting side, each time the phase of the SS signal is inverted, Whenever the correlation is lost, it is necessary to invert the phase of the SS signal and redetect the correlation between the SS signal and the spreading code over one period of the spreading code. Therefore, when the phase of the SS signal is reversed, the spreading code There is a period of time during which no correlation can be established, and it takes a long time for the SS signal and the spreading code to be correlated. If the signal is assigned, the phase will be opposite to the SS signal and no correlation will be detected even if correlation detection is performed.
There were issues such as the inability to receive data.

この発明は上記のような課題を解消するためになされた
もので、送信すべきデータのマークおよびスペースによ
って位相が反転するSS信号を、その位相に影響される
ことなく瞬時に、そのSS信号と拡散符号との相関がと
れるディジタル相関器を得ることを目的とする。
This invention was made to solve the above-mentioned problem, and it can instantly convert an SS signal whose phase is inverted depending on the marks and spaces of the data to be transmitted, without being affected by the phase. The purpose is to obtain a digital correlator that can correlate with the spreading code.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係るディジタル相関器は、SS信号と拡散符
号の各ビットの一致を検出する一致検出回路を2つ用意
し、一方の一致検出回路に入力されるSS信号もしくは
拡散符号の位相を反転させる位相反転回路と、拡散符号
が一周期経過する度に各−数構出回路でそれぞれ検出し
たSS信号と拡散符号との一致ビットの数を取り込んで
、当該一致ビット数に基づいてSS信号と拡散符号との
相関の度合いを判定する制御回路とを設けたものである
The digital correlator according to the present invention includes two coincidence detection circuits that detect coincidence between each bit of an SS signal and a spreading code, and inverts the phase of the SS signal or spreading code input to one of the coincidence detection circuits. Each time the phase inversion circuit and the spreading code pass one period, the number of matching bits between the SS signal and the spreading code detected by each minus number detection circuit is taken in, and the SS signal and the spreading code are spread based on the number of matching bits. A control circuit for determining the degree of correlation with the code is provided.

〔作用〕[Effect]

この発明における制御回路は、SS信号と拡散符号のい
ずれか一方が位相反転された、第1の一致検出回路によ
って検出されたSS信号と拡散符号との一致ビット数を
計数する第1のカウンタ回路の計数値と、SS信号と拡
散符号のいずれもが位相反転されていない、第2の一致
検出回路にて検出されたSS信号と拡散符号との一致ビ
ット数を計数する第2のカウンタ回路の計数値とを、拡
散符号の一周期が経過する度に取り込み、取り込んだ各
計数値に基づいてSS信号と拡散符号との相関の度合い
を判定することにより、送信すべきデータのマークおよ
びスペースによって位相が反転するSS信号であっても
、その位相に影響されることなく拡散符号との相関を瞬
時にとることができるディジタル相関器を実現する。
The control circuit in the present invention includes a first counter circuit that counts the number of matching bits between the SS signal and the spreading code detected by the first matching detection circuit, in which the phase of either the SS signal or the spreading code is inverted. of a second counter circuit that counts the number of matching bits between the SS signal and the spreading code detected by the second matching detection circuit in which neither the SS signal nor the spreading code is phase inverted. The count value is captured every time one period of the spreading code passes, and the degree of correlation between the SS signal and the spreading code is determined based on each captured count value. To realize a digital correlator that can instantaneously take the correlation with a spreading code without being affected by the phase of an SS signal, even if the phase is inverted.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。第1
図において、1は入力端子、2は拡散符号発生回路で、
第3図に同一符号を付した従来のそれらと同一、あるい
は相当部分である。また、31.32はSS信号と拡散
符号とを入力信号とし、それら両信号の各ビットの一致
を検出する第1および第2の一致検出回路であり、これ
ら第1および第2の一致検出回路31.32は従来の一
致検出回路3と同等の構成となっている。
An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, 1 is an input terminal, 2 is a spreading code generation circuit,
These parts are the same as or equivalent to those in the prior art, which are denoted by the same reference numerals in FIG. Reference numerals 31 and 32 denote first and second coincidence detection circuits which receive the SS signal and the spreading code as input signals and detect coincidence of each bit of these two signals.These first and second coincidence detection circuits 31 and 32 have the same configuration as the conventional coincidence detection circuit 3.

51は第1の一致検出回路31にて検出されたSS信号
と拡散符号との一致ビット数を計数する第1のカウンタ
回路であり、52は同じく第2の一致検出回路32にて
検出されたSS信号と拡散符号との一致ビット数を計数
する第2のカウンタ回路である。これら第1および第2
のカウンタ回路51.52も従来のカウンタ回路5と同
等の構成となっている。
51 is a first counter circuit that counts the number of matching bits between the SS signal and the spreading code detected by the first matching detection circuit 31; This is a second counter circuit that counts the number of matching bits between the SS signal and the spreading code. These first and second
The counter circuits 51 and 52 also have the same configuration as the conventional counter circuit 5.

7は入力端子1に入力されたSS信号をその位相を反転
させて第1の一致検出回路31に入力する位相反転回路
である。8はこの位相反転回路7が第1の一致検出回路
31に位相反転されたSS信号を供給するタイミングに
合わせて、前記SS信号を位相反転せずにそのまま第2
の一致検出回路32に入力するバッファ回路である。
A phase inversion circuit 7 inverts the phase of the SS signal input to the input terminal 1 and inputs the same to the first coincidence detection circuit 31. 8, the phase inversion circuit 7 supplies the phase-inverted SS signal to the first coincidence detection circuit 31, and the phase inversion circuit 7 supplies the phase-inverted SS signal to the second coincidence detection circuit 31 without inverting the phase of the SS signal.
This is a buffer circuit that inputs input to the coincidence detection circuit 32 of.

9は拡散符号の一周期が経過する度に、第1のカウンタ
回路51および第2のカウンタ回路52の計数値を読み
込んでそれぞれの相関値を演算し、各相関値をあらかじ
め設定されている基準値と比較してSS信号と拡散符号
との相関の度合いを判定する制御回路である。
9 reads the count values of the first counter circuit 51 and the second counter circuit 52 every time one period of the spreading code passes, calculates each correlation value, and calculates each correlation value according to a preset standard. This is a control circuit that determines the degree of correlation between the SS signal and the spreading code by comparing the values.

次に動作について説明する。ここで、第2図はその動作
手順を示すフローチャートである。
Next, the operation will be explained. Here, FIG. 2 is a flowchart showing the operating procedure.

当該ディジタル相関器が動作を開始すると、制御回路9
はまず、拡散符号発生回路2、第1.第2の一致検出回
路31,32、第1.第2のカウンタ回路51,52.
位相反転回路7.およびバッファ回路8に対して、リセ
ット等の初期設定を行う(ステップ5TI)、次に制御
回路9は、拡散符号発生回路2、第1.第2の一致検出
回路31.32.第1.第2のカウンタ回路51゜52
への相関処理の開始の指示を行う(ステップ5T2)。
When the digital correlator starts operating, the control circuit 9
First, the spreading code generating circuit 2, the first . The second coincidence detection circuits 31, 32, the first . Second counter circuits 51, 52 .
Phase inversion circuit 7. and the buffer circuit 8, initial settings such as reset are performed (step 5TI). Next, the control circuit 9 controls the spreading code generation circuit 2, the first . Second coincidence detection circuit 31.32. 1st. Second counter circuit 51°52
An instruction is given to start correlation processing to (step 5T2).

これによって、第1の一致検出回路31は位相反転回路
7にて位相が反転されたSS信号と、拡散符号発生回路
2から出力される拡散符号との排他的論理和をとり、各
ビット毎の一致検出を行って、一致を検出する度に一致
信号を出力する。この一致信号は第1のカウンタ回路5
1に送られて計数される。また、第2の一致検出回路3
2も同様に、バッファ回路8より与えられる位相反転が
行われていないSS信号と拡散符号の各ビット毎の一致
検出を行い、第2のカウンタ回路52はその一致信号の
計数を行う。
As a result, the first coincidence detection circuit 31 calculates the exclusive OR of the SS signal whose phase has been inverted by the phase inversion circuit 7 and the spreading code output from the spreading code generation circuit 2, and calculates the A match is detected and a match signal is output every time a match is detected. This coincidence signal is sent to the first counter circuit 5.
1 and counted. In addition, the second coincidence detection circuit 3
Similarly, the second counter circuit 52 performs coincidence detection for each bit of the SS signal, which is not subjected to phase inversion, provided by the buffer circuit 8 and the spreading code, and the second counter circuit 52 counts the coincidence signals.

一方、拡散符号発生回路2から出力される拡散符号の一
周期が経過する度に、制御回路9は第1のカウンタ回路
51および第2のカウンタ回路52の計数値をそれぞれ
読み込む(ステップ5T3)、この計数値の読み込みと
同時に、制御回路9は第1および第2のカウンタ回路5
1,52にリセット信号を与えて、それらの計数値をク
リアする(ステップ5T4)、次いで、制御回路9は各
カウンタ回路51.52から読み込んだ計数値に基づい
てそれぞれの相関値を演算する(ステップ5T5)、そ
して、得られた各相関値をあらかじめ設定されている基
準値と比較して大小関係を識別しくステップ5T6)、
その相関の度合いの判定を行う。
On the other hand, each time one period of the spreading code output from the spreading code generation circuit 2 passes, the control circuit 9 reads the count values of the first counter circuit 51 and the second counter circuit 52 (step 5T3), Simultaneously with reading this count value, the control circuit 9 controls the first and second counter circuits 5.
1 and 52 to clear their count values (step 5T4). Next, the control circuit 9 calculates each correlation value based on the count values read from each counter circuit 51 and 52 (step 5T4). step 5T5), and comparing each obtained correlation value with a preset reference value to identify the magnitude relationship step 5T6);
The degree of correlation is determined.

即ち、算出された相関値のいずれもが基準値より小さけ
れば、入力端子1より入力されたSS信号と拡散符号発
生回路2の出力する拡散符号との相関がとれなかったこ
とになる。このことは、当該信号が送信側での拡散符号
が自局のそれとは異なる他局宛のSS信号、あるいはノ
イズである可能性が高い、そのような場合には、処理を
ステップST6からステップST2に戻して、拡散符号
発生回路2.第1.第2の一致検出回路31゜32、第
1.第2のカウンタ回路51,52に対して、再度相関
処理の開始を指示する。
That is, if all of the calculated correlation values are smaller than the reference value, it means that the SS signal input from the input terminal 1 and the spreading code output from the spreading code generating circuit 2 cannot be correlated. This means that there is a high possibility that the signal is an SS signal addressed to another station whose spreading code on the transmitting side is different from that of the own station, or is noise. In such a case, the processing is changed from step ST6 to step ST2. Returning to the spreading code generation circuit 2. 1st. The second coincidence detection circuit 31°32, the first . The second counter circuits 51 and 52 are instructed to start correlation processing again.

一方、ステップST5にて算出された相関値のどちらか
が基準値以上であれば、SS信号と拡散符号との相関が
とれたことになり、SS信号の位相の正/逆にかかわり
なく相関がとれることを示している。従って、入力端子
1に入力されたSS信号の位相が正/逆どちらであって
も、そのSS信号は拡散符号発生回路2の出力する拡散
符号との相関がとれ、送信すべきデータのマークおよび
スペースによって位相が反転するSS信号を受信した場
合でも、その受信信号の位相の反転を考慮せずに、相関
動作を行うことができる。
On the other hand, if either of the correlation values calculated in step ST5 is equal to or greater than the reference value, it means that the SS signal and the spreading code are correlated, and regardless of whether the phase of the SS signal is positive or negative, the correlation is It shows that it can be removed. Therefore, regardless of whether the phase of the SS signal input to the input terminal 1 is positive or negative, the SS signal has a correlation with the spreading code output from the spreading code generating circuit 2, and the mark and the mark of the data to be transmitted are maintained. Even when an SS signal whose phase is inverted due to space is received, the correlation operation can be performed without considering the phase inversion of the received signal.

ステップST6にて相関値のどちらかが基準値以上であ
ると判定されると、この一連の処理を終了して、処理を
同期ルーチンへ渡す。
If it is determined in step ST6 that one of the correlation values is greater than or equal to the reference value, this series of processing is ended and the processing is passed to the synchronization routine.

なお、上記実施例では、制御回路の本体で第1および第
2のカウンタ回路から読み込んだ計数値に基づいてそれ
ぞれの相関値を演算し、それらを基準値と比較して相関
の度合いを判定するものを示したが、制御回路内に別途
比較回路を設け、まず、この比較回路にて第1および第
2のカウンタ回路からの計数値を基準値と比較し、比較
結果を制御回路の本体に出力するようにしてもよい、こ
のように構成することにより、制御回路本体の負荷を軽
減することができる。
In the above embodiment, the main body of the control circuit calculates each correlation value based on the count values read from the first and second counter circuits, and compares them with a reference value to determine the degree of correlation. However, a comparison circuit is provided separately within the control circuit, and first, this comparison circuit compares the count values from the first and second counter circuits with the reference value, and the comparison results are sent to the main body of the control circuit. By configuring it in this way, the load on the control circuit body can be reduced.

また、上記実施例では、SS信号の位相を位相反転回路
によって反転させ、第1の一致検出回路に入力する場合
について説明したが、SS信号はそのままの位相で第1
の一致検出回路に入力し、拡散符号発生回路の出力する
拡散符号の位相を反転して第1の一致検出回路に入力す
るようにしてもよく、上記実施例と同様の効果を奏する
Furthermore, in the above embodiment, a case has been described in which the phase of the SS signal is inverted by the phase inversion circuit and inputted to the first coincidence detection circuit, but the SS signal is inputted to the first coincidence detection circuit with the same phase.
The spreading code outputted from the spreading code generating circuit may be inputted to the first matching detection circuit, and the phase of the spreading code output from the spreading code generating circuit may be inverted and inputted to the first matching detection circuit, and the same effect as in the above embodiment can be obtained.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、SS信号と拡散符号
の各ビットの一致を検出する一致検出回路を2つ用意し
、その一方の一致検出回路に入力されるSS信号もしく
は拡散符号の位相を反転させる位相反転回路を設け、制
御回路にて拡散符号の一周期毎に各−敵役出回路でそれ
ぞれ検出したSS信号と拡散符号との一致ビットの数を
取り込んで、当該一致ビット数に基づいてSS信号と拡
散符号との相関の度合いを判定するように構成したので
、入力端子に入力されたSS信号はその位相が正/逆い
ずれであっても、拡散符号発生回路の出力する拡散符号
との相関をとることができて。
As described above, according to the present invention, two coincidence detection circuits for detecting coincidence between each bit of an SS signal and a spreading code are prepared, and the phase of the SS signal or spreading code input to one of the coincidence detection circuits is A phase inversion circuit is provided to invert the spread code, and the control circuit takes in the number of matching bits between the SS signal and the spreading code detected by each negative output circuit for each period of the spreading code, and calculates the number of matching bits based on the number of matching bits. Since the configuration is configured so that the degree of correlation between the SS signal and the spreading code is determined by I was able to draw a correlation with

送信すべきデータのマークおよびスペースによって位相
が反転するSS信号を受信した場合でも、その受信信号
の位相の反転を考慮せずに相関動作を行うことができ、
さらに、受信信号との遅延もなく瞬時に相関がとれて、
受信から同期までの時間を短縮できるディジタル相関器
が得られる効果がある。
Even when receiving an SS signal whose phase is inverted depending on the marks and spaces of the data to be transmitted, correlation operation can be performed without considering the phase inversion of the received signal.
Furthermore, correlation with the received signal is instantaneous and there is no delay.
This has the effect of providing a digital correlator that can shorten the time from reception to synchronization.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例によるディジタル相関器を
示すブロック図、第2図はその動作手順を示すフローチ
ャート、第3図は従来のディジタル相関器を示すブロッ
ク図である。 2は拡散符号発生回路、31は第1の一致検出回路、3
2は第2の一致検出回路、51は第1のカウンタ回路、
52は第2のカウンタ回路、7は位相反転回路、9は制
御回路。 なお、図中、同一符号は同一、又は相当部分を示す。 第 図
FIG. 1 is a block diagram showing a digital correlator according to an embodiment of the present invention, FIG. 2 is a flow chart showing its operating procedure, and FIG. 3 is a block diagram showing a conventional digital correlator. 2 is a spreading code generation circuit, 31 is a first coincidence detection circuit, 3
2 is a second coincidence detection circuit, 51 is a first counter circuit,
52 is a second counter circuit, 7 is a phase inversion circuit, and 9 is a control circuit. In addition, in the figures, the same reference numerals indicate the same or equivalent parts. Diagram

Claims (1)

【特許請求の範囲】[Claims] ディジタル化されたスペクトラム拡散受信信号に含まれ
るべき拡散符号を発生する拡散符号発生回路と、前記ス
ペクトラム拡散受信信号と拡散符号を入力信号とし、そ
れら両信号の各ビットの一致を検出する第1および第2
の一致検出回路と、前記第1の一致検出回路の入力信号
の一方の位相を反転させる位相反転回路と、前記第1の
一致検出回路にて検出された、前記スペクトラム拡散受
信信号と拡散符号との一致ビット数を計数する第1のカ
ウンタ回路と、前記第2の一致検出回路にて検出された
、前記スペクトラム拡散受信信号と拡散符号との一致ビ
ット数を計数する第2のカウンタ回路と、前記拡散符号
の一周期が経過する度に取り込んだ、前記第1および第
2のカウンタ回路の計数値に基づいて、前記スペクトラ
ム拡散受信信号と拡散符号との相関の度合いを判定する
制御回路とを備えたディジタル相関器。
a spreading code generating circuit that generates a spreading code to be included in a digitized spread spectrum reception signal; Second
a coincidence detection circuit, a phase inversion circuit that inverts one phase of the input signal of the first coincidence detection circuit, and the spread spectrum received signal and the spread code detected by the first coincidence detection circuit. a first counter circuit that counts the number of matching bits between the spread spectrum received signal and the spread code detected by the second matching detection circuit; a control circuit that determines the degree of correlation between the spread spectrum received signal and the spread code based on the count values of the first and second counter circuits that are captured every time one period of the spread code passes; Digital correlator with.
JP2147712A 1990-06-06 1990-06-06 Digital correlation device Pending JPH0440124A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2147712A JPH0440124A (en) 1990-06-06 1990-06-06 Digital correlation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2147712A JPH0440124A (en) 1990-06-06 1990-06-06 Digital correlation device

Publications (1)

Publication Number Publication Date
JPH0440124A true JPH0440124A (en) 1992-02-10

Family

ID=15436503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2147712A Pending JPH0440124A (en) 1990-06-06 1990-06-06 Digital correlation device

Country Status (1)

Country Link
JP (1) JPH0440124A (en)

Similar Documents

Publication Publication Date Title
US20020018518A1 (en) Generic finger architecture for spread spectrum applications
KR100359544B1 (en) Receiver and synchronous acquisition method
KR100381877B1 (en) Cdma baseband receiver capable of establishing synchronization with peripheral base stations
JP4664563B2 (en) Detection method and detection apparatus
KR100314333B1 (en) A receiving apparatus for a random access channel of a CDMA mobile communication system
US20060041576A1 (en) Data processsing deviceand data reception processing device
JPH0440124A (en) Digital correlation device
US5956369A (en) Spread spectrum multipath combining subsystem and method
JP4628591B2 (en) Spreading code generation circuit and demodulation circuit
US8144753B2 (en) Detection device of a spreading code and a timing, and a method thereof
JPH06216953A (en) Phase equivocation eliminating circuit
JP3025758B2 (en) Spread spectrum wireless communication equipment
KR0176105B1 (en) Initial synchronizing circuits of matched filter with memory equipment
JP2655117B2 (en) Frequency hopping control method
JPH06204976A (en) Digital correlation device
JPH05327688A (en) Synchronization device
JP2605601B2 (en) APS channel capture circuit
KR20010007030A (en) Improvements in or relating to delay lock loops
JPS63121332A (en) Spread spectrum communication system
JP2848229B2 (en) Receiver circuit
JPH0710054B2 (en) Digital correlator
KR100246756B1 (en) Apparatus and method for generating window signal
JP2762855B2 (en) Frame synchronization protection circuit
JP2880153B1 (en) Signal receiving apparatus in DS-CDMA system
JP2000270035A (en) Data demodulator