JPH0440124A - ディジタル相関器 - Google Patents
ディジタル相関器Info
- Publication number
- JPH0440124A JPH0440124A JP2147712A JP14771290A JPH0440124A JP H0440124 A JPH0440124 A JP H0440124A JP 2147712 A JP2147712 A JP 2147712A JP 14771290 A JP14771290 A JP 14771290A JP H0440124 A JPH0440124 A JP H0440124A
- Authority
- JP
- Japan
- Prior art keywords
- spreading code
- circuit
- signal
- phase
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、スペクトラム拡散通信等で使用されるディ
ジタル相関器に関するものである。
ジタル相関器に関するものである。
第3図は例えば特開平1−319862号公報に示され
た従来のディジタル相関器を示すブロック図である0図
において、1はディジタル化されたスペクトラム拡散受
信信号(以下、SS信号という)が入力される入力端子
であり、2はこのSS信号に含まれるべき拡散符号を発
生する拡散符号発生回路である。3はSS信号と拡散符
号を入力信号とし、それら両信号の各ビットの一致を検
出する1例えば排他的論理和回路等による一致検出回路
である。
た従来のディジタル相関器を示すブロック図である0図
において、1はディジタル化されたスペクトラム拡散受
信信号(以下、SS信号という)が入力される入力端子
であり、2はこのSS信号に含まれるべき拡散符号を発
生する拡散符号発生回路である。3はSS信号と拡散符
号を入力信号とし、それら両信号の各ビットの一致を検
出する1例えば排他的論理和回路等による一致検出回路
である。
4は入力端子1より入力゛されたSS信号の位相を切り
換えて、正位相のまま、もしくは逆位相に反転させて一
致検出回路3に入力する位相切り換え回路である。5は
一致検出回路3にて検出されたSS信号と拡散符号との
一致ビット数を計数するカウンタ、回路である。6は拡
散符号の一周期が経過する度にカウンタ回路5の計数値
を取り込み、それに基づいてSS信号と拡散符号との相
関の度合いを判定し、相関がないと判定された場合には
前記位相切り換え回路4にSS信号の位相の切り換えを
指示する制御回路である。
換えて、正位相のまま、もしくは逆位相に反転させて一
致検出回路3に入力する位相切り換え回路である。5は
一致検出回路3にて検出されたSS信号と拡散符号との
一致ビット数を計数するカウンタ、回路である。6は拡
散符号の一周期が経過する度にカウンタ回路5の計数値
を取り込み、それに基づいてSS信号と拡散符号との相
関の度合いを判定し、相関がないと判定された場合には
前記位相切り換え回路4にSS信号の位相の切り換えを
指示する制御回路である。
次に動作について説明する。制御回路6はまず、位相切
り換え回路4に対して制御信号を送り1位相切り換え回
路4の状態を、例えば入力されたSS信号が位相反転さ
れることなくそのまま出力されるように設定する。これ
によって、−数構出回路3は拡散符号発生回路2の発生
した拡散符号と、このSS信号との排他的論理和をとっ
て各ビット毎の一致検出を行う、この−数構出回路3に
よる検出結果はカウンタ回路5に送られ、カウンタ回路
5はその一致信号の数を計数する。
り換え回路4に対して制御信号を送り1位相切り換え回
路4の状態を、例えば入力されたSS信号が位相反転さ
れることなくそのまま出力されるように設定する。これ
によって、−数構出回路3は拡散符号発生回路2の発生
した拡散符号と、このSS信号との排他的論理和をとっ
て各ビット毎の一致検出を行う、この−数構出回路3に
よる検出結果はカウンタ回路5に送られ、カウンタ回路
5はその一致信号の数を計数する。
ここで、拡散符号の一周期が経過すると、制御回路6は
カウンタ回路5よりその計数値の読み込みを行い、同時
にカウンタ回路5をリセットして計数値をクリアする0
次に、制御回路6は読み込んだ計数値に基づいて相関値
を演算し、それをあらかじめ定められた基準値と比較す
る。その結果。
カウンタ回路5よりその計数値の読み込みを行い、同時
にカウンタ回路5をリセットして計数値をクリアする0
次に、制御回路6は読み込んだ計数値に基づいて相関値
を演算し、それをあらかじめ定められた基準値と比較す
る。その結果。
算出した相関値が基準値より大きければSS信号と拡散
符号との相関がとれたことになるので、この一連の処理
を終了して、処理を同期ルーチンに渡す。
符号との相関がとれたことになるので、この一連の処理
を終了して、処理を同期ルーチンに渡す。
また、相関値が基準値より小さな場合、当該信号が、送
信側での拡散符号が自局のそれとは異なる他局宛のSS
信号、あるいはノイズである可能性が高いが、SS信号
の位相と拡散符号の位相が正反対である可能性もある。
信側での拡散符号が自局のそれとは異なる他局宛のSS
信号、あるいはノイズである可能性が高いが、SS信号
の位相と拡散符号の位相が正反対である可能性もある。
従って、制御回路6は位相切り換え回路4に制御信号を
送って、位相切り換え回路4の状態を入力されたSS信
号が位相反転されて出力されるように設定する。以下、
前述の場合と同様に、−数構出回路3で拡散符号と当該
位相の反転したSS信号のビット毎の一致検出を行って
、その一致信号の数をカウンタ回路5で計数し、制御回
路6にてその計数値に基づく相関値より相関の度合いを
判定する。
送って、位相切り換え回路4の状態を入力されたSS信
号が位相反転されて出力されるように設定する。以下、
前述の場合と同様に、−数構出回路3で拡散符号と当該
位相の反転したSS信号のビット毎の一致検出を行って
、その一致信号の数をカウンタ回路5で計数し、制御回
路6にてその計数値に基づく相関値より相関の度合いを
判定する。
その結果、相関値が基準値より小さければ、再度SS信
号の位相を反転させて以上の動作を繰り返し実行する。
号の位相を反転させて以上の動作を繰り返し実行する。
また、自局宛のSS信号で、その位相が反転されている
ために相関がとれなかった場合には、このSS信号の位
相反転によってその相関値が基準値より大きくなる。従
って、当該SS信号は拡散符号との正しい相関が得られ
ることになる。
ために相関がとれなかった場合には、このSS信号の位
相反転によってその相関値が基準値より大きくなる。従
って、当該SS信号は拡散符号との正しい相関が得られ
ることになる。
従来のディジタル相関器は以上のように構成されている
ので、送信側において送信すべきデータのマークおよび
スペースによって位相が反転するようなSS信号の受信
に際しては、SS信号の位相が反転する度に相関がとれ
なくなり、その都度、SS信号の位相を反転させて、拡
散符号の一周期にわたるSS信号と拡散符号の相関検出
を再度とることが必要となり、従って、SS信号の位相
が反転すると拡散符号の一周期分、相関がとれない時間
が発生し、SS信号と拡散符号の相関がとれるまでに多
くの時間を要し、さらに、送信すべきデータの1ビツト
に対して一周期の拡散符号を割り付けた場合は、SS信
号と逆位相になって相関検出を行っても相関がとれず、
データの受信が不可能になるなどの課題があった。
ので、送信側において送信すべきデータのマークおよび
スペースによって位相が反転するようなSS信号の受信
に際しては、SS信号の位相が反転する度に相関がとれ
なくなり、その都度、SS信号の位相を反転させて、拡
散符号の一周期にわたるSS信号と拡散符号の相関検出
を再度とることが必要となり、従って、SS信号の位相
が反転すると拡散符号の一周期分、相関がとれない時間
が発生し、SS信号と拡散符号の相関がとれるまでに多
くの時間を要し、さらに、送信すべきデータの1ビツト
に対して一周期の拡散符号を割り付けた場合は、SS信
号と逆位相になって相関検出を行っても相関がとれず、
データの受信が不可能になるなどの課題があった。
この発明は上記のような課題を解消するためになされた
もので、送信すべきデータのマークおよびスペースによ
って位相が反転するSS信号を、その位相に影響される
ことなく瞬時に、そのSS信号と拡散符号との相関がと
れるディジタル相関器を得ることを目的とする。
もので、送信すべきデータのマークおよびスペースによ
って位相が反転するSS信号を、その位相に影響される
ことなく瞬時に、そのSS信号と拡散符号との相関がと
れるディジタル相関器を得ることを目的とする。
この発明に係るディジタル相関器は、SS信号と拡散符
号の各ビットの一致を検出する一致検出回路を2つ用意
し、一方の一致検出回路に入力されるSS信号もしくは
拡散符号の位相を反転させる位相反転回路と、拡散符号
が一周期経過する度に各−数構出回路でそれぞれ検出し
たSS信号と拡散符号との一致ビットの数を取り込んで
、当該一致ビット数に基づいてSS信号と拡散符号との
相関の度合いを判定する制御回路とを設けたものである
。
号の各ビットの一致を検出する一致検出回路を2つ用意
し、一方の一致検出回路に入力されるSS信号もしくは
拡散符号の位相を反転させる位相反転回路と、拡散符号
が一周期経過する度に各−数構出回路でそれぞれ検出し
たSS信号と拡散符号との一致ビットの数を取り込んで
、当該一致ビット数に基づいてSS信号と拡散符号との
相関の度合いを判定する制御回路とを設けたものである
。
この発明における制御回路は、SS信号と拡散符号のい
ずれか一方が位相反転された、第1の一致検出回路によ
って検出されたSS信号と拡散符号との一致ビット数を
計数する第1のカウンタ回路の計数値と、SS信号と拡
散符号のいずれもが位相反転されていない、第2の一致
検出回路にて検出されたSS信号と拡散符号との一致ビ
ット数を計数する第2のカウンタ回路の計数値とを、拡
散符号の一周期が経過する度に取り込み、取り込んだ各
計数値に基づいてSS信号と拡散符号との相関の度合い
を判定することにより、送信すべきデータのマークおよ
びスペースによって位相が反転するSS信号であっても
、その位相に影響されることなく拡散符号との相関を瞬
時にとることができるディジタル相関器を実現する。
ずれか一方が位相反転された、第1の一致検出回路によ
って検出されたSS信号と拡散符号との一致ビット数を
計数する第1のカウンタ回路の計数値と、SS信号と拡
散符号のいずれもが位相反転されていない、第2の一致
検出回路にて検出されたSS信号と拡散符号との一致ビ
ット数を計数する第2のカウンタ回路の計数値とを、拡
散符号の一周期が経過する度に取り込み、取り込んだ各
計数値に基づいてSS信号と拡散符号との相関の度合い
を判定することにより、送信すべきデータのマークおよ
びスペースによって位相が反転するSS信号であっても
、その位相に影響されることなく拡散符号との相関を瞬
時にとることができるディジタル相関器を実現する。
以下、この発明の一実施例を図について説明する。第1
図において、1は入力端子、2は拡散符号発生回路で、
第3図に同一符号を付した従来のそれらと同一、あるい
は相当部分である。また、31.32はSS信号と拡散
符号とを入力信号とし、それら両信号の各ビットの一致
を検出する第1および第2の一致検出回路であり、これ
ら第1および第2の一致検出回路31.32は従来の一
致検出回路3と同等の構成となっている。
図において、1は入力端子、2は拡散符号発生回路で、
第3図に同一符号を付した従来のそれらと同一、あるい
は相当部分である。また、31.32はSS信号と拡散
符号とを入力信号とし、それら両信号の各ビットの一致
を検出する第1および第2の一致検出回路であり、これ
ら第1および第2の一致検出回路31.32は従来の一
致検出回路3と同等の構成となっている。
51は第1の一致検出回路31にて検出されたSS信号
と拡散符号との一致ビット数を計数する第1のカウンタ
回路であり、52は同じく第2の一致検出回路32にて
検出されたSS信号と拡散符号との一致ビット数を計数
する第2のカウンタ回路である。これら第1および第2
のカウンタ回路51.52も従来のカウンタ回路5と同
等の構成となっている。
と拡散符号との一致ビット数を計数する第1のカウンタ
回路であり、52は同じく第2の一致検出回路32にて
検出されたSS信号と拡散符号との一致ビット数を計数
する第2のカウンタ回路である。これら第1および第2
のカウンタ回路51.52も従来のカウンタ回路5と同
等の構成となっている。
7は入力端子1に入力されたSS信号をその位相を反転
させて第1の一致検出回路31に入力する位相反転回路
である。8はこの位相反転回路7が第1の一致検出回路
31に位相反転されたSS信号を供給するタイミングに
合わせて、前記SS信号を位相反転せずにそのまま第2
の一致検出回路32に入力するバッファ回路である。
させて第1の一致検出回路31に入力する位相反転回路
である。8はこの位相反転回路7が第1の一致検出回路
31に位相反転されたSS信号を供給するタイミングに
合わせて、前記SS信号を位相反転せずにそのまま第2
の一致検出回路32に入力するバッファ回路である。
9は拡散符号の一周期が経過する度に、第1のカウンタ
回路51および第2のカウンタ回路52の計数値を読み
込んでそれぞれの相関値を演算し、各相関値をあらかじ
め設定されている基準値と比較してSS信号と拡散符号
との相関の度合いを判定する制御回路である。
回路51および第2のカウンタ回路52の計数値を読み
込んでそれぞれの相関値を演算し、各相関値をあらかじ
め設定されている基準値と比較してSS信号と拡散符号
との相関の度合いを判定する制御回路である。
次に動作について説明する。ここで、第2図はその動作
手順を示すフローチャートである。
手順を示すフローチャートである。
当該ディジタル相関器が動作を開始すると、制御回路9
はまず、拡散符号発生回路2、第1.第2の一致検出回
路31,32、第1.第2のカウンタ回路51,52.
位相反転回路7.およびバッファ回路8に対して、リセ
ット等の初期設定を行う(ステップ5TI)、次に制御
回路9は、拡散符号発生回路2、第1.第2の一致検出
回路31.32.第1.第2のカウンタ回路51゜52
への相関処理の開始の指示を行う(ステップ5T2)。
はまず、拡散符号発生回路2、第1.第2の一致検出回
路31,32、第1.第2のカウンタ回路51,52.
位相反転回路7.およびバッファ回路8に対して、リセ
ット等の初期設定を行う(ステップ5TI)、次に制御
回路9は、拡散符号発生回路2、第1.第2の一致検出
回路31.32.第1.第2のカウンタ回路51゜52
への相関処理の開始の指示を行う(ステップ5T2)。
これによって、第1の一致検出回路31は位相反転回路
7にて位相が反転されたSS信号と、拡散符号発生回路
2から出力される拡散符号との排他的論理和をとり、各
ビット毎の一致検出を行って、一致を検出する度に一致
信号を出力する。この一致信号は第1のカウンタ回路5
1に送られて計数される。また、第2の一致検出回路3
2も同様に、バッファ回路8より与えられる位相反転が
行われていないSS信号と拡散符号の各ビット毎の一致
検出を行い、第2のカウンタ回路52はその一致信号の
計数を行う。
7にて位相が反転されたSS信号と、拡散符号発生回路
2から出力される拡散符号との排他的論理和をとり、各
ビット毎の一致検出を行って、一致を検出する度に一致
信号を出力する。この一致信号は第1のカウンタ回路5
1に送られて計数される。また、第2の一致検出回路3
2も同様に、バッファ回路8より与えられる位相反転が
行われていないSS信号と拡散符号の各ビット毎の一致
検出を行い、第2のカウンタ回路52はその一致信号の
計数を行う。
一方、拡散符号発生回路2から出力される拡散符号の一
周期が経過する度に、制御回路9は第1のカウンタ回路
51および第2のカウンタ回路52の計数値をそれぞれ
読み込む(ステップ5T3)、この計数値の読み込みと
同時に、制御回路9は第1および第2のカウンタ回路5
1,52にリセット信号を与えて、それらの計数値をク
リアする(ステップ5T4)、次いで、制御回路9は各
カウンタ回路51.52から読み込んだ計数値に基づい
てそれぞれの相関値を演算する(ステップ5T5)、そ
して、得られた各相関値をあらかじめ設定されている基
準値と比較して大小関係を識別しくステップ5T6)、
その相関の度合いの判定を行う。
周期が経過する度に、制御回路9は第1のカウンタ回路
51および第2のカウンタ回路52の計数値をそれぞれ
読み込む(ステップ5T3)、この計数値の読み込みと
同時に、制御回路9は第1および第2のカウンタ回路5
1,52にリセット信号を与えて、それらの計数値をク
リアする(ステップ5T4)、次いで、制御回路9は各
カウンタ回路51.52から読み込んだ計数値に基づい
てそれぞれの相関値を演算する(ステップ5T5)、そ
して、得られた各相関値をあらかじめ設定されている基
準値と比較して大小関係を識別しくステップ5T6)、
その相関の度合いの判定を行う。
即ち、算出された相関値のいずれもが基準値より小さけ
れば、入力端子1より入力されたSS信号と拡散符号発
生回路2の出力する拡散符号との相関がとれなかったこ
とになる。このことは、当該信号が送信側での拡散符号
が自局のそれとは異なる他局宛のSS信号、あるいはノ
イズである可能性が高い、そのような場合には、処理を
ステップST6からステップST2に戻して、拡散符号
発生回路2.第1.第2の一致検出回路31゜32、第
1.第2のカウンタ回路51,52に対して、再度相関
処理の開始を指示する。
れば、入力端子1より入力されたSS信号と拡散符号発
生回路2の出力する拡散符号との相関がとれなかったこ
とになる。このことは、当該信号が送信側での拡散符号
が自局のそれとは異なる他局宛のSS信号、あるいはノ
イズである可能性が高い、そのような場合には、処理を
ステップST6からステップST2に戻して、拡散符号
発生回路2.第1.第2の一致検出回路31゜32、第
1.第2のカウンタ回路51,52に対して、再度相関
処理の開始を指示する。
一方、ステップST5にて算出された相関値のどちらか
が基準値以上であれば、SS信号と拡散符号との相関が
とれたことになり、SS信号の位相の正/逆にかかわり
なく相関がとれることを示している。従って、入力端子
1に入力されたSS信号の位相が正/逆どちらであって
も、そのSS信号は拡散符号発生回路2の出力する拡散
符号との相関がとれ、送信すべきデータのマークおよび
スペースによって位相が反転するSS信号を受信した場
合でも、その受信信号の位相の反転を考慮せずに、相関
動作を行うことができる。
が基準値以上であれば、SS信号と拡散符号との相関が
とれたことになり、SS信号の位相の正/逆にかかわり
なく相関がとれることを示している。従って、入力端子
1に入力されたSS信号の位相が正/逆どちらであって
も、そのSS信号は拡散符号発生回路2の出力する拡散
符号との相関がとれ、送信すべきデータのマークおよび
スペースによって位相が反転するSS信号を受信した場
合でも、その受信信号の位相の反転を考慮せずに、相関
動作を行うことができる。
ステップST6にて相関値のどちらかが基準値以上であ
ると判定されると、この一連の処理を終了して、処理を
同期ルーチンへ渡す。
ると判定されると、この一連の処理を終了して、処理を
同期ルーチンへ渡す。
なお、上記実施例では、制御回路の本体で第1および第
2のカウンタ回路から読み込んだ計数値に基づいてそれ
ぞれの相関値を演算し、それらを基準値と比較して相関
の度合いを判定するものを示したが、制御回路内に別途
比較回路を設け、まず、この比較回路にて第1および第
2のカウンタ回路からの計数値を基準値と比較し、比較
結果を制御回路の本体に出力するようにしてもよい、こ
のように構成することにより、制御回路本体の負荷を軽
減することができる。
2のカウンタ回路から読み込んだ計数値に基づいてそれ
ぞれの相関値を演算し、それらを基準値と比較して相関
の度合いを判定するものを示したが、制御回路内に別途
比較回路を設け、まず、この比較回路にて第1および第
2のカウンタ回路からの計数値を基準値と比較し、比較
結果を制御回路の本体に出力するようにしてもよい、こ
のように構成することにより、制御回路本体の負荷を軽
減することができる。
また、上記実施例では、SS信号の位相を位相反転回路
によって反転させ、第1の一致検出回路に入力する場合
について説明したが、SS信号はそのままの位相で第1
の一致検出回路に入力し、拡散符号発生回路の出力する
拡散符号の位相を反転して第1の一致検出回路に入力す
るようにしてもよく、上記実施例と同様の効果を奏する
。
によって反転させ、第1の一致検出回路に入力する場合
について説明したが、SS信号はそのままの位相で第1
の一致検出回路に入力し、拡散符号発生回路の出力する
拡散符号の位相を反転して第1の一致検出回路に入力す
るようにしてもよく、上記実施例と同様の効果を奏する
。
以上のように、この発明によれば、SS信号と拡散符号
の各ビットの一致を検出する一致検出回路を2つ用意し
、その一方の一致検出回路に入力されるSS信号もしく
は拡散符号の位相を反転させる位相反転回路を設け、制
御回路にて拡散符号の一周期毎に各−敵役出回路でそれ
ぞれ検出したSS信号と拡散符号との一致ビットの数を
取り込んで、当該一致ビット数に基づいてSS信号と拡
散符号との相関の度合いを判定するように構成したので
、入力端子に入力されたSS信号はその位相が正/逆い
ずれであっても、拡散符号発生回路の出力する拡散符号
との相関をとることができて。
の各ビットの一致を検出する一致検出回路を2つ用意し
、その一方の一致検出回路に入力されるSS信号もしく
は拡散符号の位相を反転させる位相反転回路を設け、制
御回路にて拡散符号の一周期毎に各−敵役出回路でそれ
ぞれ検出したSS信号と拡散符号との一致ビットの数を
取り込んで、当該一致ビット数に基づいてSS信号と拡
散符号との相関の度合いを判定するように構成したので
、入力端子に入力されたSS信号はその位相が正/逆い
ずれであっても、拡散符号発生回路の出力する拡散符号
との相関をとることができて。
送信すべきデータのマークおよびスペースによって位相
が反転するSS信号を受信した場合でも、その受信信号
の位相の反転を考慮せずに相関動作を行うことができ、
さらに、受信信号との遅延もなく瞬時に相関がとれて、
受信から同期までの時間を短縮できるディジタル相関器
が得られる効果がある。
が反転するSS信号を受信した場合でも、その受信信号
の位相の反転を考慮せずに相関動作を行うことができ、
さらに、受信信号との遅延もなく瞬時に相関がとれて、
受信から同期までの時間を短縮できるディジタル相関器
が得られる効果がある。
第1図はこの発明の一実施例によるディジタル相関器を
示すブロック図、第2図はその動作手順を示すフローチ
ャート、第3図は従来のディジタル相関器を示すブロッ
ク図である。 2は拡散符号発生回路、31は第1の一致検出回路、3
2は第2の一致検出回路、51は第1のカウンタ回路、
52は第2のカウンタ回路、7は位相反転回路、9は制
御回路。 なお、図中、同一符号は同一、又は相当部分を示す。 第 図
示すブロック図、第2図はその動作手順を示すフローチ
ャート、第3図は従来のディジタル相関器を示すブロッ
ク図である。 2は拡散符号発生回路、31は第1の一致検出回路、3
2は第2の一致検出回路、51は第1のカウンタ回路、
52は第2のカウンタ回路、7は位相反転回路、9は制
御回路。 なお、図中、同一符号は同一、又は相当部分を示す。 第 図
Claims (1)
- ディジタル化されたスペクトラム拡散受信信号に含まれ
るべき拡散符号を発生する拡散符号発生回路と、前記ス
ペクトラム拡散受信信号と拡散符号を入力信号とし、そ
れら両信号の各ビットの一致を検出する第1および第2
の一致検出回路と、前記第1の一致検出回路の入力信号
の一方の位相を反転させる位相反転回路と、前記第1の
一致検出回路にて検出された、前記スペクトラム拡散受
信信号と拡散符号との一致ビット数を計数する第1のカ
ウンタ回路と、前記第2の一致検出回路にて検出された
、前記スペクトラム拡散受信信号と拡散符号との一致ビ
ット数を計数する第2のカウンタ回路と、前記拡散符号
の一周期が経過する度に取り込んだ、前記第1および第
2のカウンタ回路の計数値に基づいて、前記スペクトラ
ム拡散受信信号と拡散符号との相関の度合いを判定する
制御回路とを備えたディジタル相関器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147712A JPH0440124A (ja) | 1990-06-06 | 1990-06-06 | ディジタル相関器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147712A JPH0440124A (ja) | 1990-06-06 | 1990-06-06 | ディジタル相関器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0440124A true JPH0440124A (ja) | 1992-02-10 |
Family
ID=15436503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2147712A Pending JPH0440124A (ja) | 1990-06-06 | 1990-06-06 | ディジタル相関器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0440124A (ja) |
-
1990
- 1990-06-06 JP JP2147712A patent/JPH0440124A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020018518A1 (en) | Generic finger architecture for spread spectrum applications | |
| KR100359544B1 (ko) | 수신 장치 및 동기 포착 방법 | |
| KR100381877B1 (ko) | 주변 기지국들과 동기를 확립할 수 있는 cdma 기저대역 수신기 | |
| JP4664563B2 (ja) | 検出方法及び検出装置 | |
| KR100314333B1 (ko) | 부호분할 다중 액세스 이동 통신 시스템의 랜덤 액세스 채널수신장치 | |
| US20060041576A1 (en) | Data processsing deviceand data reception processing device | |
| JPH0440124A (ja) | ディジタル相関器 | |
| US5956369A (en) | Spread spectrum multipath combining subsystem and method | |
| JP4628591B2 (ja) | 拡散符号発生回路及び復調回路 | |
| US8144753B2 (en) | Detection device of a spreading code and a timing, and a method thereof | |
| JPH06216953A (ja) | 位相曖昧度除去回路 | |
| JP3025758B2 (ja) | スペクトラム拡散無線通信装置 | |
| KR0176105B1 (ko) | 기억소자를 갖는 정합필터의 초기동기확립회로 | |
| JP2655117B2 (ja) | 周波数ホッピング制御方式 | |
| JPH06204976A (ja) | ディジタル相関器 | |
| JPH05327688A (ja) | 同期装置 | |
| JP2605601B2 (ja) | Apsチャネル取り込み回路 | |
| KR20010007030A (ko) | 지연 로크 루프의 또는 이와 관련한 것의 향상 | |
| JPS63121332A (ja) | スペクトラム拡散通信方式 | |
| JP2848229B2 (ja) | 受信回路 | |
| JPH0710054B2 (ja) | ディジタル相関器 | |
| KR100246756B1 (ko) | 윈도우신호의 발생장치 및 방법 | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JP2880153B1 (ja) | Ds−cdmaシステムにおける信号受信装置 | |
| JP2000270035A (ja) | データ復調装置 |