JPH0440530A - リアルタイム処理装置 - Google Patents
リアルタイム処理装置Info
- Publication number
- JPH0440530A JPH0440530A JP2147812A JP14781290A JPH0440530A JP H0440530 A JPH0440530 A JP H0440530A JP 2147812 A JP2147812 A JP 2147812A JP 14781290 A JP14781290 A JP 14781290A JP H0440530 A JPH0440530 A JP H0440530A
- Authority
- JP
- Japan
- Prior art keywords
- data
- flag
- memory
- stack
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はレジスタ・メモリの高速データ退避機能を持つ
リアルタイム処理装置に関するものである。
リアルタイム処理装置に関するものである。
従来の技術
従来、割込み発生や、プロシジャコール時において、ス
タック領域にデータを退避さぜ、レジスタ・メモリを再
度使用することが行なわれている。この退避の際、全デ
ータを退避させるには時間がかかり、割込みの応答性を
悪くすることがら、演算結果等、データに重要性のある
ものだけを退避させるｋいうことが行なわれてきている
。
タック領域にデータを退避さぜ、レジスタ・メモリを再
度使用することが行なわれている。この退避の際、全デ
ータを退避させるには時間がかかり、割込みの応答性を
悪くすることがら、演算結果等、データに重要性のある
ものだけを退避させるｋいうことが行なわれてきている
。
発明が解決しようとする課題
しかしながら、退避データの選定を退避命令実行時に行
なう必要があり、そのためプログラム作成時にわずられ
しさがあった。また、退避する必要があるレジスタやメ
モリセグメントを指定する専用のレジスタがなかったた
め、プログラムカウンタ等はハードウェアで退避させる
ことができるが、レジスタ・メモリのデータそのものは
ソフトウェアで退避させる必要があった。このため、高
速な退避動作ができず、ソフトウェアの負担も大きなも
のになっていた。
なう必要があり、そのためプログラム作成時にわずられ
しさがあった。また、退避する必要があるレジスタやメ
モリセグメントを指定する専用のレジスタがなかったた
め、プログラムカウンタ等はハードウェアで退避させる
ことができるが、レジスタ・メモリのデータそのものは
ソフトウェアで退避させる必要があった。このため、高
速な退避動作ができず、ソフトウェアの負担も大きなも
のになっていた。
本発明は上記従来の課題を解決するもので、割込み発生
時やプロシジャコール時において、レジスタ・メモリの
高速データ退避機能を備えることにより高速応答性を実
現するリアルタイム処理装置を提供することを目的とす
る。
時やプロシジャコール時において、レジスタ・メモリの
高速データ退避機能を備えることにより高速応答性を実
現するリアルタイム処理装置を提供することを目的とす
る。
課題を解決するための手段
この目的を達成するために、レジスタ・メモリにスタッ
クに退避するかどうかを示すフラグを持ち、このフラグ
はレジスタまたはメモリにデータ格納すると同時にセッ
トまたはリセットできるように構成されている。
クに退避するかどうかを示すフラグを持ち、このフラグ
はレジスタまたはメモリにデータ格納すると同時にセッ
トまたはリセットできるように構成されている。
作用
この構成により、割込み時またはプロシジャコール時に
高速データ退避が実現でき、プログラムへの負担が軽減
される。
高速データ退避が実現でき、プログラムへの負担が軽減
される。
実施例
以下本発明の実施例について説明する。
第１図は本発明の一実施例であるリアルタイム処理装置
のブロック図である。レジスタファイルまたはメモリ１
は割込み発生時またはプロシジャコール時等に、スタッ
クに退避するかどうかのフラグ（以下退避フラグ）を持
ち、このフラグはＲＯＭ５の命令コードをμＲＯＭ４で
解読した結果によりセット、リセットされる。割込みま
たはプロシジャコールが処理されるときはμＲＯＭ４よ
り退避データ判断部２が制御されレジスタファイルまた
はメモリ１の退避フラグによってスタック領域３にデー
タを退避させるかどうかを判断する。μＲＯＭ４を介し
てＲＯＭ５により退避フラグをセットまたはクリアする
かはユーザーがＲＯＭ作成時に判断でき、演算やデータ
移動等の命令実行と同時に退避フラグをセット、リセッ
トすることができ、データ退避時に再指定する必要がな
く、高速処理が可能である。
のブロック図である。レジスタファイルまたはメモリ１
は割込み発生時またはプロシジャコール時等に、スタッ
クに退避するかどうかのフラグ（以下退避フラグ）を持
ち、このフラグはＲＯＭ５の命令コードをμＲＯＭ４で
解読した結果によりセット、リセットされる。割込みま
たはプロシジャコールが処理されるときはμＲＯＭ４よ
り退避データ判断部２が制御されレジスタファイルまた
はメモリ１の退避フラグによってスタック領域３にデー
タを退避させるかどうかを判断する。μＲＯＭ４を介し
てＲＯＭ５により退避フラグをセットまたはクリアする
かはユーザーがＲＯＭ作成時に判断でき、演算やデータ
移動等の命令実行と同時に退避フラグをセット、リセッ
トすることができ、データ退避時に再指定する必要がな
く、高速処理が可能である。
第２図、第３図にレジスタファイルまたはメモノ］のデ
ータ構造を示す。本体のデータ６に退避フラグが付加さ
れている構造であるが、第２図に示すように本体データ
６と退避フラグとが一組のデータとして存在し、一連の
データ構造を持つ場合と、第３図に示すように本体デー
タ６が一つのデータ構造を構成し、退避フラグは別に一
つのまとまったデータとして存在することが考えられて
おり、本発明では、データ構成を特に規定しない。
ータ構造を示す。本体のデータ６に退避フラグが付加さ
れている構造であるが、第２図に示すように本体データ
６と退避フラグとが一組のデータとして存在し、一連の
データ構造を持つ場合と、第３図に示すように本体デー
タ６が一つのデータ構造を構成し、退避フラグは別に一
つのまとまったデータとして存在することが考えられて
おり、本発明では、データ構成を特に規定しない。
第４図は命令のフォーマットを示した図であり、命令コ
ード８、付加ビット９、オペランド１０゜１１から構成
されている。オペランドは２オペランド形式の場合を示
したが、３オペランドや特殊形であっても差しつかえな
い。退避フラグ７は付加ビット９により制御される。ユ
ーザの判断や高級言語コンパイラにより付加ビット９を
変化させることによりデータを退避するか否かが決定さ
れる。
ード８、付加ビット９、オペランド１０゜１１から構成
されている。オペランドは２オペランド形式の場合を示
したが、３オペランドや特殊形であっても差しつかえな
い。退避フラグ７は付加ビット９により制御される。ユ
ーザの判断や高級言語コンパイラにより付加ビット９を
変化させることによりデータを退避するか否かが決定さ
れる。
発明の効果
以上にように本発明によれば、ハードウェアによって高
速なデータ退避動作を実現することにより、リアルタイ
ム処理装置を実現することができる。
速なデータ退避動作を実現することにより、リアルタイ
ム処理装置を実現することができる。
第１図は本発明の一実施例であるリアルタイム処理装置
のブロック図、第２図および第３図は本発明のレジスタ
ファイルまたはメモリの内部構成を示す図、第４図は本
発明の命令のフォーマットを示す図である。 ■・・・・・・レジスタファイル或いはメモリ、２・・
・・・・退避データ判断部、３・・・・・・スタック領
域、４・・・・・・μＲＯＭ、５・・・・・・ＲＯＭ、
６・・・・・・データ本体、７・・・・・・退避フラグ
、８・・・・・・命令コード、９・・・・・・付加ビッ
ト、１０．１１・・・・・・オペランド。 図 第３図
のブロック図、第２図および第３図は本発明のレジスタ
ファイルまたはメモリの内部構成を示す図、第４図は本
発明の命令のフォーマットを示す図である。 ■・・・・・・レジスタファイル或いはメモリ、２・・
・・・・退避データ判断部、３・・・・・・スタック領
域、４・・・・・・μＲＯＭ、５・・・・・・ＲＯＭ、
６・・・・・・データ本体、７・・・・・・退避フラグ
、８・・・・・・命令コード、９・・・・・・付加ビッ
ト、１０．１１・・・・・・オペランド。 図 第３図
Claims (3)
- （１）データを格納するメモリセルとそのデータを割込
み発生時またはプロシジャコール時にスタックに退避す
るかどうかを示すフラグをあらかじめ決まったデータの
大きさ毎に持ち、割込み或いは例外発生時、プロシジャ
コール時等にメモリ内の該フラグを参照し、該スタック
に退避するかどうかを判断することを特徴とするリアル
タイム処理装置。 - （２）割込み例外発生時またはプロシジャコール時にス
タックにデータを退避させるかどうかを示すフラグのセ
ット、リセットをオペランドデータをストアする命令の
命令コードについてその情報を付加ビットとして持ち、
マイクロＲＯＭの解読結果によりデータ格納と同時にメ
モリセル内のデータを退避させるかどうかのフラグをセ
ット，リセットできることを特徴とする請求項１記載の
リアルタイム処理装置。 - （３）データを格納するメモリセルとそのデータを割込
み発生時またはプロシジャコール時に、スタックに退避
させる際、データ退避を含めた一斉のデータ退避動作を
ハードウェアで実行することを特徴とする請求項１記載
のリアルタイム処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147812A JPH0440530A (ja) | 1990-06-06 | 1990-06-06 | リアルタイム処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147812A JPH0440530A (ja) | 1990-06-06 | 1990-06-06 | リアルタイム処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0440530A true JPH0440530A (ja) | 1992-02-10 |
Family
ID=15438777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2147812A Pending JPH0440530A (ja) | 1990-06-06 | 1990-06-06 | リアルタイム処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0440530A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63311537A (ja) * | 1987-06-15 | 1988-12-20 | Pfu Ltd | 演算処理装置 |
| JPS6462734A (en) * | 1987-09-03 | 1989-03-09 | Nec Corp | Microprogram controller |
-
1990
- 1990-06-06 JP JP2147812A patent/JPH0440530A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63311537A (ja) * | 1987-06-15 | 1988-12-20 | Pfu Ltd | 演算処理装置 |
| JPS6462734A (en) * | 1987-09-03 | 1989-03-09 | Nec Corp | Microprogram controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6021489A (en) | Apparatus and method for sharing a branch prediction unit in a microprocessor implementing a two instruction set architecture | |
| CN100470485C (zh) | 多操作系统协同工作实现方法 | |
| JPH0795278B2 (ja) | 処理装置の割込制御方式 | |
| JPS6212529B2 (ja) | ||
| JPH03171231A (ja) | マイクロコンピュータシステム | |
| JPH0440530A (ja) | リアルタイム処理装置 | |
| JP2000284964A (ja) | Ｖｌｉｗプロセッサにおける効率的なサブ命令エミュレーション | |
| JPH0895798A (ja) | データ処理装置 | |
| JP2708647B2 (ja) | コプロセサによる補助機能のサポート方法 | |
| US20060149862A1 (en) | DMA in processor pipeline | |
| JP2002196938A (ja) | 例外処理フロー用の装置及びその処理実行方法 | |
| JP2023151592A (ja) | 情報処理装置、及び情報処理装置の動作制御方法 | |
| JPS5829051A (ja) | 演算処理装置 | |
| JPH02173826A (ja) | データ処理装置 | |
| JPH01201730A (ja) | 情報処理装置 | |
| JPS623345A (ja) | 割込方式 | |
| JP3334613B2 (ja) | 調速方法と調速装置及びマイクロプログラム制御装置 | |
| JPS61279935A (ja) | プログラム処理方式 | |
| JPH04245337A (ja) | マイクロプロセッサ | |
| JPS5971542A (ja) | 演算処理装置 | |
| JPH03218529A (ja) | 高速割込み処理装置 | |
| JPS61112240A (ja) | デ−タ処理装置 | |
| JPS61233838A (ja) | 情報処理装置 | |
| JPH0764802A (ja) | リアルタイムシステムのシミュレーション装置 | |
| JPS61251936A (ja) | 仮想計算機システム |