JPH0440569A

JPH0440569A - 基板ｃａｄ装置

Info

Publication number: JPH0440569A
Application number: JP2147973A
Authority: JP
Inventors: Satoru Inoue; 哲井上
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1990-06-06
Filing date: 1990-06-06
Publication date: 1992-02-10
Anticipated expiration: 2014-03-24
Also published as: JP2874289B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はプリント基板等の作成を支援する基板ＣＡＤ装
置に関し、特に、閉じた形状を有するプレーン図形を用
いて配線を行う基板ＣＡＤ装置に関するものである。

（従来の技術）例えば、プリント板ＣＡＤ装置を用いて配線作業を行う
場合、通常は、ライン図形（線分から構成される図形）
を使用して配線を行う。しかし、電源部等において線幅
を太くしたり、あるいは途中で線幅をなめらかに変更し
たい場合等には、プレーン図形（一般に線分と円弧から
構成される装次元的法がりを持った閉じた図形）を用い
て配線を行う。

従来の基板ＣＡＤ装置では、第９図に示されるように、
始点アから終点イまで配線を施すためにカーソル２２を
移動させていくと、この配線の途中では配線経路５４が
示されるのみであり、２点間の結線が終了した後に、第
１０図に示すように肉付けを行ってプレーン図形５５を
作成している。

（発明が解決しようとする課題）本願発明者の検討によれば、上述した従来の技術には、
以下の問題点があることが明らかとなった。

（１）配線途中は、配線パターン（すなわち、プレーン
図形）の形状がわからない。

（２）リアルタイムデザインルールチェック（配線間の
クリアランスやショート不良の発生等、他の図形との配
線ルール違反の有無を、図形作成時点でリアルタイムに
行うチェック）ができない。

このような問題点を解決するための手法として、本願発
明者は、第６図から第８図に示すような、１ストリング
（始点と終点を結ぶ配線経路５４の構成要素である一つ
の線分）の配線を行う毎にプレーン図形を作り直す方法
を考え、検討を行った。

この方法は、カーソル２２の位置を特定して折れ線を構
成する１つの線分が決まると、そのつど、それまで作成
した図形を含む１つのプレーン図形（５０，５１，５２
）を新たに作成するものである。この方法にも以下の問
題点があることがわかった。

（３）毎回、既に作成された図形も含めて新たなプレー
ン図形を作成するため、図形の作成に時間がかかり、作
業者への応答が悪くなる。

（４）リアルタイムデザインルールチェックを行う場合
、以前にチェックを行った箇所についても毎回チェック
を行うことになるため、無駄な処理が多くなり応答が悪
くなる。

本発明はこのような問題点を解決し、プレーン図形を用
いて配線を行う場合に、配線形状を表示し、かつリアル
タイムデザインルールチェックを高速に実行することが
できる基板ＣＡＤ装置を提供することを目的としてなさ
れたものである。

（課題を解決するための手段）本発明は、プリント基板等の作成を支援する基板ＣＡＤ
装置であって、始点と終点を結ぶ配線経路の構成要素で
ある一つの線分を１つの配線ストリングと定義し、該１
つの配線ストリングに対し、閉じた形状を有する１個の
プレーン図形を作成するプレーン図形作成手段と、１つ
の配線ストリングに対して作成された前記１個のプレー
ン図形について配線間のクリアランスやショート不良の
発生等をチェックし、該チェック時点以前に作成されて
エラーが認められなかったプレーン図形に関してはチェ
ックを行わないリアルタイムデザインルールチェック手
段と、１つの配線ストリングに対して作成された前記１
個のプレーン図形を格納するプレーン図形格納手段と、
前記配線経路を構成する全ての配線ストリングに対する
プレーン図形の作成が終了した後、前記プレーン図形格
納手段から作成された各プレーン図形を読出して合成し
、配線経路全体に対する１つのプレーン図形を作成する
手段とを有することを特徴とする。

（作用）本発明の基板ＣＡＤ装置は、１回の配線ストリングに対
して、その配線ストリング分のみのプレーン図形を１個
作成する。作成された図形はメモリに記憶される。また
、表示装置上には、既に作成されたプレーンを含めた１
つのプレーン図形を、配線途中であっても表示すること
が可能である。

この処理を繰返し、始点と終点とを結ぶ配線が終了した
時点で、メモリから各プレーンを読出し、論理和（オア
）処理を行ってそれらを合成し、全体のプレーン形状を
求める。

また、リアルタイムデザインルールチェックを行うこと
ができ、この場合、１回の配線ストリングで作成された
プレーン図形のみについて行い、以前に作成されてエラ
ーの発生しなかったプレーン図形に関しては、チェック
を行わない。これにより、リアルタイムデザインルール
チェックを高速化した。

（実施例）次に、本発明の実施例について図面を参照して説明する
。

実施例の構成（第１図）本実施例は以下の構成を有する。

（１）人力装置１はカーソル人力装置からなり、カーソ
ルから指示された座標を読込む。

（２）出力装置２はＣＲＴからなり、作成された図形を
画面に表示する。

（３）制御本体（ＣＰＵ）３は、ＣＡＤ装置の動作を統
括的に制御する。

（４）配線ストリング制御部４は、各部とデータのやり
とりを行い、配線ストリングを作成する。

（５）プレーン作成部５は、１ストリングに対応するプ
レーンデータを作成する。プレーン形状は第２図（ａ）
　、（ｂ）　、（Ｃ）に示すように幅が変化しないプレ
ーン１０１幅が変化するプレーン１１７円弧のプレーン
Ｉ２の３種類が存在する。

（６）プレーンＯＲ処理部６は、与えられた全てのプレ
ーンの論理和をとる。

（７）リアルタイムデザインルールチェック部７は、勾
えられたプレーンに対して、他の配線図形と配線ルール
違反をしているか否かのチェックを行う。

（８）プレーン格納部８は、作成された１配線ストリン
グ毎のプレーン図形を格納する。

（９）ｉｄ記憶部９は、１ピンペアの配線（始点と終点
とを結ぶ配線）が終了するまでに作成されたプレーンデ
ータのｉｄ層番号記憶する。このｉｄ層番号プレーン格
納部８における格納アドレスに相当する。

プレーン図形を用いて配線を行う場合の動作第３図なら
びに第４図に出力装置２上の表示例が示される。

始点アと終点イとを結ぶ配線を作成する場合、本実施例
では、１回の配線ストリングに対して個別に、プレーン
図形２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ等が作成
され、論理和をとる以前は、ＣＡＤ装置は各図形を別個
のものとして認識している（第３図）。

全てのプレーン図形が作成された後、各図形の論理和処
理を行い、最終的な全体のプレーン図形２１を作成する
（第４図）。

第５図は具体的な動作を示すフローチャー１〜である。

まず、カーソル入力により、ストリング制御部４は、１
回の配線ストリングの始終点座標を得る（ステップ３０
）。

次に、始終点座標と、あらかじめ指定されている線幅等
の配線ルールをプレーン作成部５に渡し、第２図（ａ）
　、（ｂ）　、（Ｃ）に示したプレーン図形のいずれか
を得る（ステップ３１）。

次に、プレーン作成部５から得たプレーン形状を、リア
ルタイムデザインルールチェック部７に渡し、配線ルー
ル違反をチェックする（ステップ３２）。エラーがなけ
れば（ステップ３３）、作成したプレーン形状をプレー
ン格納部８に格納する（ステップ３４）。

次に、コストリングに対応するプレーン図形をＣＲＴ上
に表示しくステップ３５）　、ｉｄ記憶部９にプレーン
のｉｄ層番号格納アドレス）をスタックする（ステップ
３６）。配線終了であるか否かを判断しくステップ３７
）、未終了ならば配線が終了するまで上述の動作を繰返
す。

次に、ｉｄ記憶部９からプレーンｉｄを読出しくステッ
プ３８）　、ＣＲＴ上からプレーンｉｄに対応するプレ
ーンを消去する（ステップ４０）。

次に、全てのプレーンＩｄの論理和をとって、つのプレ
ーン形状を作成しくステップ旧）、作成されたプレーン
をＣＲＴ画面上に表示する（ステップ４２）。

以上説明した本実施例によれば、リアルタイムデザイン
ルールチェックの処理時間の大幅な短縮が可能である。

以下に、毎回プレーン図形を作成し直し、既にチェック
済みの図形も含めてプレーン外形全体に対してチェック
を行う従来例との処理時間の比較を行う。

配線ストリング数をｎ　（ｎは自然数）とし、プレーン
外形の１エンテイテイ　（外形を構成する１つの直線ま
たは円弧）の作成時間をＴＩ、プレン外形１エンテイテ
イのプサイルールチェック時間をＴ２とする。この場合
、第ｎストリング作成時の外形エンティティ数は、従来
例の場合は（１＋３０）となり、本実施例では゛４”と
なる。

従って、第ｎストリング作成時の処理時間は、従来例の
場合、（１＋３ｎ）Ｘ　（Ｔ１＋Ｔ２）となり、本実施
例の場合、４ｘ（Ｔ１．＋Ｔ２）となる。このように、
従来例ではストリング数が増加するにつれて１回のスト
リング配線時間が遅くなるが、本実施例では常に一定で
ある。このため、本実施例の場合、従来例に比べて（１
＋３ｎ）へ倍高速化されており、１０ストリング配線時
の処理時間は、１　／７．７５となっている。

本発明は、プリント基板の作成支援のみならずハイブリ
ッドＩＣ等の支援装置にも適用可能である。

（発明の効果）以上説明したように本発明によれば以下の効果が得られ
る。

（１）１回の配線ストリングに対し、毎回プレーンの形
状を作成して画面表示することにより、配線パターンの
形状を視覚的に確認しながら配線を行える。また、リア
ルタイムデザインルールチェックも可能である。

（２）新たに作成されたプレーン外形に対してのみリア
ルタイムデザインルールチェックを行うことにより、処
理の大幅な高速化が図れ、従来、非常に時間を必要きし
たチェックを短時間で行えるようになった。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第２図（ａ）　、（ｂ）　、（ｃ）はプレーン図形の形
状の種類を示す図、第３図および第４図はプレーン図形を用いて配線を行う
場合における出力装置２上の表示例を示す図、第５図はプレーン図形を用いて配線を行う場合における
動作を示すフローチャート、第６図、第７図および第８図は本願発明者によって本発
明前に検討された手法を説明するための図、第９図および第１０図は従来例の内容を説明する１　まための図である。１・・・入力装置　　　　　２・・・出力装置３・・・
制御本体（ＣＰ　Ｕ）４・・・配線ストリング制御部５・・・プレーン作成部　　６・・・プレーンＯＲ処理
部７・・・リアルタイムデザインルールチェック部８・
・・プレーン格納部　　９・・・１ｄ記憶部１０．１１
．１２・・・プレーン形状２０ａ〜２０ｅ・・・１配線ストリングに対するプレン
図形

Claims

【特許請求の範囲】　プリント基板等の作成を支援する基板ＣＡＤ装置であ
って、始点と終点を結ぶ配線経路（５４）の構成要素である一
つの線分を１つの配線ストリングと定義し、該１つの配
線ストリングに対し、閉じた形状を有する１個のプレー
ン図形（１０、１１、１２）を作成するプレーン図形作
成手段（５）と、１つの配線ストリングに対して作成された前記１個のプ
レーン図形（１０、１１、１２）について配線間のクリ
アランスやショート不良の発生等をチェックし、該チェ
ック時点以前に作成されてエラーが認められなかったプ
レーン図形に関してはチェックを行わないリアルタイム
デザインルールチェック手段（７）と、１つの配線ストリングに対して作成された前記１個のプ
レーン図形（１０、１１、１２）を格納するプレーン図
形格納手段（８）と、前記配線経路（５４）を構成する全ての配線ストリング
に対するプレーン図形の作成が終了した後、前記プレー
ン図形格納手段（８）から作成された各プレーン図形を
読出して合成し、配線経路全体に対する１つのプレーン
図形を作成する手段（４、６、９）とを有する基板ＣＡ
Ｄ装置。