JPH0440890B2 - - Google Patents
Info
- Publication number
- JPH0440890B2 JPH0440890B2 JP57105909A JP10590982A JPH0440890B2 JP H0440890 B2 JPH0440890 B2 JP H0440890B2 JP 57105909 A JP57105909 A JP 57105909A JP 10590982 A JP10590982 A JP 10590982A JP H0440890 B2 JPH0440890 B2 JP H0440890B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transistor
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/148—Video amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は、増幅器および電流帰還回路で構成さ
れるフイードバツククランプ回路に関するもの
で、過大入力投入時のラツチアツプ防止を目的と
するものである。
れるフイードバツククランプ回路に関するもの
で、過大入力投入時のラツチアツプ防止を目的と
するものである。
周知のようにNTSC信号，PAL信号等の映像
信号は、直流から数ＭHzまでの周波数帯域を有し
ている信号である。従つて、このような信号を正
しく伝送する為には直流増幅回路が必要である
が、一般に、直流増幅回路は回路構成が複雑で、
かつ、安定度に欠けるという問題点がある。そこ
で、映像信号の同期信号のような規則的な繰り返
し信号を含む信号を伝送する場合、増幅回路相互
間の結合はコンデンサを介して直流成分をカツト
して伝送し、必要に応じて同期信号等を利用して
直流成分を再生する方法が知られている。このよ
うな回路の一例はクランプ回路と呼ばれ、例え
ば、同期信号の先端の電圧をある所定の電圧に固
定するように動作することで映像信号に含まれる
直流成分を再生している。このような直流再生を
行なうクランプ回路の一つであるフイードバツク
クランプ回路の構成例を第１図に示す。
信号は、直流から数ＭHzまでの周波数帯域を有し
ている信号である。従つて、このような信号を正
しく伝送する為には直流増幅回路が必要である
が、一般に、直流増幅回路は回路構成が複雑で、
かつ、安定度に欠けるという問題点がある。そこ
で、映像信号の同期信号のような規則的な繰り返
し信号を含む信号を伝送する場合、増幅回路相互
間の結合はコンデンサを介して直流成分をカツト
して伝送し、必要に応じて同期信号等を利用して
直流成分を再生する方法が知られている。このよ
うな回路の一例はクランプ回路と呼ばれ、例え
ば、同期信号の先端の電圧をある所定の電圧に固
定するように動作することで映像信号に含まれる
直流成分を再生している。このような直流再生を
行なうクランプ回路の一つであるフイードバツク
クランプ回路の構成例を第１図に示す。
入力端子１に入力された正極性の入力映像信号
は、コンデンサー２、加算点３を通り反転増幅回
路４で反転増幅された端子９へ出力される。
は、コンデンサー２、加算点３を通り反転増幅回
路４で反転増幅された端子９へ出力される。
一方、この出力端子９の出力信号は基準電圧源
６と電圧回路７で比較され、出力電圧が基準電圧
より高い値のとき出力信号に応じた電圧を発生す
る。この電圧に応じて電流発生回路８は電流を発
生させて加算点３へ加える。基準電圧源６、電圧
比較回路７、電流発生回路８は、フイードバツク
クランプ回路の電流帰還回路５を構成している。
６と電圧回路７で比較され、出力電圧が基準電圧
より高い値のとき出力信号に応じた電圧を発生す
る。この電圧に応じて電流発生回路８は電流を発
生させて加算点３へ加える。基準電圧源６、電圧
比較回路７、電流発生回路８は、フイードバツク
クランプ回路の電流帰還回路５を構成している。
第２図に、具体的な回路例を示し、実際の動作
を説明する。端子１に入力信号として正極性の映
像信号が入力される。この入力信号はコンデンサ
２、加算点３を介して、トランジスタ１２と抵抗
１３とよりなるエミツタフオロ回路を経て、トラ
ンジスタ１５、抵抗１４，１６により構成される
反転増幅回路に加わる。ここで反転増幅された信
号は、トランジスタ１５のコレクタ端子より出力
され、トランジスタ１７、抵抗１９により構成さ
れるエミツタフオロ回路によりインピーダンス変
換され、端子９より出力されるとともに、トラン
ジスタ１７のエミツタである端子１８より電流帰
還回路５に入力される。この電流帰還回路５は、
端子１８より得られる反転増幅された出力映像信
号の同期信号の先端の電圧と該電流帰還回路内部
の基準電圧源６の電圧と比較して、端子１８の電
圧が基準電圧源６よりも高い時に電流発生器８よ
り電流を加算点３に出力する。その結果、容量２
に電流が供給され加算点３の電圧を上昇させる。
加算点３の電圧の上昇により反転増幅器の出力で
あるトランジスタ１５のコレクタ端子の電圧が下
がり、出力端子９の電圧も下がる。逆に、端子１
８の電圧が基準電圧６よりも低い時には電流帰還
回路５より電流は出力しない構成になつている。
従つて、加算点３の直流電圧は、コンデンサー２
とトランジスタ１２のベース電流で決まる時定数
により、ホールドされる。この時、この時定数を
映像信号の同期信号の繰り返し周期より充分長く
とれば、端子９に出力された負極性の映像信号は
その周期信号の先端の電圧が、電流帰還回路５に
内部にある基準電圧源６の電圧と等しくなるよう
にクランプされる。
を説明する。端子１に入力信号として正極性の映
像信号が入力される。この入力信号はコンデンサ
２、加算点３を介して、トランジスタ１２と抵抗
１３とよりなるエミツタフオロ回路を経て、トラ
ンジスタ１５、抵抗１４，１６により構成される
反転増幅回路に加わる。ここで反転増幅された信
号は、トランジスタ１５のコレクタ端子より出力
され、トランジスタ１７、抵抗１９により構成さ
れるエミツタフオロ回路によりインピーダンス変
換され、端子９より出力されるとともに、トラン
ジスタ１７のエミツタである端子１８より電流帰
還回路５に入力される。この電流帰還回路５は、
端子１８より得られる反転増幅された出力映像信
号の同期信号の先端の電圧と該電流帰還回路内部
の基準電圧源６の電圧と比較して、端子１８の電
圧が基準電圧源６よりも高い時に電流発生器８よ
り電流を加算点３に出力する。その結果、容量２
に電流が供給され加算点３の電圧を上昇させる。
加算点３の電圧の上昇により反転増幅器の出力で
あるトランジスタ１５のコレクタ端子の電圧が下
がり、出力端子９の電圧も下がる。逆に、端子１
８の電圧が基準電圧６よりも低い時には電流帰還
回路５より電流は出力しない構成になつている。
従つて、加算点３の直流電圧は、コンデンサー２
とトランジスタ１２のベース電流で決まる時定数
により、ホールドされる。この時、この時定数を
映像信号の同期信号の繰り返し周期より充分長く
とれば、端子９に出力された負極性の映像信号は
その周期信号の先端の電圧が、電流帰還回路５に
内部にある基準電圧源６の電圧と等しくなるよう
にクランプされる。
ところが、トランジスタ１５のベース端子に高
い電圧が加わると、トランジスタ１５は飽和領域
での動作になつてしまい、正常に動作しなくな
る。いま、トランジスタ１５のベース，コレクタ
端子の電圧を、それぞれVB，VC、電源端子２０
の電圧をVCCとし、トランジスタ１５のベース・
エミツタ間の電圧差をVBE，飽和領域でのコレク
タ・エミツタ間の電圧差をVCE（sat）とし、抵抗
１４，１６の値をそれぞれRC，REとすると、ト
ランジスタ１５のベース端子電圧VBを０乃至電
源電圧VCCまで変化させたときのVCの電位変化は
第３図のように示される。第３図において、VB
が０乃至RE／RC＋RE〔VCC−VCE（sat）〕までの領域 ではトランジスタ１５は活性領域での動作であ
り、それ以上の領域では飽和領域の動作をする。
従つて、正極性の映像信号の同期信号部分をクラ
ンプするように働く回路構成にもかかわらず、過
大入力投入時において、VBの電圧が高くなりト
ランジスタ１５が飽和領域で働き、端子１８の電
位（トランジスタ１５のコレクタ端子電圧よりも
トランジスタ１７のベース・エミツタ間電圧分だ
け低い）が基準電圧源６に値Vrefよりも大きく
なると、電流帰還回路５の出力端よりも電流が供
給され、加算点３の電圧がさらに上昇し、VBの
電圧もさらに上昇するように働く。その結果、こ
の帰還ループは正帰還ループとしての動作を行な
いラツチアツプ状態となり、異常な動作をする。
一度この状態になると、帰還ループを切るか、入
力端子電圧を強制的に下げてやらないと、もとの
正常なフイードバツククランプ回路の状態にもど
らないという問題点があつた。
い電圧が加わると、トランジスタ１５は飽和領域
での動作になつてしまい、正常に動作しなくな
る。いま、トランジスタ１５のベース，コレクタ
端子の電圧を、それぞれVB，VC、電源端子２０
の電圧をVCCとし、トランジスタ１５のベース・
エミツタ間の電圧差をVBE，飽和領域でのコレク
タ・エミツタ間の電圧差をVCE（sat）とし、抵抗
１４，１６の値をそれぞれRC，REとすると、ト
ランジスタ１５のベース端子電圧VBを０乃至電
源電圧VCCまで変化させたときのVCの電位変化は
第３図のように示される。第３図において、VB
が０乃至RE／RC＋RE〔VCC−VCE（sat）〕までの領域 ではトランジスタ１５は活性領域での動作であ
り、それ以上の領域では飽和領域の動作をする。
従つて、正極性の映像信号の同期信号部分をクラ
ンプするように働く回路構成にもかかわらず、過
大入力投入時において、VBの電圧が高くなりト
ランジスタ１５が飽和領域で働き、端子１８の電
位（トランジスタ１５のコレクタ端子電圧よりも
トランジスタ１７のベース・エミツタ間電圧分だ
け低い）が基準電圧源６に値Vrefよりも大きく
なると、電流帰還回路５の出力端よりも電流が供
給され、加算点３の電圧がさらに上昇し、VBの
電圧もさらに上昇するように働く。その結果、こ
の帰還ループは正帰還ループとしての動作を行な
いラツチアツプ状態となり、異常な動作をする。
一度この状態になると、帰還ループを切るか、入
力端子電圧を強制的に下げてやらないと、もとの
正常なフイードバツククランプ回路の状態にもど
らないという問題点があつた。
このような問題点を解決するのが本発明の目的
であり、その一実施例を第４図に示す。第４図で
は、第２図の回路において、トランジスタ１５の
ベースに抵抗２５が追加されている。
であり、その一実施例を第４図に示す。第４図で
は、第２図の回路において、トランジスタ１５の
ベースに抵抗２５が追加されている。
第４図において、トランジスタ１５、抵抗１
４，１６，２５が増幅回路を構成している。い
ま、抵抗１４，１６，２５の抵抗値をそれぞれ
RC，RE，RBとし、トランジスタ１５のコレクタ
端子，ベース端子の電圧をそれぞれVC，VBとす
る。トランジスタ１５が飽和領域において、以下
の式が成り立つ。
４，１６，２５が増幅回路を構成している。い
ま、抵抗１４，１６，２５の抵抗値をそれぞれ
RC，RE，RBとし、トランジスタ１５のコレクタ
端子，ベース端子の電圧をそれぞれVC，VBとす
る。トランジスタ１５が飽和領域において、以下
の式が成り立つ。
ただし、IB，IC，IEはそれぞれ抵抗２５，１４，
１６を流れる電流を示す。
１６を流れる電流を示す。
VB＝VBE＋RBIB＋REIE (1)
VC＝VCC−RCIC
＝VCE（sat）＋REIE (2)
IE＝IC＋IB (3)
従つて、
VC＝RCRE（VB−VBE）＋RBREVCC＋RC（RB＋RE）VCE（s
at）／RBRC＋RCRE＋RERB (4) と表わされる。
at）／RBRC＋RCRE＋RERB (4) と表わされる。
この回路構成で通常生じうる最高電位は電源電
圧であり、この最高電圧である電源電圧がトラン
ジスタ１２のエミツタ端子に加わつたとき、電流
帰還回路５より全く電流が供給されなければ、す
なわち、端子１８の電圧が基準電圧Vretよりも
低ければラツチアツプしない。これは、第５図に
示すようにトランジスタ１５が飽和領域であつて
もトランジスタ１５のコレクタ端子電圧VCが、
Vref＋VBE17よりも下まわればよいことである。
ここで、VBE17はトランジスタ１７のベース・エ
ミツタ間の電位であり、Vrefは基準電圧源６の
値である。
圧であり、この最高電圧である電源電圧がトラン
ジスタ１２のエミツタ端子に加わつたとき、電流
帰還回路５より全く電流が供給されなければ、す
なわち、端子１８の電圧が基準電圧Vretよりも
低ければラツチアツプしない。これは、第５図に
示すようにトランジスタ１５が飽和領域であつて
もトランジスタ１５のコレクタ端子電圧VCが、
Vref＋VBE17よりも下まわればよいことである。
ここで、VBE17はトランジスタ１７のベース・エ
ミツタ間の電位であり、Vrefは基準電圧源６の
値である。
従つて、
Vref＋VBE17＞RCRE（VB−VBE）＋RBREVCC＋RC（RB＋R
E）VCE（sat）／RBRC＋RCRE＋RERB (5) の関係を満たすようにRBを選べば、ラツチアツ
プという異常動作が防止できる。さらに、この回
路構成はトランジスタ１２のエミツタ端子に加わ
る最高電位がVCC以上になつても、抵抗２５の値
を適当に選ぶことになり、充分応用できる。
E）VCE（sat）／RBRC＋RCRE＋RERB (5) の関係を満たすようにRBを選べば、ラツチアツ
プという異常動作が防止できる。さらに、この回
路構成はトランジスタ１２のエミツタ端子に加わ
る最高電位がVCC以上になつても、抵抗２５の値
を適当に選ぶことになり、充分応用できる。
さらに、第４図のトランジスタ１５、抵抗１
４，１６で構成される増幅器は、第６図に示した
ように、トランジスタ３０，３１、抵抗３２，３
３，３４，３５，３６，３７で構成される差動増
幅器でも充分応用できる。この場合のラツチアツ
プ防止用抵抗は抵抗３８である。
４，１６で構成される増幅器は、第６図に示した
ように、トランジスタ３０，３１、抵抗３２，３
３，３４，３５，３６，３７で構成される差動増
幅器でも充分応用できる。この場合のラツチアツ
プ防止用抵抗は抵抗３８である。
以上に示したように、本発明によれば、簡単な
回路でフイードバツククランプ回路のラツチアツ
プを防止することが出来、有用性の高いものであ
る。
回路でフイードバツククランプ回路のラツチアツ
プを防止することが出来、有用性の高いものであ
る。
第１図は、フイードバツククランプ回路基本構
成を示すブロツク図、第２図は従来の具体構成を
示す電気回路図、第３図は同動作説明図、第４図
は本発明のフイードバツククランプ回路の一実施
例を示す電気回路図、第５図は同動作説明図、第
６図は本発明の他の実施例を示す電気回路図であ
る。 １……入力端子、３……加算点、４……反転増
幅回路、５……電流帰還回路、６……基準電圧
源、７……電圧比較回路、８……電流発生回路、
９……出力端子、１３，１４，１６，１９，２
５，３２，３３，３４，３５，３６，３７，３８
……抵抗。
成を示すブロツク図、第２図は従来の具体構成を
示す電気回路図、第３図は同動作説明図、第４図
は本発明のフイードバツククランプ回路の一実施
例を示す電気回路図、第５図は同動作説明図、第
６図は本発明の他の実施例を示す電気回路図であ
る。 １……入力端子、３……加算点、４……反転増
幅回路、５……電流帰還回路、６……基準電圧
源、７……電圧比較回路、８……電流発生回路、
９……出力端子、１３，１４，１６，１９，２
５，３２，３３，３４，３５，３６，３７，３８
……抵抗。
Claims (1)
- 【特許請求の範囲】 １ エミツタ接地されたトランジスタを含む反転
増幅回路と、その反転増幅回路の出力に一つの入
力端子が接続され他の入力端子が独立した基準電
圧源に接続された電圧比較回路と、その電圧比較
回路の出力に応じた電流を発生する電流発生回路
と、その電流発生回路の出力電流を入力信号とと
もに抵抗を介して前記エミツタ接地されたトラン
ジスタのベース端子に印加する手段とを有し、 前記ベース端子に接続された抵抗の値は前記反
転増幅回路の入力端子に最高の電圧を入力したと
き、前記反転増幅回路の出力端子の電圧が前記独
立した基準電圧源の基準電圧を越えないように定
められ、 前記反転増幅回路より出力信号を得ることを特
徴とするフイードバツククランプ回路。 ２ エミツタ接地されたトランジスタは、差動増
幅回路を構成するトランジスタ対の一つであるこ
とを特徴とする特許請求の範囲第１項記載のフイ
ードバツククランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57105909A JPS58222608A (ja) | 1982-06-18 | 1982-06-18 | フイ−ドバツククランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57105909A JPS58222608A (ja) | 1982-06-18 | 1982-06-18 | フイ−ドバツククランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58222608A JPS58222608A (ja) | 1983-12-24 |
| JPH0440890B2 true JPH0440890B2 (ja) | 1992-07-06 |
Family
ID=14419988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57105909A Granted JPS58222608A (ja) | 1982-06-18 | 1982-06-18 | フイ−ドバツククランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58222608A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5097259A (ja) * | 1973-12-25 | 1975-08-02 |
-
1982
- 1982-06-18 JP JP57105909A patent/JPS58222608A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58222608A (ja) | 1983-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2572794B2 (ja) | 三角形状の曲線経過を有する電圧の生成方法及び回路装置 | |
| JP2707461B2 (ja) | 波形整形回路 | |
| JPH0440890B2 (ja) | ||
| EP0223228A2 (en) | Balanced oscillator | |
| US3946253A (en) | Pulse train generator | |
| JP2530229B2 (ja) | 映像信号クランプ回路 | |
| JP2572758B2 (ja) | 直流再生回路 | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JPS596676A (ja) | 情報信号插入回路 | |
| JP2549147B2 (ja) | クランプ回路 | |
| JPH0533105Y2 (ja) | ||
| JPH0139014Y2 (ja) | ||
| JPS6129188B2 (ja) | ||
| JPH023586B2 (ja) | ||
| JPS6115619Y2 (ja) | ||
| JPH0326798Y2 (ja) | ||
| JPS6111519B2 (ja) | ||
| JPH0252884B2 (ja) | ||
| JPH02304371A (ja) | ピークホールド回路 | |
| JPS60141014A (ja) | アナログスイツチ | |
| JPH08125619A (ja) | バースト光受信回路 | |
| JPS6343408A (ja) | バイアス電圧発生回路 | |
| JPH0147952B2 (ja) | ||
| JPS60158710A (ja) | リミッター回路 | |
| JPS5918903B2 (ja) | ブランキング回路 |