JPH0252884B2 - - Google Patents
Info
- Publication number
- JPH0252884B2 JPH0252884B2 JP58198127A JP19812783A JPH0252884B2 JP H0252884 B2 JPH0252884 B2 JP H0252884B2 JP 58198127 A JP58198127 A JP 58198127A JP 19812783 A JP19812783 A JP 19812783A JP H0252884 B2 JPH0252884 B2 JP H0252884B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- current source
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はオフセツト電圧の発生を防止する為の
高い入力インピーダンス特性を有するトランジス
タ増幅回路に関する。
高い入力インピーダンス特性を有するトランジス
タ増幅回路に関する。
第１図は本出願人が特願昭57−99047号によつ
て開示した差動増幅回路である。斯る差動増幅器
２０は電流源用トランジスタT23とトランジスタ
T21，T22からなる差動対とダイオードD23とトラ
ンジスタT27からなる能動負荷回路から形成され
ている。無信号時に信号入力側のトランジスT21
のエミツタ・ベース間にオフセツト電流が流れる
が、トランジスタ差動対を形成するトランジスタ
と同一の電気的特性を有するトランジスタT25に
電流源用トランジスタT24を介してトランジスタ
T21に流れる電流と等価の電流Ｉが供給される。
従つて、トランジスタT25のベース電流I/βがダ
イオード２２とトランジスタT26，T28から形成
されたカレントミラー回路２１に流し込まれる。
ダイオードD22に略ベース電流I/βと等しい電流が
流れ、トランジスタT26，T28にコレクタ電流I/β
が流れ得る状態となる。尚、ダイオードD21には
定電流Ｉが流れるようになされ、ダイオードD21
とトランジスタT23，T24はカレントミラー回路
から形成されている。そして、トランジスタT23
は2Iの電流が流れる。また、抵抗R1，R2は基準
電圧源回路２２である。
て開示した差動増幅回路である。斯る差動増幅器
２０は電流源用トランジスタT23とトランジスタ
T21，T22からなる差動対とダイオードD23とトラ
ンジスタT27からなる能動負荷回路から形成され
ている。無信号時に信号入力側のトランジスT21
のエミツタ・ベース間にオフセツト電流が流れる
が、トランジスタ差動対を形成するトランジスタ
と同一の電気的特性を有するトランジスタT25に
電流源用トランジスタT24を介してトランジスタ
T21に流れる電流と等価の電流Ｉが供給される。
従つて、トランジスタT25のベース電流I/βがダ
イオード２２とトランジスタT26，T28から形成
されたカレントミラー回路２１に流し込まれる。
ダイオードD22に略ベース電流I/βと等しい電流が
流れ、トランジスタT26，T28にコレクタ電流I/β
が流れ得る状態となる。尚、ダイオードD21には
定電流Ｉが流れるようになされ、ダイオードD21
とトランジスタT23，T24はカレントミラー回路
から形成されている。そして、トランジスタT23
は2Iの電流が流れる。また、抵抗R1，R2は基準
電圧源回路２２である。
このように、無信号時はトランジスタ差動対の
夫々のトランジスタT21，T22からI/βに等しい電
流が引き込まれ、トランジスタ差動対の負荷に流
れる電流を等しくしてオフセツトを消去してい
る。
夫々のトランジスタT21，T22からI/βに等しい電
流が引き込まれ、トランジスタ差動対の負荷に流
れる電流を等しくしてオフセツトを消去してい
る。
然し乍ら、増幅回路２０が動作状態にあるとき
は、トランジスタ差動対の夫々のベース・エミツ
タ間電圧が異なる為に、夫々のベース電流に比例
してオフセツト電流も変化し、その変動分の電流
±△Ｉが抵抗R2に流れ込み、入力端子４の電位
は変動する。従つて、低電源電圧で使用する場合
や、或いは高精度な装置に用いられる場合、また
は斯る差動増幅器を比較器等に用いた場合は基準
電圧源の電位が変動して好ましくない。
は、トランジスタ差動対の夫々のベース・エミツ
タ間電圧が異なる為に、夫々のベース電流に比例
してオフセツト電流も変化し、その変動分の電流
±△Ｉが抵抗R2に流れ込み、入力端子４の電位
は変動する。従つて、低電源電圧で使用する場合
や、或いは高精度な装置に用いられる場合、また
は斯る差動増幅器を比較器等に用いた場合は基準
電圧源の電位が変動して好ましくない。
本発明は上述に鑑みなされたもので、その主な
目的はオフセツト電圧を消去するトランジスタ増
幅回路を提供するにある。
目的はオフセツト電圧を消去するトランジスタ増
幅回路を提供するにある。
他の目的は入力インピーダンスの高いトランジ
スタ増幅回路を提供するにある。
スタ増幅回路を提供するにある。
更にまた他の目的はトランジスタ差動対に夫々
流れるベース電流量によつて異なるオフセツト成
分をも除去してオフセツトの発生を防止するトラ
ンジスタ増幅回路を提供するにある。
流れるベース電流量によつて異なるオフセツト成
分をも除去してオフセツトの発生を防止するトラ
ンジスタ増幅回路を提供するにある。
本発明のトランジスタ増幅回路は、無信号時の
みならず、動作時に於てもトランジスタ差動対の
夫々に流れるベース電流によるベース・エミツタ
間電圧の差によつて生じる電位差、所謂信号入力
端子間の電位差がオフセツトとして発生するのを
防止するものである。
みならず、動作時に於てもトランジスタ差動対の
夫々に流れるベース電流によるベース・エミツタ
間電圧の差によつて生じる電位差、所謂信号入力
端子間の電位差がオフセツトとして発生するのを
防止するものである。
以下、本発明に依るトランジスタ増幅回路に就
いて第２図及び第３図に基づき説明する。
いて第２図及び第３図に基づき説明する。
第２図に於て、１，２は電源電圧供給用の端
子、３，４が信号入力端子、５が出力端子であ
る。７は差動増幅器であつて、電流源用トランジ
スタT3トランジスタT1，T2からなる差動対、ダ
イオードD4とトランジスタT4及びT5，T6を含む
能動負荷回路８から形成されている。９乃至１３
はカレントミラー回路等を形成する電流源回路で
あり、ダイオードD1とトランジスタT3，T10もカ
レントミラー回路を形成している。また、トラン
ジスタT8，T13はトランジスタT1，T2からなる
差動対と同等の電気的特性を有するトランジスタ
で形成される。
子、３，４が信号入力端子、５が出力端子であ
る。７は差動増幅器であつて、電流源用トランジ
スタT3トランジスタT1，T2からなる差動対、ダ
イオードD4とトランジスタT4及びT5，T6を含む
能動負荷回路８から形成されている。９乃至１３
はカレントミラー回路等を形成する電流源回路で
あり、ダイオードD1とトランジスタT3，T10もカ
レントミラー回路を形成している。また、トラン
ジスタT8，T13はトランジスタT1，T2からなる
差動対と同等の電気的特性を有するトランジスタ
で形成される。
本発明のトランジスタ差動増幅回路の動作に就
いて説明する。差動増幅器７のトランジスタ差動
対は電流源用トランジスタT3を介して定電流Ｉ
が供給され、トランジスタT1，T2に夫々コレク
タ電流I1，I2が流れている。無信号時は理想的に
はコレクタ電流I1とI2は等しい。一方、能動負荷
回路７がカレントミラー回路を形成しているの
で、トランジスタT2のコレクタ電流I2もトランジ
スタT1のコレクタ電流I1と等しい電流が流れよう
とするので、その差分（I2−I1）の電流±△ｉが
出力として現われる。
いて説明する。差動増幅器７のトランジスタ差動
対は電流源用トランジスタT3を介して定電流Ｉ
が供給され、トランジスタT1，T2に夫々コレク
タ電流I1，I2が流れている。無信号時は理想的に
はコレクタ電流I1とI2は等しい。一方、能動負荷
回路７がカレントミラー回路を形成しているの
で、トランジスタT2のコレクタ電流I2もトランジ
スタT1のコレクタ電流I1と等しい電流が流れよう
とするので、その差分（I2−I1）の電流±△ｉが
出力として現われる。
次に、差動増幅器７に付設された電流源回路の
詳細な説明に入る。トランジスタT7とダイオー
ドD2からなるカレントミラー回路９のバイアス
側が能動負荷回路８のトランジスタT5のコレク
タに接続され、トランジスタT1のコレクタ電流I1
と同等の電流がトランジスタT5によつてカレン
トミラー回路９から引き込まれる。従つて、トラ
ンジスタT7のミラー電流I1がトランジスタT8を
介してI1／βの電流がカレントミラー回路１０に流 れ込む。そして、トランジスタT9により、トラ
ンジスタT1のベース側から略I1／βの電流を引き込 む。尚、βはトランジスタT8の電流増幅率であ
り、トランジスタT1，T2，T13も電気的特性がト
ランジスタT8と等しい。一方、能動負荷回路８
のトランジスタT6は電流源用トランジスタT10か
らI1の電流を引き込む。また、トランジスタT10
を介して電流ＩがトランジスタT6とカレントミ
ラー回路１１に流れ込むので、カレントミラー回
路１１にはその差分の電流I2が流れ込む。そし
て、ダイオードD6とトランジスタT12からなるカ
レントミラー回路１２からI2の電流を引き込み、
トランジスタT13を介してI2／βの電流がカレント ミラー回路１３に流れ込む。従つて、トランジス
タT2のベース側からI2／βの電流がカレントミラー 回路１３に引き込まれる。依つて、トランジスタ
差動対のトランジスタT1，T2の夫々のベース側
からベース電流に等しい電流が引き込まれる為に
動作状態であつても極めて高い精度で補正が可能
である。
詳細な説明に入る。トランジスタT7とダイオー
ドD2からなるカレントミラー回路９のバイアス
側が能動負荷回路８のトランジスタT5のコレク
タに接続され、トランジスタT1のコレクタ電流I1
と同等の電流がトランジスタT5によつてカレン
トミラー回路９から引き込まれる。従つて、トラ
ンジスタT7のミラー電流I1がトランジスタT8を
介してI1／βの電流がカレントミラー回路１０に流 れ込む。そして、トランジスタT9により、トラ
ンジスタT1のベース側から略I1／βの電流を引き込 む。尚、βはトランジスタT8の電流増幅率であ
り、トランジスタT1，T2，T13も電気的特性がト
ランジスタT8と等しい。一方、能動負荷回路８
のトランジスタT6は電流源用トランジスタT10か
らI1の電流を引き込む。また、トランジスタT10
を介して電流ＩがトランジスタT6とカレントミ
ラー回路１１に流れ込むので、カレントミラー回
路１１にはその差分の電流I2が流れ込む。そし
て、ダイオードD6とトランジスタT12からなるカ
レントミラー回路１２からI2の電流を引き込み、
トランジスタT13を介してI2／βの電流がカレント ミラー回路１３に流れ込む。従つて、トランジス
タT2のベース側からI2／βの電流がカレントミラー 回路１３に引き込まれる。依つて、トランジスタ
差動対のトランジスタT1，T2の夫々のベース側
からベース電流に等しい電流が引き込まれる為に
動作状態であつても極めて高い精度で補正が可能
である。
従つて、無信号時或いは動作時のオフセツトの
発生を完全に阻止できるのみならず、２乃至３ボ
ルトの低電源電圧で使用するトランジスタ増幅回
路としても極めて好適である。また、本発明のト
ランジスタ増幅回路を比較器として用いた場合で
も、基準電圧源にオフセツトを発生させる異常な
電流が流れ込むことがなく信頼性の高い比較器を
提供できる。更にまた、その入力インピーダンス
は極めて高いものとなる特長を有する。
発生を完全に阻止できるのみならず、２乃至３ボ
ルトの低電源電圧で使用するトランジスタ増幅回
路としても極めて好適である。また、本発明のト
ランジスタ増幅回路を比較器として用いた場合で
も、基準電圧源にオフセツトを発生させる異常な
電流が流れ込むことがなく信頼性の高い比較器を
提供できる。更にまた、その入力インピーダンス
は極めて高いものとなる特長を有する。
第３図は本発明のトランジスタ増幅回路の他の
実施例であるが、無論、第２図実施例と逆極性の
トランジスタを用いたとしても、同様な概念に基
づいてオフセツトの消去が可能であることは言う
までもない。また、同一機能の部分には同一符号
を記した。
実施例であるが、無論、第２図実施例と逆極性の
トランジスタを用いたとしても、同様な概念に基
づいてオフセツトの消去が可能であることは言う
までもない。また、同一機能の部分には同一符号
を記した。
尚、第２図および第３図に於て、一般にダイオ
ードD1〜D7は、ダイオード接続されたトランジ
スタによつて形成されるのが通常である。
ードD1〜D7は、ダイオード接続されたトランジ
スタによつて形成されるのが通常である。
第１図は従来のトランジスタ増幅回路の回路
図、第２図は本発明に係るトランジスタ増幅回路
の一実施例を示す回路図、第３図は本発明に係る
トランジスタ増幅回路の他の実施例を示す回路図
である。 ７：差動増幅器、８：能動負荷回路、９乃至１
３：電流源回路。
図、第２図は本発明に係るトランジスタ増幅回路
の一実施例を示す回路図、第３図は本発明に係る
トランジスタ増幅回路の他の実施例を示す回路図
である。 ７：差動増幅器、８：能動負荷回路、９乃至１
３：電流源回路。
Claims (1)
- 【特許請求の範囲】 １ 第１の電流源用トランジスタとトランジスタ
差動対と第１と第２のトランジスタを含む能動負
荷回路から形成された差動増幅回路、該第１のト
ランジスタに電流を流し込む第１の電流源回路、
該トランジスタ差動対を形成するトランジスタと
電気的特性の等しい第３のトランジスタを介して
該第１の電流源回路から電流を引き込む第２の電
流源回路、該第１の電流源用トランジスタに流れ
る電流と等しい電流を該能動負荷回路の第２のト
ランジスタと第３の電流源回路に流し込む第２の
電流源用トランジスタ、該第３の電流源回路に該
能動負荷回路に流れる電流と等しい電流が引き込
まれる第４の電流源回路、第６のトランジスタを
介して該第４の電流源回路から、電流を引き込む
第５の電流源回路、該トランジスタ差動対の一方
のトランジスタのベースから該第２の電流源回路
に、該トランジスタ差動対の他方のトランジスタ
のベースから該第５の電流源回路に該トランジス
タ差動対の夫々のトランジスタに流れるベース電
流と等価の電流を引き込むことによつて、該トラ
ンジスタ差動対の夫々のトランジスタから該能動
負荷回路に流れる負荷電流を等しくなしオフセツ
トの発生を防止したことを特徴とするトランジス
タ増幅回路。 ２ 第３と第４のトランジスタがトランジスタ差
動対を形成するトランジスタの電気的特性と等し
い特性を具えた特許請求の範囲第１項記載のトラ
ンジスタ増幅回路。 ３ 第１と第２のトランジスタを具えた能動負荷
回路がカレントミラー回路である特許請求の範囲
第１項記載のトランジスタ増幅回路。 ４ 第１と第２の電流源用トランジスタがダイオ
ードと共にカレントミラー回路で形成された特許
請求の範囲第１項記載のトランジスタ増幅回路。 ５ 第１乃至第５の電流源回路の夫々がカレント
ミラー回路を形成した特許請求の範囲第１項記載
のトランジスタ増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198127A JPS6089112A (ja) | 1983-10-21 | 1983-10-21 | トランジスタ増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198127A JPS6089112A (ja) | 1983-10-21 | 1983-10-21 | トランジスタ増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6089112A JPS6089112A (ja) | 1985-05-20 |
| JPH0252884B2 true JPH0252884B2 (ja) | 1990-11-15 |
Family
ID=16385897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58198127A Granted JPS6089112A (ja) | 1983-10-21 | 1983-10-21 | トランジスタ増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6089112A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620378U (ja) * | 1992-05-01 | 1994-03-15 | 武 腰塚 | クレ−ン用フック |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2509463Y2 (ja) * | 1986-04-15 | 1996-09-04 | 三洋電機株式会社 | 差動増幅回路 |
-
1983
- 1983-10-21 JP JP58198127A patent/JPS6089112A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620378U (ja) * | 1992-05-01 | 1994-03-15 | 武 腰塚 | クレ−ン用フック |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6089112A (ja) | 1985-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60205618A (ja) | カスコード接続電流源回路配置 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPS6210047B2 (ja) | ||
| JP3095838B2 (ja) | 増幅回路 | |
| JPH04227104A (ja) | 増幅回路 | |
| JPH03123208A (ja) | 差動電流増幅回路 | |
| US4005371A (en) | Bias circuit for differential amplifier | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH0252884B2 (ja) | ||
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JP2644191B2 (ja) | バッファアンプ | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JPH0145242B2 (ja) | ||
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JP2712310B2 (ja) | カレントミラー回路 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JPS62161204A (ja) | 増幅装置 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0145766B2 (ja) | ||
| JPS62173808A (ja) | バツフアアンプ | |
| JPS6155805B2 (ja) | ||
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JPH0139014Y2 (ja) | ||
| JP2828836B2 (ja) | 帰還型増幅器のバイアス回路 |