JPH0441323Y2 - - Google Patents
Info
- Publication number
- JPH0441323Y2 JPH0441323Y2 JP11556387U JP11556387U JPH0441323Y2 JP H0441323 Y2 JPH0441323 Y2 JP H0441323Y2 JP 11556387 U JP11556387 U JP 11556387U JP 11556387 U JP11556387 U JP 11556387U JP H0441323 Y2 JPH0441323 Y2 JP H0441323Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplification system
- recording
- signal
- amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 50
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 50
- 239000003990 capacitor Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 6
- 239000012528 membrane Substances 0.000 description 12
- 238000012360 testing method Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 102220029901 rs140332992 Human genes 0.000 description 1
- 102220111426 rs140810408 Human genes 0.000 description 1
- 102220017114 rs150867836 Human genes 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000011146 sterile filtration Methods 0.000 description 1
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は、メンブラインフイルタの空気漏れの
検出装置等に利用できる微小変化信号の倍率可変
記録回路に関する。[Detailed Description of the Invention] (Industrial Field of Application) The present invention relates to a variable magnification recording circuit for minute change signals that can be used in a device for detecting air leaks in membrane filters.
（従来の技術）
フイルタの完全性を試験するために、フイルタ
を一定の圧力にさらしてその漏洩を試験する方法
が提案され、実施されている。BACKGROUND OF THE INVENTION In order to test the integrity of a filter, methods have been proposed and implemented in which the filter is exposed to a constant pressure and tested for leakage.
メンブラインフイルタの試験方法および装置の
発明（特開昭60−58530号）には、注射剤やその
他の医薬品を製造する際の無菌濾過工程に使用さ
れるメンブラインフイルタの試験方法および装置
が示されている。 Invention of Membrane Filter Testing Method and Device (Japanese Patent Laid-Open No. 60-58530) discloses a membrane filter testing method and device used in the sterile filtration process when manufacturing injections and other pharmaceuticals. has been done.
この方法はハウジング内に固定されて液体で湿
潤されたメンブラインフイルタの一次側の圧力が
所定の判定値に達しているか否かを調べる第１の
試験と、メンブラインフイルタの一次側の圧力が
上記の判定値より小さい所定の圧力に達したとき
に所定時間だけ昇圧を停止して、この間にメンブ
ラインフイルタの一次側圧力が減少するか否かを
調べる第２の試験を提案している。 This method consists of a first test to determine whether the pressure on the primary side of a membrane filter fixed in a housing and wetted with liquid has reached a predetermined judgment value; A second test is proposed in which the pressure increase is stopped for a predetermined period of time when a predetermined pressure smaller than the above-mentioned judgment value is reached, and it is investigated whether the primary side pressure of the membrane filter decreases during this period.
このような圧力の変化の記録は前記メンブライ
ンフイルタの一次側の圧力を指示する指示計器の
指示値や、圧力電気トランスデユーサの出力を処
理してペンレコーダ等に記録することにより行わ
れる。 Recording of such changes in pressure is performed by processing the indicated value of an indicator indicating the pressure on the primary side of the membrane filter and the output of the pressure electric transducer and recording it on a pen recorder or the like.
（考案が解決しようとする問題点）
前記第２の試験においてメンブラインフイルタ
の一次側の圧力を上げて行くときの昇圧の記録は
容易である。(Problems to be Solved by the Invention) It is easy to record the increase in pressure when increasing the pressure on the primary side of the membrane filter in the second test.
所定の圧力に達したときに所定時間だけ昇圧を
停止して、この間にメンブラインフイルタの一次
側圧力が減少するか否か、つまり漏洩の有無とそ
の程度を調べて記録することは前記昇圧の記録よ
りは変化量が少ないので容易ではなく、また昇圧
の記録と一連に行うのは簡単でない。 When a predetermined pressure is reached, the pressure increase is stopped for a predetermined period of time, and during this period, the pressure on the primary side of the membrane filter decreases.In other words, the presence or absence of leakage and its degree are checked and recorded. This is not easy because the amount of change is smaller than recording, and it is also not easy to perform it in series with recording the pressure increase.
本考案の目的は、前述のような微小変化信号の
記録に敵した微小変化信号の拡大倍率可変記録回
路を提供することにある。 An object of the present invention is to provide a variable magnification recording circuit for a minute change signal that is suitable for recording minute change signals as described above.
（問題点を解決するための手段）
第１図は前記目的を達成するために、本考案に
よる微小変化信号の拡大倍率可変記録回路の実施
例を示す回路図である。(Means for Solving the Problems) FIG. 1 is a circuit diagram showing an embodiment of a variable magnification recording circuit for minute change signals according to the present invention in order to achieve the above object.
この微小変化信号の拡大倍率可変記録回路は、
微小変化信号を処理して信号出力を発生する信号
処理回路１と、前記信号処理回路１の出力レベル
を記憶する記憶コンデンサ部４と、オフセツトレ
ベル設定回路５と、前記信号出力を第１の増幅度
で増幅する第１の増幅系２と、前記信号出力と前
記記憶コンデンサ部４の記憶電圧の差分を前記第
１の増幅度よりも大きい第２の増幅度で増幅し、
前記オフセツトレベルを加算して出力する第２の
増幅系３と、記録表示部６と、前記信号出力を前
記記憶コンデンサ部に前記第１の増幅系２の出力
を前記記録表示部６に接続した後に前記記憶コン
デンサ部４の記憶レベルを前記第２の増幅系３に
接続し、前記第２の増幅系３の出力を前記記録表
示部６に切換接続する切換手段７，７１，７２か
ら構成されている。 This variable magnification recording circuit for minute change signals is
A signal processing circuit 1 that processes a minute change signal to generate a signal output, a storage capacitor section 4 that stores the output level of the signal processing circuit 1, an offset level setting circuit 5, and a first a first amplification system 2 that amplifies with an amplification degree; and amplifies the difference between the signal output and the storage voltage of the storage capacitor section 4 with a second amplification degree that is larger than the first amplification degree;
A second amplification system 3 that adds the offset level and outputs the result, a recording display section 6, the signal output is connected to the storage capacitor section, and the output of the first amplification system 2 is connected to the recording display section 6. After that, the storage level of the storage capacitor section 4 is connected to the second amplification system 3, and the output of the second amplification system 3 is connected to the recording display section 6 by switching means 7, 71, 72. has been done.
（実施例）
以下、図面等を参照して本考案をさらに詳しく
説明する。(Example) Hereinafter, the present invention will be explained in more detail with reference to the drawings and the like.
信号処理回路１は、演算増幅器Ａ１０からなる
バツフア増幅器と抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３
演算増幅器Ａ１１からなる増幅器から構成されて
いる。 The signal processing circuit 1 includes a buffer amplifier including an operational amplifier A10, a resistor R1, a resistor R2, and a resistor R3.
It is composed of an amplifier consisting of an operational amplifier A11.
この信号処理回路１は図示しない圧力センサか
らの入力を増幅して信号出力を発生する。 This signal processing circuit 1 amplifies input from a pressure sensor (not shown) and generates a signal output.
この信号出力回路１の出力信号は、第１の増幅
系２と第２の増幅系３、および切換手段７のリレ
ー接点７１に接続されている。 The output signal of this signal output circuit 1 is connected to the first amplification system 2, the second amplification system 3, and the relay contact 71 of the switching means 7.
第１の増幅系２と第２の増幅系３は常時信号処
理回路１の出力を増幅できる状態にあるが、出力
が切換手段７のリレー接点７２に選択される。 The first amplification system 2 and the second amplification system 3 are always in a state where they can amplify the output of the signal processing circuit 1, but the output is selected by the relay contact 72 of the switching means 7.
第１の増幅系２は抵抗Ｒ２１、抵抗Ｒ２２演算
増幅器Ａ２０からなる増幅器から構成されてい
る。 The first amplification system 2 includes an amplifier including a resistor R21, a resistor R22, and an operational amplifier A20.
この第１の増幅系の増幅度は信号処理回路１の
出力レベル、記録表示部の感度等を勘案して増幅
度は１以下から１以上の範囲内で選択される。 The amplification degree of this first amplification system is selected within the range of 1 or less to 1 or more, taking into account the output level of the signal processing circuit 1, the sensitivity of the recording display section, etc.
当初、大きく変化する入力信号を記録計のレベ
ル（０〜1V）に合わせるため、約1/10に信号を
圧縮している。 Initially, the signal was compressed to about 1/10 in order to match the input signal, which varies widely, to the level of the recorder (0 to 1V).
記憶コンデンサ部４の抵抗Ｒ４０は切換手段７
のリレー接点７１のスルー側の接点に接続され、
コンデンサＣ４は抵抗Ｒ４０を介して充電され
る。 The resistance R40 of the storage capacitor section 4 is connected to the switching means 7.
is connected to the through side contact of the relay contact 71,
Capacitor C4 is charged via resistor R40.
オフセツトレベル設定回路５は、記録の位置を
ずらすための信号電圧を発生する回路である。 The offset level setting circuit 5 is a circuit that generates a signal voltage for shifting the recording position.
定電圧ダイオードZDに抵抗Ｒ５１を介して電
源から電流を供給し、定電圧ダイオードZDの発
生する定電圧を抵抗Ｒ５２、抵抗Ｒ５３、可変抵
抗器VR１の分圧器で分圧する。分圧された電圧
は演算増幅器Ａ５０により形成されるバツフア増
幅器を介して出力される。 A current is supplied from the power supply to the constant voltage diode ZD via the resistor R51, and the constant voltage generated by the constant voltage diode ZD is divided by a voltage divider including the resistor R52, the resistor R53, and the variable resistor VR1. The divided voltage is output via a buffer amplifier formed by operational amplifier A50.
第２の増幅系３には、抵抗Ｒ３１、抵抗Ｒ３
２、演算増幅器Ａ３０からなる反転増幅器が設け
られている。この反転増幅器においてＲ３１＝Ｒ
３２であり増幅度は１である。 The second amplification system 3 includes a resistor R31 and a resistor R3.
2. An inverting amplifier consisting of an operational amplifier A30 is provided. In this inverting amplifier R31=R
32, and the amplification degree is 1.
さらにこの第２の増幅系３には前記コンデンサ
回路のコンデンサＣ４の出力端に入力端子が接続
されている演算増幅器Ａ３１により形成されてい
るバツフア増幅器（非反転増幅器）が設けられて
いる。抵抗Ｒ３３、抵抗Ｒ３４、抵抗Ｒ３５およ
び演算増幅器Ａ３２からなる第１の加算器は、前
記反転増幅器の出力とバツフア増幅器の出力を加
算する。この実施例ではＲ３３＝Ｒ３４＝Ｒ３５
にしてある。 Furthermore, this second amplification system 3 is provided with a buffer amplifier (non-inverting amplifier) formed by an operational amplifier A31 whose input terminal is connected to the output terminal of the capacitor C4 of the capacitor circuit. A first adder consisting of resistor R33, resistor R34, resistor R35 and operational amplifier A32 adds the output of the inverting amplifier and the output of the buffer amplifier. In this example, R33=R34=R35
It is set as.
この第１の加算器の出力には記憶コンデンサＣ
４の電圧に対する信号処理回路の出力の変化分が
現れる。 The output of this first adder has a storage capacitor C
The amount of change in the output of the signal processing circuit with respect to the voltage No. 4 appears.
抵抗Ｒ３６、抵抗Ｒ３７、抵抗Ｒ３８および演
算増幅器Ａ３４からなる第２の加算器は、前記第
１の加算器の出力とオフセツトレベル設定回路５
の出力を加算して出力する。この第２増幅系３の
増幅度は全体として前記第１の増幅系２の増幅度
よりは大きく設定されている。 A second adder consisting of a resistor R36, a resistor R37, a resistor R38, and an operational amplifier A34 connects the output of the first adder and the offset level setting circuit 5.
Add the outputs of and output. The amplification degree of the second amplification system 3 as a whole is set larger than the amplification degree of the first amplification system 2.
切換手段７は切換操作スイツチSWとこのスイ
ツチにより操作されるリレーRxから構成されて
いる。 The switching means 7 is composed of a switching operation switch SW and a relay Rx operated by this switch.
７１，７２はこのリレーRxの接点である。 71 and 72 are contacts of this relay Rx.
通常接点７１，７２は当初スルー（低増幅率
側）に、続いて拡大（高増幅率側）に切換られ
る。これにより、当初接点７１により信号処理回
路１の信号出力は前記記憶コンデンサ部４に接続
されており、通常接点７２により第１の増幅系２
の出力が記録表示部６に接続されている。 Normally, the contacts 71 and 72 are initially switched to through (low amplification side) and then to expansion (high amplification side). As a result, the signal output of the signal processing circuit 1 is initially connected to the storage capacitor section 4 through the contact 71, and the signal output of the signal processing circuit 1 is normally connected to the first amplification system 2 through the contact 72.
The output of is connected to the record display section 6.
切換操作スイツチSWをオンにしてリレーRxを
操作すると接点７１はオフ（拡大側）、接点７２
は第２の増幅系３の出力を記録表示部６に接続す
る。 When switching operation switch SW is turned on and relay Rx is operated, contact 71 turns off (enlarged side) and contact 72
connects the output of the second amplification system 3 to the recording/display section 6.
記録表示部６は、演算増幅器Ａ６０からなるバ
ツフア増幅器と、このバツフア増幅器の出力で駆
動さる記録計（ペンレコーダ）６１から構成され
ている。 The record/display section 6 includes a buffer amplifier consisting of an operational amplifier A60, and a recorder (pen recorder) 61 driven by the output of the buffer amplifier.
次に前記実施例装置の動作を、メンブラインフ
イルタの空気漏れの検出（前述した第２の試験）
を記録する場合を例にして説明する。 Next, the operation of the above-mentioned example device will be explained as follows: Detection of air leakage from membrane filter (second test described above)
This will be explained using an example of recording.
第２図は記録波形の例を示すグラフである。 FIG. 2 is a graph showing an example of a recording waveform.
メンブラインフイルタの一次側の圧力が所定の
圧力に達したとき（時点t1）までの圧力の変化と
前記時点t1から所定時間だけ昇圧を停止して、こ
の間にメンブラインフイルタの一次側圧力が減少
するか否かを調べる。 Changes in pressure until the pressure on the primary side of the membrane filter reaches a predetermined pressure (time t 1 ), and the pressure increase is stopped for a predetermined period of time from the time t 1 , and during this period, the pressure on the primary side of the membrane filter is changed. Find out whether or not it decreases.
昇圧開始時点t0にはリレースイツチ７１，７２
はスルー側にあり、信号処理回路１の出力、第２
図Ａは第１増幅系２を介して記録表示部６に接続
される。第１増幅系２の出力を同図Ｂに示す。 At the start time t 0 of boosting, relay switches 71 and 72 are activated.
is on the through side, and the output of signal processing circuit 1,
In FIG. The output of the first amplification system 2 is shown in FIG.
時点t0からt1までは、同図Ｂに示す波形が記録
計６１に記録される。 From time t 0 to t 1 , the waveform shown in FIG. 6B is recorded on the recorder 61.
昇圧を停止すると若し漏洩がないとすれば、同
図Ａ，Ｂのt1以降に破線で示すように、圧力の変
化は現れない。 If the pressure increase is stopped and there is no leakage, no change in pressure will appear after t1 in A and B of the same figure, as shown by the broken line.
メンブラインフイルタに欠陥があり圧力が低下
する例を実線で示す。 An example where the membrane filter has a defect and the pressure decreases is shown by the solid line.
欠陥が有つたとしても現実にはこの点線と実線
の差は極めて小さく通常は判別しにくい程度のも
のである。 Even if there is a defect, the difference between the dotted line and the solid line is actually extremely small and usually difficult to distinguish.
t1の時点、つまり昇圧停止に同期して切換手段
７を動作させ、第２の増幅系３の出力を記録表示
部６に接続する。 At time t1 , that is, in synchronization with the stop of boosting, the switching means 7 is operated to connect the output of the second amplification system 3 to the recording/display section 6.
記憶コンデンサＣ４にはその時点での信号処理
回路１の出力信号値がホールドされる。 The output signal value of the signal processing circuit 1 at that point in time is held in the storage capacitor C4.
信号処理回路１の出力信号値に変化が有ると演
算増幅器Ａ３２でホールド値と信号との差分が検
出されて演算増幅器Ａ３４を含む加算器の入力部
に導かれる。 When there is a change in the output signal value of the signal processing circuit 1, the difference between the hold value and the signal is detected by the operational amplifier A32 and guided to the input section of the adder including the operational amplifier A34.
漏洩がないかぎり抵抗Ｒ３３に接続される電圧
と抵抗Ｒ３５に接続される電圧は打ち消し合つて
いるため演算増幅器Ａ３２の出力は零である。 As long as there is no leakage, the voltage connected to resistor R33 and the voltage connected to resistor R35 cancel each other out, so the output of operational amplifier A32 is zero.
演算増幅器Ａ３４の出力は、記録計用オフセツ
ト電圧（演算増幅器Ａ５０の出力）に信号変化分
が合成されたものとなる。 The output of the operational amplifier A34 is a combination of the recorder offset voltage (output of the operational amplifier A50) and the signal change.
記録計のオフセツト電圧は、記録計のフルスケ
ールの範囲に任意に設定できるが、ホールド後の
信号変化が減少方向のみであれば、できるだけフ
ルスケールに近い値に設定しておくことにより、
短時間で大きな幅の記録ができる。 The offset voltage of the recorder can be set arbitrarily within the full scale range of the recorder, but if the signal change after holding is only in the decreasing direction, it is best to set it to a value as close to full scale as possible.
A wide range of recordings can be made in a short period of time.
切換部７切換後（時点t1以降）の記録計６１の
表示を第２図Ｃに示す。 FIG. 2C shows the display on the recorder 61 after the switching section 7 is switched (after time t1 ).
（考案の効果）
以上詳しく説明したように、本発明による微小
変化信号の拡大倍率可変記録回路は、微小変化信
号を処理して信号出力を発生する信号処理回路
と、前記信号処理回路の出力レベルを記憶する記
憶コンデンサ部と、オフセツトレベル設定回路
と、前記信号出力を第１の増幅度で増幅する第１
の増幅系と、前記信号出力と前記記憶コンデンサ
部の記憶電圧の差分を前記第１の増幅度よりも大
きい第２の増幅度で増幅し、前記オフセツトレベ
ルを加算して出力する第２の増幅系と、記録表示
部と、前記信号出力を前記記憶コンデンサ部に前
記第１の増幅系の出力を前記記録表示部に接続し
た後に前記記憶コンデンサ部の記憶レベルを前記
第２の増幅系に接続し、前記第２の増幅系の出力
を前記記録表示部に切換接続する切換手段から構
成されている。(Effects of the invention) As explained in detail above, the variable magnification recording circuit for a minute change signal according to the present invention includes a signal processing circuit that processes a minute change signal to generate a signal output, and an output level of the signal processing circuit. a storage capacitor section for storing the signal output, an offset level setting circuit, and a first amplification circuit for amplifying the signal output at a first amplification degree.
and a second amplification system that amplifies the difference between the signal output and the storage voltage of the storage capacitor section with a second amplification degree that is larger than the first amplification degree, adds the offset level, and outputs the resultant amplification system. an amplification system, a recording/display section, and after connecting the signal output to the storage capacitor section and the output of the first amplification system to the recording/display section, the storage level of the storage capacitor section to the second amplification system; and a switching means for switching and connecting the output of the second amplification system to the recording and display section.
したがつて、切換手段により、任意のタイミン
グで信号出力を電気的にホールドし、その時点か
らの信号の変化分を拡大し、記録することができ
る。 Therefore, by using the switching means, the signal output can be electrically held at any timing, and the change in the signal from that point can be magnified and recorded.
したがつて、変化を早く知ることができる。ま
た、オフセツトレベル設定回路により記録計のオ
フセツト量を任意に設定できるので、記録計の記
録幅を有効に使つた拡大記録を行なうことができ
る。これらの機能により任意のタイミングで入力
信号を電気的にホールドし、その時点からの入力
信号の微小変化分の拡大信号を記録計の記録幅を
有効に使つて記録することができる。 Therefore, changes can be detected quickly. Further, since the offset amount of the recorder can be arbitrarily set by the offset level setting circuit, enlarged recording can be performed by effectively using the recording width of the recorder. These functions allow the input signal to be electrically held at any timing, and an enlarged signal of minute changes in the input signal from that point on can be recorded by effectively using the recording width of the recorder.
第１図は、本発明による微小変化信号の拡大倍
率可変記録回路の実施例を示す回路図である。第
２図は、前記回路の動作を説明するための波形図
である。
１……信号処理回路、２……第１増幅系、３…
…第２増幅系、４……記憶コンデンサ部、５……
オフセツトレベル設定回路、６……記録表示部、
６１……ペンレコーダ（記録計）、７……切換手
段、７１，７２……リレー接点、Ａ１０，Ａ１
１，Ａ２０，Ａ３０，Ａ３１，Ａ３２，Ａ３４，
Ａ５０，Ａ６０……演算増幅器、Ｒ１，Ｒ２，Ｒ
３、Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２，Ｒ３３，
Ｒ３４，Ｒ３５，Ｒ３６，Ｒ３７，Ｒ３８，Ｒ４
０，Ｒ５１，Ｒ５２，Ｒ５３……抵抗、Ｃ４……
記憶コンデンサ、SW……切換操作スイツチ、
VR１……可変抵抗、Rx……リレーコイル。
FIG. 1 is a circuit diagram showing an embodiment of a variable magnification recording circuit for a minute change signal according to the present invention. FIG. 2 is a waveform diagram for explaining the operation of the circuit. 1... Signal processing circuit, 2... First amplification system, 3...
...Second amplification system, 4...Storage capacitor section, 5...
Offset level setting circuit, 6...Record display section,
61...Pen recorder (recorder), 7...Switching means, 71, 72...Relay contact, A10, A1
1, A20, A30, A31, A32, A34,
A50, A60... operational amplifier, R1, R2, R
3, R21, R22, R31, R32, R33,
R34, R35, R36, R37, R38, R4
0, R51, R52, R53...Resistance, C4...
Memory capacitor, SW...changeover operation switch,
VR1...variable resistance, Rx...relay coil.
Claims (1)
号処理回路と、前記信号処理回路の出力レベルを
記憶する記憶コンデンサ部と、オフセツトレベル
設定回路と、前記信号出力を第１の増幅度で増幅
する第１の増幅系と、前記信号出力と前記記憶コ
ンデンサ部の記憶電圧の差分を前記第１の増幅度
よりも大きい第２の増幅度で増幅し、前記オフセ
ツトレベルを加算して出力する第２の増幅系と、
記録表示部と、前記信号出力を前記記憶コンデン
サ部に前記第１の増幅系の出力を前記記録表示部
に接続した後に前記記憶コンデンサ部の記憶レベ
ルを前記第２の増幅系に接続し、前記第２の増幅
系の出力を前記記録表示部に切換接続する切換手
段から構成した微小変化信号の倍率可変記録回
路。 a signal processing circuit that processes a minute change signal and generates a signal output; a storage capacitor section that stores the output level of the signal processing circuit; an offset level setting circuit; and amplification of the signal output at a first amplification degree. a first amplification system that amplifies the difference between the signal output and the storage voltage of the storage capacitor section with a second amplification degree that is greater than the first amplification degree, adds the offset level, and outputs the resultant amplification system; a second amplification system;
a recording/display section, the signal output is connected to the storage capacitor section, the output of the first amplification system is connected to the recording/display section, and then the storage level of the storage capacitor section is connected to the second amplification system; A variable magnification recording circuit for minute change signals, comprising a switching means for selectively connecting the output of the second amplification system to the recording/display section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11556387U JPH0441323Y2 (en) | 1987-07-28 | 1987-07-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11556387U JPH0441323Y2 (en) | 1987-07-28 | 1987-07-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6421352U JPS6421352U (en) | 1989-02-02 |
| JPH0441323Y2 true JPH0441323Y2 (en) | 1992-09-29 |
Family
ID=31357336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11556387U Expired JPH0441323Y2 (en) | 1987-07-28 | 1987-07-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0441323Y2 (en) |
-
1987
- 1987-07-28 JP JP11556387U patent/JPH0441323Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6421352U (en) | 1989-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102322890B (en) | Transmitter fault diagnosis circuit and method thereof | |
| US4800336A (en) | Battery level indicator supplying data from a memory to a display in a power-off state | |
| JPS62242849A (en) | Method and apparatus for testing performance of electrode for electrode measuring system | |
| CN110596327B (en) | Method for detecting components and concentration of polluted gas | |
| JPH0441323Y2 (en) | ||
| US11959797B2 (en) | Online detection device and method for piezoelectric device | |
| JPS6311675Y2 (en) | ||
| US4639618A (en) | Spike detector circuitry | |
| CN110596328B (en) | Integrated multichannel polluted gas concentration detection device | |
| CN212340308U (en) | A Multi-Class Hybrid Sensor Detection System | |
| JPS6370171A (en) | Memory for input waveform signal | |
| JPS6026173A (en) | Ignition time controller for internal-combustion engine | |
| JP2521903B2 (en) | Recording method of measured values | |
| JPS6042637A (en) | Load-elongation curve recording device | |
| JP3348422B2 (en) | Measurement data collection device | |
| CN221671719U (en) | ECG signal acquisition device and ECG monitor | |
| SU1018044A1 (en) | Electric radio component parameter automatic measuring device | |
| JPH0454461Y2 (en) | ||
| CN118914666A (en) | Resistance detection circuit, method and resistance detector | |
| JPH0378615A (en) | Trigger circuit | |
| JP2001338364A (en) | Remote gas concentration measurement device | |
| NO980969L (en) | Method and apparatus for sensing acceleration | |
| KR940008705B1 (en) | Pole tester | |
| JPH0424440Y2 (en) | ||
| SU1427273A1 (en) | Moisture meter for measuring moisture content of light organic liquids |