JPH0441451Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、磁気記憶装置のリードライト回路に
係り、とくに同一の磁気ヘツドで読出しおよび書
き込みを行なう磁気記憶装置のリードライト回路
に関する。

フロツピーデイスク（フレキシブルデイスク）
装置その他の磁気記憶装置では、同一の磁気ヘツ
ドで読み出しと書き込みを行なうようにすること
が多い。一方、この方式は、ヘツド重量の軽減お
よび構造の簡素化等に際しては利にかなつている
が、磁気ヘツドに対して読み出し回路と書き込み
回路とを並列接続しているため、読出し時のＳ／
Ｎ比があまり良くないという欠点があるほか発振
現象が生じる等の不都合が生じており、これに対
する対策が装置設計上の一つの難点とされてい
た。

本考案の目的は、上述した欠点を改善し、高い
Ｓ／Ｎ比を容易に得ることができる磁気記憶装置
のリードライト回路を提供することにある。

このため、本考案では、同一の磁気ヘツドで読
み出しおよび書き込みを行なう磁気記憶装置のリ
ードライト回路において、前記書き込みのための
磁気ヘツドへの信号を、ライトゲート信号により
開閉されるFETスイツチ回路を介して供給する
構成とし、これによつて前記目的を達成しようと
するものである。

以下、本考案の一実施例を第１図および第２図
に従つて説明する。

第１図において、２は読み出しおよび書き込み
を行なうための磁気ヘツドを示す。読み出し時に
おいては、この磁気ヘツド２の出力は、まずデイ
スクリートタイプのプリアンプ４（詳細は第２図
参照）にて所定レベルまで増幅されたのちビデオ
アンプ５にて大きく増幅され、次いで、ローパス
フイルタ６、微分器７、ゼロクロスデテクタ８を
経たのち波形整形回路９にて波形整形され、リー
ドデータとして出力されるようになつている。こ
のように構成された読出し回路１における前記磁
気ヘツド２のコイルの中点２Ａは、バイパスコン
デンサ３を介して接地されている。また、この中
点２Ａには、後述する書き込み時に機能するライ
トパワ切換トランジスタ１０が接続され、ライト
ゲート信号に制御される構成となつている。

前記磁気ヘツド２の入出力端子には、さらに
FETスイツチ回路３０を介して書き込み回路５
１が接続されている。FETスイツチ回路３０は、
FET２０，２１を中心として構成され、前述し
た読出し動作時に書き込み回路の切離しを行つて
当該読出し動作時のＳ／Ｎ比を向上せしめる機能
を有している。なお、このFETスイツチ回路３
０において、２２，２３はゲート・ソース間に接
続された抵抗、２４，２５は順方向電流阻止用の
ダイオード、２６はFET断続トランジスタ、２
７はそのコレクタ抵抗、２８はエミツタ・ベース
間に接続された抵抗、２９はベース抵抗である。
又、前記書き込み回路５１において、１０はライ
トパワ切換トランジスタ、１１はエミツタ・ベー
ス間に接続された抵抗、１２はベース抵抗、１３
はＤフリツプフロツプで構成された1/2分周器、
１４，１５，１６はバツフア、１７，１８はライ
トドライバ、１９はライトドライバ断続トランジ
スタを示す。

このような構成を備えた第１図の実施例は、以
下の如く動作する。

まず、書き込み時は、ライトゲート信号（アク
テイブロウ）が、ライトパワ切換トランジスタ１
０、プリアンプ４、FET断続トランジスタ２６、
ライトドライバ断続トランジスタ１９および波形
整形器９へ各々印加される。この結果、プリアン
プ４は、その回路中のトランジスタのベース・エ
ミツタ間が短絡されて増幅動作を停止し（第２図
参照）、また波形整形器９も回路中のICの内の一
つのイネーブル端子がローレベルになることによ
つてその動作を停止し、これによつて書き込み信
号の読出し回路１への流入が阻止される。また、
ライトパワ切換トランジスタ１０が導通すること
により、電源電圧＋Ｖが磁気ヘツド２のコイルの
中点２Ａに印加される。更にまた、FET断続ト
ランジスタ２６が導通して当該トランジスタ２６
のコレクタ側が略＋Vcに近い正電位となり、こ
れがため前記ダイオード２４，２５が遮断されて
前記FET２０，２１が導通する。同時に前記ラ
イトドライバ断続トランジスタ１９も導通する。
このため、書き込み回路５１は書き込み可能な状
態になる。

かかる状態でライトデータが供給されると、こ
のデータはＤフリツプフロツプ１３で1/2に分周
され出力Ｑおよび信号となる。この信号がバツ
フア１４，１５を介してライトドライバ１７およ
び１８に供給される。そして、該ライトドライバ
１７および１８は、このＱおよび信号に従つて
断続され、これによつて前記磁気ヘツド２のコイ
ルに書き込み用の励磁電流が流される。

一方、読出し時は、ライトゲート信号が遮断さ
れる結果、この信号を受けていた前記各回路が逆
の状態になる。すなわち、プリアンプ４および波
形整形器９は作動状態となるが、ライトパワ切換
トランジスタ１０、FET２０，２１およびライ
トドライバ断続トランジスタ１９が遮断状態とな
り、これによつて読出し回路１のみが動作した状
態となる。

かかる状態で例えばフロツピーデイスク等の回
転に伴つて磁気ヘツド２のコイルの両端に発生し
た微少な出力信号は、まずプリアンプ４で増幅さ
れ、更にビデオアンプ５で増幅されたのちローパ
スフイルタ６に供給され、ここで余分な高域成分
が除去される。次いで、このローパスフイルタ６
を通過した信号は、微分器７にて微分され、その
ピークポイントが微分後の波形のゼロクロスポイ
ントに中継される。このゼロクロスポイントはゼ
ロクロスデテクタ８で検出され、その出力パルス
が波形整形器９によつて所定幅および所定波高の
パルスに整形され、リードデータとして送出され
る。

而して、前述したように従来のリードライト回
路は、この読出し動作時におけるＳ／Ｎ比が悪か
つたが、本実施例では、FETスイツチ回路３０
によつて前記読み出し時に書き込み回路５１を完
全に切離すという手法を採用しているため、従来
は読み出し動作時に前記書き込み回路５１から混
入していた種々の雑音、たとえばトランジスタの
洩れ電流などが、ほぼ完全に除去され、これによ
りＳ／Ｎ比が大幅に改善された。考案者らが実際
にシンクロスコープによつてビデオアンプ５の出
力波形を観測したところでは、従来の回路では、
62.5KHzとしておいたデータ信号が、ノイズの中
に殆んど隠されてしまつており識別困難となつて
いた。しかしながら本実施例の場合は、前述した
バイパスコンデンサを使用しない場合であつて
も、この62.5KHzとしたデータ信号が極めて明瞭
に現われ、従来の回路とは顕著な差異がみられ
た。

なお、上記実施例では、プリアンプ４をデイス
クリートタイプを採用してより一層のＳ／Ｎ比の
向上を図つているが、本考案は必ずしもプリアン
プ４をデイスクリートタイプのものに限定するも
のではない。

以上のように、本考案によると、同一の磁気ヘ
ツドで読み出しおよび書き込みを行なう磁気記憶
装置のリードライト回路において、前記書き込み
のための磁気ヘツドへの信号を、ライトゲート信
号により開閉されるFETスイツチ回路を介して
供給する構成としたので、読み出し時には書き込
み回路を完全に切離すことができ、従つて従来の
ものよりもＳ／Ｎ比を大幅に改善するとともに発
振現象を排除することができ、これによつて動作
の安定を図ることのできる実用的な磁気記憶装置
のリードライト回路を提供することができる。

【図面の簡単な説明】

第１図は本考案の一実施例を示すブロツク図、
第２図は第１図内のプリアンプの詳細を示す回路
図である。 ２……磁気ヘツド、３０……FETスイツチ回
路、５１……ライト回路。

Claims (1)

【実用新案登録請求の範囲】
1. 同一の磁気ヘツドで読み出しおよび書き込みを
   行なう磁気記憶装置のリードライト回路におい
   て、前記書き込みのための磁気ヘツドへの信号
   を、ライトゲート信号により開閉されるFETス
   イツチ回路を介して供給する構成としたことを特
   徴とする磁気記憶装置のリードライト回路。