JPH0441517B2 - - Google Patents
Info
- Publication number
- JPH0441517B2 JPH0441517B2 JP58140949A JP14094983A JPH0441517B2 JP H0441517 B2 JPH0441517 B2 JP H0441517B2 JP 58140949 A JP58140949 A JP 58140949A JP 14094983 A JP14094983 A JP 14094983A JP H0441517 B2 JPH0441517 B2 JP H0441517B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- circuit
- line
- groove
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
<産業上の利用分野>
本発明は、ジヨゼフソン回路におけるインダク
タの形成方法に関する。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a method of forming an inductor in a Josephson circuit.
<従来の技術およびその問題点>
ジヨゼフソン回路において重要な能動電子回路
要素はジヨゼフソン・スイツチング・ゲートであ
り、それらを構成する回路素子の中心的なものは
ジヨゼフソン・スイツチング素子ないしジヨゼフ
ソン接合素子であるが、このような能動回路素子
に加えて、受動素子としてのインダクタも重要な
回路素子となる。<Prior art and its problems> The important active electronic circuit element in the Josephson circuit is the Josephson switching gate, and the main circuit elements that make up these gates are the Josephson switching element or the Josephson junction element. In addition to such active circuit elements, inductors as passive elements are also important circuit elements.
と言うのも、第1図Aに示す磁束量子干渉型ジ
ヨゼフソン・スイツチング・ゲート1の入力線な
いし制御線2とスイツチング・ループ3間の磁気
結合部分4(回路的には相互インダクタンスとし
て表される)や、第1図Bに示すジヨゼフソン・
メモリ5のメモリ・ループ7の自己インダクタン
ス10を形成したり、ビツト線6とメモリ・ルー
プ7との磁気結合部分(相互インダクタンス)4
を形成するのに必要だからである。 This is because the magnetic coupling portion 4 (expressed as mutual inductance in circuit terms) between the input line or control line 2 of the magnetic flux quantum interference Josephson switching gate 1 and the switching loop 3 shown in FIG. ) and the Josephson model shown in Figure 1B.
It forms the self-inductance 10 of the memory loop 7 of the memory 5, and the magnetic coupling part (mutual inductance) 4 between the bit line 6 and the memory loop 7.
This is because it is necessary to form.
もちろん、図示の二例に限らず、各種の回路要
素においてこうしたインダクタが必要とされ、能
動回路要素中のみならず、信号に意図的な時間遅
れを与えるため、あるいはまた回路間分離を図る
ため、能動回路段間に受動要素として組込まれた
りもする。 Of course, such inductors are needed in a variety of circuit elements, not just the two examples shown, not only in active circuit elements, but also to provide intentional time delays to signals or to provide isolation between circuits. They may also be incorporated as passive elements between active circuit stages.
なお、第1図A,B中においては、磁気結合部
分4、即ち変成器を構成する当該変成器の一次、
二次巻線としての各インダクタは符号9,10で
示してあり、スイツチング・ループ3およびメモ
リ・ループ7中のジヨゼフソン接合素子は符号8
で示してある。ただし、これら動作の説明は周知
故、省略する。 In addition, in FIGS. 1A and 1B, the magnetic coupling part 4, that is, the primary of the transformer that constitutes the transformer,
Each inductor as a secondary winding is designated 9, 10, and the Josephson junction elements in switching loop 3 and memory loop 7 are designated 8.
It is shown. However, since these operations are well known, a description thereof will be omitted.
しかるに、一定の値以上のインダクタンス値を
確保しながら、このようなインダクタを実際に製
作するとなると、一般には回路形成基板上におい
て相当な平面積を要する。 However, actually manufacturing such an inductor while ensuring an inductance value above a certain value generally requires a considerable area on a circuit forming board.
例えば第1図A,B示された回路例に即して考
えると、外部信号線路2ないし6と、スイツチン
グ・ループ3ないしメモリ・ループ7との間に十
分に強い磁気結合(十分大きな相互インダクタン
ス)4を得ると共に、スイツチング・ループ3な
いしメモリ・ループ7側のインダクタ10に十分
大きなインダクタンスを得るためには、当該スイ
ツチング・ループ3およびメモリ・ループ7のル
ープ線路に本来的に必要な幅および長さの面積だ
けでは十分なインダクタンスを稼ぐことができな
い。 For example, considering the circuit example shown in FIGS. 1A and 1B, there is a sufficiently strong magnetic coupling (a sufficiently large mutual inductance) between the external signal lines 2 to 6 and the switching loop 3 to the memory loop 7. ) 4 and to obtain a sufficiently large inductance in the inductor 10 on the switching loop 3 or memory loop 7 side, the width and width originally required for the loop line of the switching loop 3 and memory loop 7 must be It is not possible to obtain sufficient inductance by measuring the length and area alone.
そこで、このスイツチング・ループ3およびメ
モリ・ループ7側のインダクタ10においては、
当該部分の平面積をかなり大きなものとしなけれ
ばならない。 Therefore, in the inductor 10 on the switching loop 3 and memory loop 7 side,
The area of this part must be quite large.
しかしこれは、そもそも極めて高い集積度を達
成する可能性を秘めたジヨゼフソン回路にとつて
は重大な欠点となる。 However, this is a significant drawback for Josephson circuits, which had the potential to achieve extremely high levels of integration in the first place.
そこで、この問題を解決する手段として、まず
は第1図Cに示すようなインダクタ形成方法が考
えられた。 Therefore, as a means to solve this problem, an inductor forming method as shown in FIG. 1C was first considered.
本例は、第1図Bに示すジヨゼフソン・メモリ
の等価回路を実際に基板11上に形成した場合の
断面構造を示しているが、基板11と信号線路6
の間の絶縁層部分19内にあつて、一対のジヨゼ
フソン接合素子8間に亘るインダクタ10を、当
該ジヨゼフソン接合素子8の各下部電極間に亘る
接続線路部分12の上に配した絶縁塊部分13の
上方を渡し越すようにして形成したものである。 This example shows a cross-sectional structure when the equivalent circuit of the Josefson memory shown in FIG. 1B is actually formed on the substrate 11.
an insulating block portion 13 in which an inductor 10 extending between a pair of Josephson junction elements 8 is disposed on a connection line portion 12 extending between each lower electrode of the Josephson junction elements 8; It was formed so as to pass over the top of the .
確かにこのようにすれば、この絶縁塊部分13
の側面に沿つて高さ方向に伸びる部分14が形成
され、したがつてこの高さをある程度以上に高く
取れば、それに応じて実効的な線路長が長くなる
から必要なインダクタンス値を確保することがで
き、その割には平面積を小さく収めることができ
る。 Certainly, if you do this, this insulating lump part 13
A portion 14 extending in the height direction is formed along the side surface of the line, and therefore, if this height is made higher than a certain level, the effective line length will increase accordingly, ensuring the necessary inductance value. , and the plane area can be kept relatively small.
しかし、単に高さ方向にインダクタの線路面積
部分を稼ぐというこのような方法では、別の大き
な欠点が発生してしまう。 However, this method of simply increasing the line area of the inductor in the height direction has another major drawback.
第一に、絶縁塊部分13の高さがかなり高くな
つてくると、信号線路2等を形成すべき上面構造
部分の平面性が損なわれ、凸凹が激しくなる結
果、信号線路2の蒸着形成時等においていわゆる
段切れと呼ぶ断線が生じ易くなり、全体としての
集積回路構想の歩留まりが著しく低下する。 First, when the height of the insulating block portion 13 becomes considerably high, the planarity of the upper surface structure portion where the signal line 2 and the like are to be formed is impaired, and as a result, the unevenness becomes severe. etc., wire breaks called so-called stage breaks are likely to occur, and the yield of the overall integrated circuit concept is significantly reduced.
第二に、いくら平面積に比せば余り問題とされ
ないとは言っても、高さ方向に高くなることはや
はり望ましくない。ことに、将来的はきわゆる三
次元構造等が提案されている実情に鑑みると、各
機能層ないし各レベルの平面性が良好であること
はもちろん、その厚みもできるだけ薄い方が良
い。 Secondly, even if it is not a problem compared to the planar area, it is still undesirable to increase the height in the height direction. In particular, in view of the fact that so-called three-dimensional structures are being proposed in the future, it is better that each functional layer or level should not only have good flatness but also be as thin as possible.
一方、さらに他の手法により、ジヨゼフソン回
路中に有意の値のインダクタを得る手法として、
特開昭57−114294号公報中に例示されているよう
に、絶縁物ないし半導体基層の上に形成された超
伝導材料製のグランド・プレーンに開口を開ける
ことにより、その上を渡し越している超伝導線路
にインダクタンスを持たせるという手法もある。 On the other hand, as a method to obtain an inductor with a significant value in the Josefson circuit using still another method,
As exemplified in Japanese Patent Application Laid-Open No. 57-114294, an opening is made in a ground plane made of a superconducting material formed on an insulator or semiconductor base layer, and the ground plane is passed over the ground plane. Another method is to add inductance to the superconducting line.
しかしこの手法は、逆に言えば、グランド・プ
レーンに近傍して配置された超伝導線路は、当該
グランド・プレーンにより一種の磁気シールド効
果を受ける結果、有意のインダクタンスを示し得
ないという事実に鑑み、当該シールド構造である
グランド・プレーンを所定の面積部分、除去する
ことにより、このグランド・プレーンの影響を除
き、等価的にはインダクタを得るべき超伝導線路
とグランド・プレーンとの間の距離を極めて大き
くとつたに等しい結果を得んとするものである。 However, this method takes into consideration the fact that, conversely, a superconducting line placed close to a ground plane cannot exhibit significant inductance as a result of being subjected to a kind of magnetic shielding effect by the ground plane. By removing a predetermined area of the ground plane, which is the shield structure, the influence of this ground plane can be removed, and equivalently the distance between the superconducting line and the ground plane, where an inductor should be obtained, can be reduced. The aim is to obtain a result that is extremely large and equivalent to that of Totsuta.
したがつてこの手法に即した場合には、グラン
ド・プレーンに開ける開口面積を大きくすればす
る程、この開口を渡し越している線路部分の線路
長が増すから、それに連れて等価実効インダクタ
ンスも増すという理屈になるが、これもやはり逆
に言えば、そうした開口面積には当然、制限があ
るから、それ程大きな値のインダクタンスは取り
難いということにもなる。 Therefore, when using this method, the larger the area of the opening in the ground plane, the longer the line that crosses this opening increases, and the equivalent effective inductance increases accordingly. However, this also means that since there is a limit to the opening area, it is difficult to obtain such a large value of inductance.
さらにまた、この手法を採用すると、種々の問
題や矛盾を呈することが多かつた。 Furthermore, this approach often presents various problems and contradictions.
例えばまず、当該公報中にも明記されている通
り、グランド・プレーンに開けたこの開口の開口
縁部には、不測にも磁束がトランプされることが
ある。これは回路の誤動作を招く要因となり、決
して望ましいことではなく、これを防ぐにはさら
に別途、堀構造等の特殊構造を要する。 For example, as specified in the publication, magnetic flux may be accidentally tramped to the edge of the opening in the ground plane. This is a factor that leads to circuit malfunction, which is by no means desirable, and to prevent this, a special structure such as a moat structure is required.
またそもそも、開口には縁部ができ、これが磁
極となるから、その影響も考えねばならない。 Furthermore, since an edge is formed in the opening and this becomes the magnetic pole, the effect of this must also be considered.
さらに、当該公報中に例示されている構造を見
てみると、結果としてではあるが、グランド・プ
レーンに開けた開口を渡し越している部分が、や
や当該開口の方に向けて凸み気味に形成されてい
る。 Furthermore, if we look at the structure exemplified in the publication, we find that the part that goes over the opening in the ground plane is slightly convex toward the opening. It is formed.
しかしこの凹みは、グランド・プレーンに開口
を開けた結果、その上に絶縁層を成長させると当
該開口内に充填される絶縁材料部分が他の部分よ
りも凹み、したがつてさらにその上に超伝導線路
を形成すると、この超伝導線路もこの部分で対応
的に凹むという因果関係よつて形成されたに過ぎ
ず、実際上、グランド・プレーンの膜厚に対応す
る程度のわずかな凹みであつて、決して意図的に
形成されたものではない。 However, this depression is the result of opening an opening in the ground plane, and when an insulating layer is grown on top of it, the part of the insulating material that fills the opening becomes more depressed than the other part, and therefore, it becomes even more superfluous. When a conductive line is formed, this superconducting line is also formed due to a corresponding dent in this part, and in reality, it is a slight dent corresponding to the thickness of the ground plane. , it was never intentionally formed.
あえてこれを意図的に形成し、しかも溝深さを
十分に採ろうとした場合を考えてみよう。する
と、むしろこうしたインダクタ形成方法において
は、以下述べるように、極めて不都合な結果に終
わる。 Let's consider a case where this is intentionally formed and the groove depth is sufficient. In this case, such an inductor forming method ends up with extremely disadvantageous results as described below.
少し考えただけでは、グランド・プレーンに開
けた開口に向けて絶縁層を挟み、超伝導線路を意
図的に凹ますと、その凹ませた分だけは線路長が
増すので、対応的にインダクタンスが増すかのよ
うに思われる。 If you think about it a little bit, if you intentionally make a recess in the superconducting line by sandwiching an insulating layer toward the opening in the ground plane, the line length will increase by the amount of the recess, and the inductance will correspondingly increase. It seems like it will increase.
が、グランド・プレーンに開口を開けるという
この手法を採用する限り、これは逆にインダクタ
ンスを低下させる方向に作用することが多い。 However, as long as this technique of creating an opening in the ground plane is used, this often works in the opposite direction, lowering the inductance.
と言うのも、先に述べたように、この手法では
グランド・プレーンの影響を除くため、つまりは
インダクタ形成用線路に対し、グランド・プレー
ンを距離的に遠避けたのと等価な結果を得るため
に開口を設けたのであるから、インダクタを形成
すべき当該線路部分が開口の窪みの方向に凹んで
下がつてしまうということは、せつかくにして遠
避けたグランド・プレーンにわざわざまた近付い
て行く結果になつてしまうのである。 This is because, as mentioned earlier, this method removes the influence of the ground plane, which is equivalent to avoiding the ground plane at a distance from the inductor formation line. Therefore, the line section where the inductor is to be formed is concave and downwards in the direction of the recess of the aperture.This means that the line section where the inductor is to be formed is recessed in the direction of the recess of the aperture. The result is that you go.
そのため、こうした手法によつてインダクタを
形成する場合には、グランド・プレーンと超伝導
線路との間の絶縁層部分を単に成長させるのでは
なく、上記公報中に示されているような線路部分
の凹みができないように、グランド・プレーン開
口分において盛り土を行なうかのようにして当該
絶縁層表面を苦無くとも平坦に形成する方が望ま
しいし、さらには第1図Cに即して述べたよう
な、高さ方向に盛り上がる絶縁塊部分13を併せ
て採用した方がまだしも良い。 Therefore, when forming an inductor using such a method, instead of simply growing the insulating layer between the ground plane and the superconducting line, the insulating layer between the ground plane and the superconducting line is grown, as shown in the above publication. In order to prevent the formation of dents, it is preferable to form the surface of the insulating layer as flat as possible by mounding the ground plane opening, and furthermore, as described in connection with Fig. 1C. Incidentally, it may be better to also employ an insulating lump portion 13 that rises in the height direction.
しかし明らかなように、そのようにしたからと
言って、グランド・プレーンに開口を開ける手法
の持つ本来的な欠点である磁束トラツプの問題が
消えるわけでもなく、そればかりか、先に当該第
1図Cの構成に関して述べた欠点も加わつてしま
う。 However, it is clear that doing so does not eliminate the problem of flux trapping, which is an inherent drawback of opening an opening in the ground plane; The disadvantages mentioned regarding the configuration of Figure C are also added.
本発明はこのような従来の実情に鑑みて成され
たもので、ジヨゼフソン回路中のインダクタを形
成するに際して、平面積を小さく留めるためにも
回路層の厚みを少なくとも大きくは増さないで済
み、上部構造の平面性を良好に保ち得ると共に、
グランド・プレーンに開口を開けることによりそ
の上を渡し越す線路部分にインダクタンスを与え
る従来法に見られるような、不測の磁束トラツプ
等も生じない、新たな構成によるインダクタ形成
方法を提供せんとするものである。 The present invention has been made in view of such conventional circumstances, and in order to keep the plane area small when forming an inductor in a Josefson circuit, the thickness of the circuit layer does not need to be increased to a large extent. The flatness of the superstructure can be maintained well, and
The present invention aims to provide an inductor formation method with a new configuration that does not cause unexpected magnetic flux traps, etc., as seen in the conventional method of creating an opening in the ground plane and providing inductance to the line passing over it. It is.
<問題点を解決するための手段>
本発明は上記の目的を全て達成するため、
ジヨゼフソン回路において非導体基層のイン
ダクタ形成予定部分に深さを持つ溝を意図的に
形成し、
該溝の内側面および底面に沿つて当該インダ
クタ形成材料を付着させ、
もつて該溝の上記内側面に沿つて深さ方向に
連続する線路部分の分だけは、その存在により
少なくともインダクタンスを増したインダクタ
を形成する、
という構成要件により特定されるジヨゼフソン回
路用のインダクタ形成方法を提供する。<Means for Solving the Problems> In order to achieve all of the above objects, the present invention intentionally forms a deep groove in the portion of the non-conductor base layer where the inductor is to be formed in the Josefson circuit. The inductor-forming material is attached along the side and bottom surfaces, and an inductor whose inductance is increased at least by the presence of the line portion that is continuous in the depth direction along the inner surface of the groove is formed. A method for forming an inductor for a Josephson circuit specified by the following configuration requirements is provided.
<作用および効果>
本発明においては、非導体基層に溝を堀り、こ
の溝の内側面および底面に沿つてインダクタ形成
材料を付着させており、したがつて溝の内側面に
沿つて深さ方向に連続する線路部分の分だけは、
その存在より少なくともインダクタンスを増した
インダクタを形成することができる。<Operations and Effects> In the present invention, a groove is dug in the non-conductor base layer, and an inductor forming material is adhered along the inner surface and bottom surface of the groove, so that the depth increases along the inner surface of the groove. Only for the part of the track that continues in the direction,
An inductor can be formed that has at least an increased inductance than the existing one.
換言すれば、溝の内側面に沿つてインダクタ形
成材料を付着させたにもかかわらず、インダクタ
ンスが増さないとか、逆に減るようなことがな
い。製造上、段切れ等が生じない範囲で溝深さを
深くすれば、それに連れてインダクタンスを増す
ことができる。 In other words, even though the inductor forming material is deposited along the inner surface of the groove, the inductance does not increase or, conversely, decrease. In manufacturing, if the groove depth is increased within a range that does not cause breakage, etc., the inductance can be increased accordingly.
結局の所、本発明によれば、ジヨゼフソン回路
中におけるインダクタを小面積で、かつ高さ方向
の突出部分を小さく留めて形成できるため、高集
積化や上部配線層に関しての製品歩留まりの向上
等、大きな効果を得ることができる。 After all, according to the present invention, the inductor in the Josefson circuit can be formed in a small area and with the protruding portion in the height direction kept small, so that it is possible to achieve high integration and improve product yield regarding the upper wiring layer. You can get a big effect.
<実施例>
第2図は本発明の第一の実施例を示しており、
構成した回路は第1図Aに等価回路を示すもので
ある。そこで、対応する構成子には第1図A中に
記した符号と同一の符号を付している。<Example> FIG. 2 shows a first example of the present invention,
The equivalent circuit of the constructed circuit is shown in FIG. 1A. Therefore, corresponding components are designated by the same reference numerals as those shown in FIG. 1A.
一般にこの種のジヨゼフソン回路においては、
基板材質はシリコンSi等であるが、その厚みは全
体の回路を物理的に支えるために回路層の厚みに
比せば相当に厚くなつていて、多少の機械的な加
工が施されてもその強度に問題は生じない。本発
明ではまずこの点に注目したことに一つの特徴が
ある。 Generally, in this type of Josefson circuit,
The substrate material is silicon, etc., but its thickness is considerably thicker than the thickness of the circuit layer in order to physically support the entire circuit, and even with some mechanical processing, it There is no problem with strength. One of the features of the present invention is that it focuses on this point.
すなわち、本発明のこの実施例では、結果とし
て、信号線路2のインダクタ9に磁気的に結合す
るインダクタ10が各ジヨゼフソン接合素子8の
下部電極間に亘る部分に変更になつている(第1
図Aにおいては上部電極間に亘つていた)が、ま
ず、基板に対して両ジヨゼフソン接合素子8の下
部電極およびその間のインダクタ10を通常の蒸
着技術等により形成するに先立ち、基板11の所
定個所に、側面が望ましくはテーパ付けられた溝
16を形成する。 That is, in this embodiment of the present invention, as a result, the inductor 10 magnetically coupled to the inductor 9 of the signal line 2 is changed to a portion extending between the lower electrodes of each Josefson junction element 8 (the first
In FIG. A groove 16 is formed at the location, the sides of which are preferably tapered.
基板11の厚みはこの溝の深さに比したら問題
にならない程厚く、したがつてその機械的強度は
何等の犠牲にもならない。ただし、既述したよう
に、グランド・プレーンに開口を形成することに
よりインダクタを形成せんとする従来例に認めら
れるように、結果として形成される凹みに比せ
ば、十分に深い溝を意図的に形成して差支えな
い。 The thickness of the substrate 11 is so thick as to be inconsequential compared to the depth of this groove, so that its mechanical strength is not sacrificed in any way. However, as mentioned above, as seen in the conventional example of forming an inductor by forming an opening in the ground plane, it is difficult to intentionally create a groove that is sufficiently deep compared to the resulting depression. It may be formed into
いずれにしても、このようにして意図的に溝部
分16を形成したならば、次いで、当該溝部分1
6を含む平面領域に対し、通常の技術により、先
に述べた両ジヨゼフソン接合素子8の下部電極お
よびインダクタ10形成用の適当な金属等の材料
を蒸着すると、当該溝16の内側面および底面に
対して材料が連続状に付着し、所要のインダクタ
10が形成される。 In any case, once the groove portion 16 is intentionally formed in this way, the groove portion 1
When a material such as a suitable metal for forming the lower electrodes of both Josephson junction elements 8 and the inductor 10 described above is vapor-deposited on the plane area including the groove 6 using a conventional technique, the inner surface and bottom surface of the groove 16 are deposited. The material is continuously deposited on the other hand, and the required inductor 10 is formed.
このようにして形成されたインダクタ10の両
側の各ジヨゼフソン接合素子8の下部電極に対す
る接続部分15は、本発明により意図的に形成し
た溝16内側面に沿つて深さ方向に長さを持つ。 The connection portions 15 to the lower electrode of each Josefson junction element 8 on both sides of the inductor 10 thus formed have a length in the depth direction along the inner surface of the groove 16 intentionally formed according to the present invention.
そのため、この深さを設計的に設定すれば、任
意所要のインダクタンス値が当該インダクタ10
に得られることになる。 Therefore, if this depth is set in design, an arbitrary required inductance value can be set for the inductor 10.
will be obtained.
溝16の側面にテーパを付けたのは、このイン
ダクタ10部分の蒸着形成の際の部分15におけ
る段切れを防ぐためである。 The reason why the side surface of the groove 16 is tapered is to prevent the step from being broken in the portion 15 when forming the inductor 10 portion by vapor deposition.
ただし、深さが余り深くなくとも必要なインダ
クタンス値が確保できる場合にはその必要のない
こともあり、溝の側面は単に切立った側面となつ
ていても良い。また、インダクタ10を形成する
ための材料は、もちろん任意の問題であるが、超
導電材料であつても良いし、ただ単にインダクタ
のみを形成すれば良い場合には常導電材料であつ
ても良い。 However, if the required inductance value can be secured even if the depth is not very deep, this may not be necessary, and the side surfaces of the groove may simply be steep sides. The material for forming the inductor 10 is of course a matter of choice, but it may be a superconducting material, or it may be a normal conducting material if only the inductor needs to be formed. .
このようにして所期のインダクタ10を形成し
たならば、既知の方法で良い適当な方法によつ
て、インダクタ10部分の表面に形成された溝型
部分を適当な材質の絶縁部材で埋め、絶縁塊部分
13を形成する。 Once the desired inductor 10 is formed in this way, the groove-shaped portion formed on the surface of the inductor 10 is filled with an insulating member made of an appropriate material by an appropriate known method. A lump portion 13 is formed.
一方、各ジヨゼフソン接合素子8の下部電極の
上にジヨゼフソン接合部としての障壁層を同様に
公知の技術で形成し、その後、各ジヨゼフソン接
合素子8の上部電極およびそれらの間の接続線路
12を形成する。 On the other hand, a barrier layer as a Josephson junction is similarly formed on the lower electrode of each Josephson junction element 8 using a known technique, and then the upper electrode of each Josephson junction element 8 and the connection line 12 between them are formed. do.
これら全体を絶縁層19にて埋め、最後にその
上部に信号線路2を形成すれば、第1図Aに示す
等価回路の構成が得られる。 By filling the entire area with an insulating layer 19 and finally forming the signal line 2 on top of the insulating layer 19, the structure of the equivalent circuit shown in FIG. 1A can be obtained.
なお、ジヨゼフソン障壁層は一般に極めて薄い
ため、図中においては単にいくらか太い線でこれ
を表すに留めてある。 Note that since the Josephson barrier layer is generally extremely thin, it is simply represented by a somewhat thick line in the figure.
いずれにしても上記のような構成にすれば、基
板に対して回路装置全体の厚みを増す方向にイン
ダクタンス値を稼ぐ部分14を設けざるを得なか
つた従来の欠点を解消され、したがつて平面的に
のみならず、容積的ないし立体的にもスペース・
フアクタを良好にし得ると共に、上部構造を平担
化できるため、信号線路2等の上部配線部分を形
成するに際しても、その段切れ等を確実に防ぐこ
とができる。 In any case, with the above configuration, the conventional disadvantage of having to provide the part 14 to increase the inductance value in the direction of increasing the thickness of the entire circuit device with respect to the board can be solved, and therefore the flat surface Not only physically, but also in volume and three-dimensional space.
Since the factor can be improved and the upper structure can be flattened, it is possible to reliably prevent breakage and the like when forming the upper wiring portion such as the signal line 2.
しかし、単に深さ方向のみインダクタ10部分
のインダクタンス値を求めると、溝16の深さが
さなり深くなつて、先に少し述べたように当該イ
ンダクタ10部分を形成すための金属等の材料に
段切れを生じる場合が起こることも考えられる。
そのような恐れのある時には、第3図示のように
変更すれば良い。 However, if the inductance value of the inductor 10 portion is simply determined in the depth direction, the depth of the groove 16 becomes quite deep, and as mentioned above, there is a step in the material such as metal for forming the inductor 10 portion. It is conceivable that there may be cases where this occurs.
If there is such a possibility, it is sufficient to change it as shown in the third figure.
すなわち、本発明によつて深さ方向の溝16を
意図的に基板に11に形成し、その内側面に沿つ
てインダクタ10部分を形成することは同じであ
るが、この回路1に全体として必要なインダクタ
ンス値の一部を上部に電極間を接続する線路12
にも受け持たせるように、第2図に即して述べた
深さ方向の溝を埋める絶縁塊部分13の上部に、
従来例に見られるように盛り上がつた絶縁塊部分
13′部分を併せて形成し、上部電極間接続線路
12にも高さ方向に伸びる線路部分14を形成す
ることができる。 That is, according to the present invention, the trenches 16 in the depth direction are intentionally formed in the substrate 11 and the inductor 10 portion is formed along the inner surface of the grooves 11, but the circuit 1 as a whole is not required. A line 12 connecting the electrodes is connected to the upper part of the inductance value.
In order to make the insulating lump portion 13 fill in the groove in the depth direction as described with reference to FIG.
As seen in the conventional example, a raised insulating lump portion 13' portion can be formed at the same time, and a line portion 14 extending in the height direction can also be formed in the upper interelectrode connection line 12.
逆に言えば、既述したように、平面的な占有面
積に対する要求に比せば、高さ方向のそれはある
程度までは許容されるので、第2図に即して本発
明を適用するに際しても、なお一層、平面積を低
減するために、若干の上方への盛り上がりは許す
ように設計して、溝深さを浅く留めるようにして
も良いのである。 Conversely, as mentioned above, compared to the requirement for the planar occupied area, the height direction is allowed to a certain extent, so even when applying the present invention in accordance with FIG. In order to further reduce the plane area, the groove depth may be kept shallow by allowing a slight upward bulge.
第2図および第3図示の実施例は、第1図Bに
示す等価回路の回路要素中のインダクタについて
も適用できることはもちろん、明らかだし、その
他の能動回路要素中のインダクタを始め、特には
信号線路2,6等の各種の信号線路ないし他のイ
ンダクタ部分と磁気的に結合する必要のない受動
要素中のインダクタについても適用できること、
また明らかである。 It is obvious that the embodiments shown in FIGS. 2 and 3 can also be applied to the inductors in the circuit elements of the equivalent circuit shown in FIG. It can also be applied to inductors in passive elements that do not need to be magnetically coupled to various signal lines such as lines 2 and 6 or other inductor parts;
It is also clear.
さらに、将来的に見ていわゆる三次元構造が開
発されるに従い、本発明を各層ないし各レベルと
その上下のレベルとの間に適用することもでき
る。 Furthermore, as so-called three-dimensional structures are developed in the future, the invention can also be applied between each layer or level and the levels above and below it.
その際には、例えば第2図においては平らにな
つている接続線路部分12を下向きに凹ませるよ
うに絶縁塊部分13を形成し、その凹んだ部分に
上層の溝を形成する基板相当の絶縁層部分の下側
部分が臨むようにすれば良い。すなわち、縦方向
に各層のインダクタ部分を見ると若干、入れ子の
ような形になつているようにすることもでき、そ
のようにすれば平面積を低減させるだけでなく、
高さ方向の厚みもそれ程には増さないで済むよう
になる。 In this case, for example, the connecting line portion 12, which is flat in FIG. It is sufficient if the lower part of the layer part is facing. In other words, when looking at the inductor portion of each layer in the vertical direction, it is possible to create a slightly nested shape, which not only reduces the plane area but also
The thickness in the height direction does not need to increase that much.
なお、図示の実施例では、インダクタをその表
面に形成する部分はシリコン等の基板11であつ
たが、上に述べたことを考え併せると、非導体基
層11という表現をもつて一般化できる。非導体
とは、先の従来例に認められたようなグランド・
プレーン等の導電層部材を排斥し、上記実施例に
おけるシリコン等の半導体層や絶縁物層等に限る
ための総括的な概念である。 In the illustrated embodiment, the portion on which the inductor is formed is a substrate 11 made of silicon or the like, but considering the above, it can be generalized to the non-conductor base layer 11. A non-conductor is a ground or
This is a comprehensive concept for excluding conductive layer members such as planes and limiting the invention to semiconductor layers such as silicon, insulator layers, etc. in the above embodiments.
第1図は従来のジヨゼフソン回路要素中におけ
るインダクタの説明図、第2図および第3図は本
発明の各実施例の説明図である。
図中、2,6は信号線路、3はジヨゼフソン・
スイツチング・ループ、7はジヨゼフソン・メモ
リ・ループ、8はジヨゼフソン接合素子、9,1
0はインダクタ、11は基板、13は絶縁塊部
分、14は高さ方向に伸びる線路部分、15は溝
深さ方向に伸びる線路部分、16は溝、である。
FIG. 1 is an explanatory diagram of an inductor in a conventional Josephson circuit element, and FIGS. 2 and 3 are explanatory diagrams of each embodiment of the present invention. In the figure, 2 and 6 are signal lines, and 3 is Josephson
switching loop; 7 is Josephson memory loop; 8 is Josephson junction element; 9,1
0 is an inductor, 11 is a substrate, 13 is an insulating lump portion, 14 is a line portion extending in the height direction, 15 is a line portion extending in the groove depth direction, and 16 is a groove.
Claims (1)
にインダクタを形成する際の当該インダクタの形
成方法であつて; 上記非導体基層のインダクタ形成予定部分に深
さを持つ溝を意図的に形成し、該溝の内側面およ
び底面に沿つて当該インダクタ形成材料を付着さ
せ、もつて該溝の上記内側面に沿つて深さ方向に
連続する線路部分の分だけは、その存在により少
なくともインダクタンスを増したインダクタを形
成すること; を特徴とするジヨゼフソン回路におけるインダク
タ形成方法。[Scope of Claims] 1. A method for forming an inductor on the surface of a non-conductor base layer in a Josefson circuit, comprising: intentionally forming a deep groove in a portion of the non-conductor base layer where the inductor is to be formed; The inductor-forming material is deposited along the inner surface and bottom surface of the groove, and at least the inductance of the line portion that is continuous in the depth direction along the inner surface of the groove is reduced. 1. A method for forming an inductor in a Josephson circuit, characterized by: forming an inductor with increased .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58140949A JPS6032377A (en) | 1983-08-01 | 1983-08-01 | Inductor forming method in josephson circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58140949A JPS6032377A (en) | 1983-08-01 | 1983-08-01 | Inductor forming method in josephson circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6032377A JPS6032377A (en) | 1985-02-19 |
| JPH0441517B2 true JPH0441517B2 (en) | 1992-07-08 |
Family
ID=15280555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58140949A Granted JPS6032377A (en) | 1983-08-01 | 1983-08-01 | Inductor forming method in josephson circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032377A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114188472B (en) * | 2021-12-08 | 2025-04-01 | 中国科学院上海微系统与信息技术研究所 | Superconducting circuit with large inductance layer and preparation method thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4392148A (en) * | 1980-12-31 | 1983-07-05 | International Business Machines Corporation | Moat-guarded Josephson devices |
| JPS583191A (en) * | 1981-06-30 | 1983-01-08 | Fujitsu Ltd | Magnetic flux quantum memory device using josephson element |
-
1983
- 1983-08-01 JP JP58140949A patent/JPS6032377A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6032377A (en) | 1985-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534727A (en) | Semiconductor device | |
| KR100470622B1 (en) | Semiconductor integrated circuit with inductor | |
| US5936298A (en) | Method for realizing magnetic circuits in an integrated circuit | |
| EP0716433B1 (en) | High Q integrated inductor | |
| US7280024B2 (en) | Integrated transformer structure and method of fabrication | |
| CA1082372A (en) | R.f. power transistor device with controlled common lead inductance | |
| KR100420948B1 (en) | Spiral inductor having parallel-branch structure | |
| JP4215495B2 (en) | WIRING STRUCTURE, ITS MANUFACTURING METHOD, AND SEMICONDUCTOR DEVICE AND WIRING BOARD HAVING WIRING STRUCTURE | |
| EP0613610A1 (en) | MAGNETIC CROSSINGS FORMED IN THREE-DIMENSIONAL MULTI-LAYERED STRUCTURES / SUBSTRATES. | |
| US4969032A (en) | Monolithic microwave integrated circuit having vertically stacked components | |
| US6400027B1 (en) | Semiconductor device having micro-wires designed for reduced capacitive coupling | |
| US6242796B1 (en) | Wiring structure of semiconductor memory device and formation method thereof | |
| JPH0441517B2 (en) | ||
| WO2018181709A1 (en) | High frequency module | |
| US4489105A (en) | Method of making a thin film magnetic head | |
| JPH0435202A (en) | Microwave circuit | |
| US20250385195A1 (en) | Semiconductor device and method for manufacturing | |
| US5287075A (en) | Microwave phase shifter | |
| JPH02272753A (en) | Semiconductor device | |
| US6541340B2 (en) | Method of manufacturing a semiconductor device with a concave trench | |
| JPH06216613A (en) | Microwave coupling line | |
| KR20200001096A (en) | Package substrate having electromagnetic bandgap structure and semiconductor package using the package substrate | |
| JPH03261202A (en) | Microwave semiconductor device | |
| JPH09260587A (en) | Inductor | |
| JP2024120654A (en) | Quantum Devices |