JPH0441517B2 - - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、ジヨゼフソン回路におけるインダク
タの形成方法に関する。

＜従来の技術およびその問題点＞ ジヨゼフソン回路において重要な能動電子回路
要素はジヨゼフソン・スイツチング・ゲートであ
り、それらを構成する回路素子の中心的なものは
ジヨゼフソン・スイツチング素子ないしジヨゼフ
ソン接合素子であるが、このような能動回路素子
に加えて、受動素子としてのインダクタも重要な
回路素子となる。

と言うのも、第１図Ａに示す磁束量子干渉型ジ
ヨゼフソン・スイツチング・ゲート１の入力線な
いし制御線２とスイツチング・ループ３間の磁気
結合部分４（回路的には相互インダクタンスとし
て表される）や、第１図Ｂに示すジヨゼフソン・
メモリ５のメモリ・ループ７の自己インダクタン
ス１０を形成したり、ビツト線６とメモリ・ルー
プ７との磁気結合部分（相互インダクタンス）４
を形成するのに必要だからである。

もちろん、図示の二例に限らず、各種の回路要
素においてこうしたインダクタが必要とされ、能
動回路要素中のみならず、信号に意図的な時間遅
れを与えるため、あるいはまた回路間分離を図る
ため、能動回路段間に受動要素として組込まれた
りもする。

なお、第１図Ａ，Ｂ中においては、磁気結合部
分４、即ち変成器を構成する当該変成器の一次、
二次巻線としての各インダクタは符号９，１０で
示してあり、スイツチング・ループ３およびメモ
リ・ループ７中のジヨゼフソン接合素子は符号８
で示してある。ただし、これら動作の説明は周知
故、省略する。

しかるに、一定の値以上のインダクタンス値を
確保しながら、このようなインダクタを実際に製
作するとなると、一般には回路形成基板上におい
て相当な平面積を要する。

例えば第１図Ａ，Ｂ示された回路例に即して考
えると、外部信号線路２ないし６と、スイツチン
グ・ループ３ないしメモリ・ループ７との間に十
分に強い磁気結合（十分大きな相互インダクタン
ス）４を得ると共に、スイツチング・ループ３な
いしメモリ・ループ７側のインダクタ１０に十分
大きなインダクタンスを得るためには、当該スイ
ツチング・ループ３およびメモリ・ループ７のル
ープ線路に本来的に必要な幅および長さの面積だ
けでは十分なインダクタンスを稼ぐことができな
い。

そこで、このスイツチング・ループ３およびメ
モリ・ループ７側のインダクタ１０においては、
当該部分の平面積をかなり大きなものとしなけれ
ばならない。

しかしこれは、そもそも極めて高い集積度を達
成する可能性を秘めたジヨゼフソン回路にとつて
は重大な欠点となる。

そこで、この問題を解決する手段として、まず
は第１図Ｃに示すようなインダクタ形成方法が考
えられた。

本例は、第１図Ｂに示すジヨゼフソン・メモリ
の等価回路を実際に基板１１上に形成した場合の
断面構造を示しているが、基板１１と信号線路６
の間の絶縁層部分１９内にあつて、一対のジヨゼ
フソン接合素子８間に亘るインダクタ１０を、当
該ジヨゼフソン接合素子８の各下部電極間に亘る
接続線路部分１２の上に配した絶縁塊部分１３の
上方を渡し越すようにして形成したものである。

確かにこのようにすれば、この絶縁塊部分１３
の側面に沿つて高さ方向に伸びる部分１４が形成
され、したがつてこの高さをある程度以上に高く
取れば、それに応じて実効的な線路長が長くなる
から必要なインダクタンス値を確保することがで
き、その割には平面積を小さく収めることができ
る。

しかし、単に高さ方向にインダクタの線路面積
部分を稼ぐというこのような方法では、別の大き
な欠点が発生してしまう。

第一に、絶縁塊部分１３の高さがかなり高くな
つてくると、信号線路２等を形成すべき上面構造
部分の平面性が損なわれ、凸凹が激しくなる結
果、信号線路２の蒸着形成時等においていわゆる
段切れと呼ぶ断線が生じ易くなり、全体としての
集積回路構想の歩留まりが著しく低下する。

第二に、いくら平面積に比せば余り問題とされ
ないとは言っても、高さ方向に高くなることはや
はり望ましくない。ことに、将来的はきわゆる三
次元構造等が提案されている実情に鑑みると、各
機能層ないし各レベルの平面性が良好であること
はもちろん、その厚みもできるだけ薄い方が良
い。

一方、さらに他の手法により、ジヨゼフソン回
路中に有意の値のインダクタを得る手法として、
特開昭57−114294号公報中に例示されているよう
に、絶縁物ないし半導体基層の上に形成された超
伝導材料製のグランド・プレーンに開口を開ける
ことにより、その上を渡し越している超伝導線路
にインダクタンスを持たせるという手法もある。

しかしこの手法は、逆に言えば、グランド・プ
レーンに近傍して配置された超伝導線路は、当該
グランド・プレーンにより一種の磁気シールド効
果を受ける結果、有意のインダクタンスを示し得
ないという事実に鑑み、当該シールド構造である
グランド・プレーンを所定の面積部分、除去する
ことにより、このグランド・プレーンの影響を除
き、等価的にはインダクタを得るべき超伝導線路
とグランド・プレーンとの間の距離を極めて大き
くとつたに等しい結果を得んとするものである。

したがつてこの手法に即した場合には、グラン
ド・プレーンに開ける開口面積を大きくすればす
る程、この開口を渡し越している線路部分の線路
長が増すから、それに連れて等価実効インダクタ
ンスも増すという理屈になるが、これもやはり逆
に言えば、そうした開口面積には当然、制限があ
るから、それ程大きな値のインダクタンスは取り
難いということにもなる。

さらにまた、この手法を採用すると、種々の問
題や矛盾を呈することが多かつた。

例えばまず、当該公報中にも明記されている通
り、グランド・プレーンに開けたこの開口の開口
縁部には、不測にも磁束がトランプされることが
ある。これは回路の誤動作を招く要因となり、決
して望ましいことではなく、これを防ぐにはさら
に別途、堀構造等の特殊構造を要する。

またそもそも、開口には縁部ができ、これが磁
極となるから、その影響も考えねばならない。

さらに、当該公報中に例示されている構造を見
てみると、結果としてではあるが、グランド・プ
レーンに開けた開口を渡し越している部分が、や
や当該開口の方に向けて凸み気味に形成されてい
る。

しかしこの凹みは、グランド・プレーンに開口
を開けた結果、その上に絶縁層を成長させると当
該開口内に充填される絶縁材料部分が他の部分よ
りも凹み、したがつてさらにその上に超伝導線路
を形成すると、この超伝導線路もこの部分で対応
的に凹むという因果関係よつて形成されたに過ぎ
ず、実際上、グランド・プレーンの膜厚に対応す
る程度のわずかな凹みであつて、決して意図的に
形成されたものではない。

あえてこれを意図的に形成し、しかも溝深さを
十分に採ろうとした場合を考えてみよう。する
と、むしろこうしたインダクタ形成方法において
は、以下述べるように、極めて不都合な結果に終
わる。

少し考えただけでは、グランド・プレーンに開
けた開口に向けて絶縁層を挟み、超伝導線路を意
図的に凹ますと、その凹ませた分だけは線路長が
増すので、対応的にインダクタンスが増すかのよ
うに思われる。

が、グランド・プレーンに開口を開けるという
この手法を採用する限り、これは逆にインダクタ
ンスを低下させる方向に作用することが多い。

と言うのも、先に述べたように、この手法では
グランド・プレーンの影響を除くため、つまりは
インダクタ形成用線路に対し、グランド・プレー
ンを距離的に遠避けたのと等価な結果を得るため
に開口を設けたのであるから、インダクタを形成
すべき当該線路部分が開口の窪みの方向に凹んで
下がつてしまうということは、せつかくにして遠
避けたグランド・プレーンにわざわざまた近付い
て行く結果になつてしまうのである。

そのため、こうした手法によつてインダクタを
形成する場合には、グランド・プレーンと超伝導
線路との間の絶縁層部分を単に成長させるのでは
なく、上記公報中に示されているような線路部分
の凹みができないように、グランド・プレーン開
口分において盛り土を行なうかのようにして当該
絶縁層表面を苦無くとも平坦に形成する方が望ま
しいし、さらには第１図Ｃに即して述べたよう
な、高さ方向に盛り上がる絶縁塊部分１３を併せ
て採用した方がまだしも良い。

しかし明らかなように、そのようにしたからと
言って、グランド・プレーンに開口を開ける手法
の持つ本来的な欠点である磁束トラツプの問題が
消えるわけでもなく、そればかりか、先に当該第
１図Ｃの構成に関して述べた欠点も加わつてしま
う。

本発明はこのような従来の実情に鑑みて成され
たもので、ジヨゼフソン回路中のインダクタを形
成するに際して、平面積を小さく留めるためにも
回路層の厚みを少なくとも大きくは増さないで済
み、上部構造の平面性を良好に保ち得ると共に、
グランド・プレーンに開口を開けることによりそ
の上を渡し越す線路部分にインダクタンスを与え
る従来法に見られるような、不測の磁束トラツプ
等も生じない、新たな構成によるインダクタ形成
方法を提供せんとするものである。

＜問題点を解決するための手段＞ 本発明は上記の目的を全て達成するため、 ジヨゼフソン回路において非導体基層のイン
ダクタ形成予定部分に深さを持つ溝を意図的に
形成し、 該溝の内側面および底面に沿つて当該インダ
クタ形成材料を付着させ、 もつて該溝の上記内側面に沿つて深さ方向に
連続する線路部分の分だけは、その存在により
少なくともインダクタンスを増したインダクタ
を形成する、 という構成要件により特定されるジヨゼフソン回
路用のインダクタ形成方法を提供する。

＜作用および効果＞ 本発明においては、非導体基層に溝を堀り、こ
の溝の内側面および底面に沿つてインダクタ形成
材料を付着させており、したがつて溝の内側面に
沿つて深さ方向に連続する線路部分の分だけは、
その存在より少なくともインダクタンスを増した
インダクタを形成することができる。

換言すれば、溝の内側面に沿つてインダクタ形
成材料を付着させたにもかかわらず、インダクタ
ンスが増さないとか、逆に減るようなことがな
い。製造上、段切れ等が生じない範囲で溝深さを
深くすれば、それに連れてインダクタンスを増す
ことができる。

結局の所、本発明によれば、ジヨゼフソン回路
中におけるインダクタを小面積で、かつ高さ方向
の突出部分を小さく留めて形成できるため、高集
積化や上部配線層に関しての製品歩留まりの向上
等、大きな効果を得ることができる。

＜実施例＞ 第２図は本発明の第一の実施例を示しており、
構成した回路は第１図Ａに等価回路を示すもので
ある。そこで、対応する構成子には第１図Ａ中に
記した符号と同一の符号を付している。

一般にこの種のジヨゼフソン回路においては、
基板材質はシリコンSi等であるが、その厚みは全
体の回路を物理的に支えるために回路層の厚みに
比せば相当に厚くなつていて、多少の機械的な加
工が施されてもその強度に問題は生じない。本発
明ではまずこの点に注目したことに一つの特徴が
ある。

すなわち、本発明のこの実施例では、結果とし
て、信号線路２のインダクタ９に磁気的に結合す
るインダクタ１０が各ジヨゼフソン接合素子８の
下部電極間に亘る部分に変更になつている（第１
図Ａにおいては上部電極間に亘つていた）が、ま
ず、基板に対して両ジヨゼフソン接合素子８の下
部電極およびその間のインダクタ１０を通常の蒸
着技術等により形成するに先立ち、基板１１の所
定個所に、側面が望ましくはテーパ付けられた溝
１６を形成する。

基板１１の厚みはこの溝の深さに比したら問題
にならない程厚く、したがつてその機械的強度は
何等の犠牲にもならない。ただし、既述したよう
に、グランド・プレーンに開口を形成することに
よりインダクタを形成せんとする従来例に認めら
れるように、結果として形成される凹みに比せ
ば、十分に深い溝を意図的に形成して差支えな
い。

いずれにしても、このようにして意図的に溝部
分１６を形成したならば、次いで、当該溝部分１
６を含む平面領域に対し、通常の技術により、先
に述べた両ジヨゼフソン接合素子８の下部電極お
よびインダクタ１０形成用の適当な金属等の材料
を蒸着すると、当該溝１６の内側面および底面に
対して材料が連続状に付着し、所要のインダクタ
１０が形成される。

このようにして形成されたインダクタ１０の両
側の各ジヨゼフソン接合素子８の下部電極に対す
る接続部分１５は、本発明により意図的に形成し
た溝１６内側面に沿つて深さ方向に長さを持つ。

そのため、この深さを設計的に設定すれば、任
意所要のインダクタンス値が当該インダクタ１０
に得られることになる。

溝１６の側面にテーパを付けたのは、このイン
ダクタ１０部分の蒸着形成の際の部分１５におけ
る段切れを防ぐためである。

ただし、深さが余り深くなくとも必要なインダ
クタンス値が確保できる場合にはその必要のない
こともあり、溝の側面は単に切立った側面となつ
ていても良い。また、インダクタ１０を形成する
ための材料は、もちろん任意の問題であるが、超
導電材料であつても良いし、ただ単にインダクタ
のみを形成すれば良い場合には常導電材料であつ
ても良い。

このようにして所期のインダクタ１０を形成し
たならば、既知の方法で良い適当な方法によつ
て、インダクタ１０部分の表面に形成された溝型
部分を適当な材質の絶縁部材で埋め、絶縁塊部分
１３を形成する。

一方、各ジヨゼフソン接合素子８の下部電極の
上にジヨゼフソン接合部としての障壁層を同様に
公知の技術で形成し、その後、各ジヨゼフソン接
合素子８の上部電極およびそれらの間の接続線路
１２を形成する。

これら全体を絶縁層１９にて埋め、最後にその
上部に信号線路２を形成すれば、第１図Ａに示す
等価回路の構成が得られる。

なお、ジヨゼフソン障壁層は一般に極めて薄い
ため、図中においては単にいくらか太い線でこれ
を表すに留めてある。

いずれにしても上記のような構成にすれば、基
板に対して回路装置全体の厚みを増す方向にイン
ダクタンス値を稼ぐ部分１４を設けざるを得なか
つた従来の欠点を解消され、したがつて平面的に
のみならず、容積的ないし立体的にもスペース・
フアクタを良好にし得ると共に、上部構造を平担
化できるため、信号線路２等の上部配線部分を形
成するに際しても、その段切れ等を確実に防ぐこ
とができる。

しかし、単に深さ方向のみインダクタ１０部分
のインダクタンス値を求めると、溝１６の深さが
さなり深くなつて、先に少し述べたように当該イ
ンダクタ１０部分を形成すための金属等の材料に
段切れを生じる場合が起こることも考えられる。
そのような恐れのある時には、第３図示のように
変更すれば良い。

すなわち、本発明によつて深さ方向の溝１６を
意図的に基板に１１に形成し、その内側面に沿つ
てインダクタ１０部分を形成することは同じであ
るが、この回路１に全体として必要なインダクタ
ンス値の一部を上部に電極間を接続する線路１２
にも受け持たせるように、第２図に即して述べた
深さ方向の溝を埋める絶縁塊部分１３の上部に、
従来例に見られるように盛り上がつた絶縁塊部分
１３′部分を併せて形成し、上部電極間接続線路
１２にも高さ方向に伸びる線路部分１４を形成す
ることができる。

逆に言えば、既述したように、平面的な占有面
積に対する要求に比せば、高さ方向のそれはある
程度までは許容されるので、第２図に即して本発
明を適用するに際しても、なお一層、平面積を低
減するために、若干の上方への盛り上がりは許す
ように設計して、溝深さを浅く留めるようにして
も良いのである。

第２図および第３図示の実施例は、第１図Ｂに
示す等価回路の回路要素中のインダクタについて
も適用できることはもちろん、明らかだし、その
他の能動回路要素中のインダクタを始め、特には
信号線路２，６等の各種の信号線路ないし他のイ
ンダクタ部分と磁気的に結合する必要のない受動
要素中のインダクタについても適用できること、
また明らかである。

さらに、将来的に見ていわゆる三次元構造が開
発されるに従い、本発明を各層ないし各レベルと
その上下のレベルとの間に適用することもでき
る。

その際には、例えば第２図においては平らにな
つている接続線路部分１２を下向きに凹ませるよ
うに絶縁塊部分１３を形成し、その凹んだ部分に
上層の溝を形成する基板相当の絶縁層部分の下側
部分が臨むようにすれば良い。すなわち、縦方向
に各層のインダクタ部分を見ると若干、入れ子の
ような形になつているようにすることもでき、そ
のようにすれば平面積を低減させるだけでなく、
高さ方向の厚みもそれ程には増さないで済むよう
になる。

なお、図示の実施例では、インダクタをその表
面に形成する部分はシリコン等の基板１１であつ
たが、上に述べたことを考え併せると、非導体基
層１１という表現をもつて一般化できる。非導体
とは、先の従来例に認められたようなグランド・
プレーン等の導電層部材を排斥し、上記実施例に
おけるシリコン等の半導体層や絶縁物層等に限る
ための総括的な概念である。

【図面の簡単な説明】

第１図は従来のジヨゼフソン回路要素中におけ
るインダクタの説明図、第２図および第３図は本
発明の各実施例の説明図である。 図中、２，６は信号線路、３はジヨゼフソン・
スイツチング・ループ、７はジヨゼフソン・メモ
リ・ループ、８はジヨゼフソン接合素子、９，１
０はインダクタ、１１は基板、１３は絶縁塊部
分、１４は高さ方向に伸びる線路部分、１５は溝
深さ方向に伸びる線路部分、１６は溝、である。

Claims (1)

1. 【特許請求の範囲】 １ ジヨゼフソン回路において非導体基層の表面
   にインダクタを形成する際の当該インダクタの形
   成方法であつて； 上記非導体基層のインダクタ形成予定部分に深
   さを持つ溝を意図的に形成し、該溝の内側面およ
   び底面に沿つて当該インダクタ形成材料を付着さ
   せ、もつて該溝の上記内側面に沿つて深さ方向に
   連続する線路部分の分だけは、その存在により少
   なくともインダクタンスを増したインダクタを形
   成すること； を特徴とするジヨゼフソン回路におけるインダク
   タ形成方法。