JPH0441531B2 - - Google Patents
Info
- Publication number
- JPH0441531B2 JPH0441531B2 JP9674083A JP9674083A JPH0441531B2 JP H0441531 B2 JPH0441531 B2 JP H0441531B2 JP 9674083 A JP9674083 A JP 9674083A JP 9674083 A JP9674083 A JP 9674083A JP H0441531 B2 JPH0441531 B2 JP H0441531B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- reference voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は、入力信号のレベル変動があつても出
力信号のパルス幅が正確に再生されるようにした
デジタル信号受信回路に関する。
力信号のパルス幅が正確に再生されるようにした
デジタル信号受信回路に関する。
背景技術
一般に、デジタル信号を受信する受信回路にお
いては、受信したデジタル信号を増幅した再生波
形は、本来の矩形状パルスではなく、波形がなま
つており、比較回路を用いてパルス再生が行なわ
れている。受信回路に接続される伝送路の種類た
とえば同軸ケーブルの種類、光フアイバケーブル
の種類など、あるいは、長さ等の違いによつて受
信回路に入力される信号のレベルが異なる。その
ため信号入力レベルの変化が生じても、再生され
る出力パルス幅の変化が小さくなるように、した
がつて入力信号に忠実にパルス再生が行われるよ
うに工夫する必要がある。
いては、受信したデジタル信号を増幅した再生波
形は、本来の矩形状パルスではなく、波形がなま
つており、比較回路を用いてパルス再生が行なわ
れている。受信回路に接続される伝送路の種類た
とえば同軸ケーブルの種類、光フアイバケーブル
の種類など、あるいは、長さ等の違いによつて受
信回路に入力される信号のレベルが異なる。その
ため信号入力レベルの変化が生じても、再生され
る出力パルス幅の変化が小さくなるように、した
がつて入力信号に忠実にパルス再生が行われるよ
うに工夫する必要がある。
第１図は、先行技術の電気回路図である。端子
１から入力される信号は、増幅回路２に与えられ
て増幅され、接続点３から比較回路４の一方の入
力に与えられるとともに、ピーク検出回路５に含
まれている差動増幅器６の一方の入力に与えられ
る。差動増幅器６の出力は、ダイオード７から接
続点８を経てコンデンサ１１を充電するととも
に、差動増幅器６の他方入力に与えられる。この
接続点８は、同一の抵抗値Ｒを有する分圧抵抗
９，１０に接続される。分圧抵抗９，１０には直
列に、電源１２が接続される。分圧抵抗９，１０
の接続点１３は、比較回路４の他方入力に与えら
れる。比較回路４の出力は、端子１４から導出さ
れる。
１から入力される信号は、増幅回路２に与えられ
て増幅され、接続点３から比較回路４の一方の入
力に与えられるとともに、ピーク検出回路５に含
まれている差動増幅器６の一方の入力に与えられ
る。差動増幅器６の出力は、ダイオード７から接
続点８を経てコンデンサ１１を充電するととも
に、差動増幅器６の他方入力に与えられる。この
接続点８は、同一の抵抗値Ｒを有する分圧抵抗
９，１０に接続される。分圧抵抗９，１０には直
列に、電源１２が接続される。分圧抵抗９，１０
の接続点１３は、比較回路４の他方入力に与えら
れる。比較回路４の出力は、端子１４から導出さ
れる。
第２図ののライン１５は増幅回路２から導出さ
れる接続点３における出力波形を示す。ピーク検
出回路５の接続点８における信号波形は、ライン
１６で示される。ライン１７は、分圧抵抗９，１
０の接続点１３における信号波形を示す。この接
続点１３における比較回路４の前記他方入力の弁
別レベルVthは、入力信号がないときにおける増
幅回路２の直流出力電圧V0よりも僅かに高い電
源１２のガード電圧Vgと、ピーク検出回路５か
らの接続点８における前記ライン１６で示される
電圧との中間の値に選ばれている。
れる接続点３における出力波形を示す。ピーク検
出回路５の接続点８における信号波形は、ライン
１６で示される。ライン１７は、分圧抵抗９，１
０の接続点１３における信号波形を示す。この接
続点１３における比較回路４の前記他方入力の弁
別レベルVthは、入力信号がないときにおける増
幅回路２の直流出力電圧V0よりも僅かに高い電
源１２のガード電圧Vgと、ピーク検出回路５か
らの接続点８における前記ライン１６で示される
電圧との中間の値に選ばれている。
この先行技術では、入力信号が大きく、増幅回
路２の出力信号の振幅がガード電圧Vgに比べ充
分大きい場合には問題ないが、入力信号が微小で
あつて増幅回路２の出力信号の振幅がガード電圧
Vgに対してわずかばかり高い場合には出力信号
に対しパルス幅を忠実に再生するのに好ましいレ
ベル（すなわち一般に、振幅の1/2ののレベル）
よりも大幅に高く設定されることになる。そのた
め再生されるパルス幅が本来の入力信号のパルス
幅よりも狭くなつてしまう欠点があつた。特にこ
の状態がひどくなると、符号誤まりが生じ、誤動
作を招くことになる。
路２の出力信号の振幅がガード電圧Vgに比べ充
分大きい場合には問題ないが、入力信号が微小で
あつて増幅回路２の出力信号の振幅がガード電圧
Vgに対してわずかばかり高い場合には出力信号
に対しパルス幅を忠実に再生するのに好ましいレ
ベル（すなわち一般に、振幅の1/2ののレベル）
よりも大幅に高く設定されることになる。そのた
め再生されるパルス幅が本来の入力信号のパルス
幅よりも狭くなつてしまう欠点があつた。特にこ
の状態がひどくなると、符号誤まりが生じ、誤動
作を招くことになる。
目 的
本発明の目的は、入力信号が微小であつてもそ
の入力信号に忠実なパルス幅を有する信号を再生
することができるデジタル信号受信回路を提供す
ることである。
の入力信号に忠実なパルス幅を有する信号を再生
することができるデジタル信号受信回路を提供す
ることである。
発明の構成
本発明は、入力信号を増幅する増幅回路２と、
この増幅回路２の無信号時の直流電圧V0と等
しい第１基準電圧を発生する第１基準電圧回路２
２と、 前記第１基準電圧を超える予め定める第２基準
電圧Vcを発生する第２基準電圧回路２４と、 前記増幅回路２の出力と、第２基準電圧Vcと
が与えられ、前記増幅回路２の出力が、第２基準
電圧Vc未満では、第２基準電圧Vcを導出し、前
記増幅回路２の出力が第２基準電圧Vc以上では、
前記増幅回路２の出力のピーク値を導出するピー
ク検出回路５と、 一対の分圧抵抗２５，２６が直列に接続されて
構成される分圧回路２７であつて、この分圧回路
２７の一方端は、ピーク検出回路５の出力に接続
され、この分圧回路２７の他方端は、第１基準回
路２２の出力に接続される、そのような分圧回路
２７と、 前記増幅回路２の出力と、一対の分圧抵抗２
５，２６の接続点２８からの分圧出力とを比較す
る比較回路４とを含むことを特徴とするデジタル
信号受信回路である。
しい第１基準電圧を発生する第１基準電圧回路２
２と、 前記第１基準電圧を超える予め定める第２基準
電圧Vcを発生する第２基準電圧回路２４と、 前記増幅回路２の出力と、第２基準電圧Vcと
が与えられ、前記増幅回路２の出力が、第２基準
電圧Vc未満では、第２基準電圧Vcを導出し、前
記増幅回路２の出力が第２基準電圧Vc以上では、
前記増幅回路２の出力のピーク値を導出するピー
ク検出回路５と、 一対の分圧抵抗２５，２６が直列に接続されて
構成される分圧回路２７であつて、この分圧回路
２７の一方端は、ピーク検出回路５の出力に接続
され、この分圧回路２７の他方端は、第１基準回
路２２の出力に接続される、そのような分圧回路
２７と、 前記増幅回路２の出力と、一対の分圧抵抗２
５，２６の接続点２８からの分圧出力とを比較す
る比較回路４とを含むことを特徴とするデジタル
信号受信回路である。
実施例
第３図は、本発明の基礎となる構成を示すブロ
ツク図である。入力端子１からの入力信号は、増
幅回路２によつて増幅され、接続点３から比較回
路４の一方の入力に与えられる。
ツク図である。入力端子１からの入力信号は、増
幅回路２によつて増幅され、接続点３から比較回
路４の一方の入力に与えられる。
第４図は第３図の動作を説明するための波形図
である。増幅回路２はラインｌ１で示される信号
を導出する。この増幅回路２は、入力端子１に信
号が入力されていないとき、直流電圧V0を発生
する。
である。増幅回路２はラインｌ１で示される信号
を導出する。この増幅回路２は、入力端子１に信
号が入力されていないとき、直流電圧V0を発生
する。
第１基準電圧回路２２は、この増幅回路２の入
力の無信号時における直流電圧V0と等しい電圧
を発生する。抵抗２０，２１とから成る分圧回路
１９は、増幅回路２の出力と第１基準電圧回路２
２との間に接続されて分圧電圧を接続点２３から
導出する。抵抗２０，２１の抵抗値は等しい。
力の無信号時における直流電圧V0と等しい電圧
を発生する。抵抗２０，２１とから成る分圧回路
１９は、増幅回路２の出力と第１基準電圧回路２
２との間に接続されて分圧電圧を接続点２３から
導出する。抵抗２０，２１の抵抗値は等しい。
ピーク検出回路５は、接続点２３の分圧のピー
ク値を検出する。第２基準電圧回路２４はピーク
検出回路５の動作点を与える。このピーク検出回
路５の動作点は、第２基準電圧回路２４の出力電
圧Vcである。したがつてピーク検出回路５は、
そのピーク検出回路５に入力される接続点２３の
電圧が動作点Vc未満であるときには、比較回路
４の他方入力にその動作点Vcの電圧を導出する。
これによつて比較回路４が入力端子１への入力信
号の無信号時に誤動作することが防がれる。動作
点Vcは、増幅回路２の無信号時における直流電
圧V0よりも、たとえば数10mV高い値に設定さ
れる。
ク値を検出する。第２基準電圧回路２４はピーク
検出回路５の動作点を与える。このピーク検出回
路５の動作点は、第２基準電圧回路２４の出力電
圧Vcである。したがつてピーク検出回路５は、
そのピーク検出回路５に入力される接続点２３の
電圧が動作点Vc未満であるときには、比較回路
４の他方入力にその動作点Vcの電圧を導出する。
これによつて比較回路４が入力端子１への入力信
号の無信号時に誤動作することが防がれる。動作
点Vcは、増幅回路２の無信号時における直流電
圧V0よりも、たとえば数10mV高い値に設定さ
れる。
接続点２３における電圧は、第４図ラインｌ２
で示されている。この接続点２３における電圧が
動作点Vc以上であるときには、ピーク検出回路
５の出力は（V0＋ｖ／２）となる。ピーク検出回路 ５の出力は、比較回路４の弁別レベルとなつてい
る。ここでｖは増幅回路２の出力の変動分を表わ
しており、第４図のラインｌ３はピーク検出回路
５の出力を表わしている。
で示されている。この接続点２３における電圧が
動作点Vc以上であるときには、ピーク検出回路
５の出力は（V0＋ｖ／２）となる。ピーク検出回路 ５の出力は、比較回路４の弁別レベルとなつてい
る。ここでｖは増幅回路２の出力の変動分を表わ
しており、第４図のラインｌ３はピーク検出回路
５の出力を表わしている。
このようにして上述の構成では、比較回路４の
弁別レベルは増幅回路２の出力電圧の変動分ｖの
１／２の値に設定される。したがつてピーク検出回
路５の動作点Vcに依存して弁別レベルが変化さ
れることが防がれ、入力信号に忠実パルス幅を有
する信号を再生することができる。
弁別レベルは増幅回路２の出力電圧の変動分ｖの
１／２の値に設定される。したがつてピーク検出回
路５の動作点Vcに依存して弁別レベルが変化さ
れることが防がれ、入力信号に忠実パルス幅を有
する信号を再生することができる。
この第３図および第４図に示される構成の動作
は、第４Ａ図に示されている。端子１の入力レベ
ルに対応するレベルは、この第４Ａ図に示されて
いる。ラインｌ４は増幅器２の出力のピークレベ
ルを示し、このラインｌ５はピーク検出回路５の
出力レベルを示し、このラインｌ５と同一の特性
を示すラインｌ６は、比較回路４の反転入力端子
に与えられる弁別レベルを示している。入力レベ
ルがＶ１であるとき、増幅回路２の出力のピーク
レベルは、動作点Vcであり、入力レベルがＶ２
では接続点２３の電圧は動作点Vcに等しい。
は、第４Ａ図に示されている。端子１の入力レベ
ルに対応するレベルは、この第４Ａ図に示されて
いる。ラインｌ４は増幅器２の出力のピークレベ
ルを示し、このラインｌ５はピーク検出回路５の
出力レベルを示し、このラインｌ５と同一の特性
を示すラインｌ６は、比較回路４の反転入力端子
に与えられる弁別レベルを示している。入力レベ
ルがＶ１であるとき、増幅回路２の出力のピーク
レベルは、動作点Vcであり、入力レベルがＶ２
では接続点２３の電圧は動作点Vcに等しい。
このようなな第３図および第４図に示される構
成では、入力レベルがＶ１からＶ２の間のしきい
値は、動作点Vcで決まり、したがつて符号歪が
発生するという問題がある。
成では、入力レベルがＶ１からＶ２の間のしきい
値は、動作点Vcで決まり、したがつて符号歪が
発生するという問題がある。
第５図はこのような問題を解決するための本発
明の一実施例の電気回路図である。増幅回路２の
出力をピーク検出回路５に与え、そのピーク検出
回路５の出力と、増幅回路２の無信号時における
直流電圧V0を発生する第１基準電圧回路２２か
らの出力とを、一対の分圧抵抗２５，２６から成
る分圧回路２７で分圧する。分圧回路の接続点２
８の出力は、比較回路４の弁別レベルとして導出
される。ピーク検出回路５の動作点Vcは、第２
基準電圧回路２４によつて設定される。
明の一実施例の電気回路図である。増幅回路２の
出力をピーク検出回路５に与え、そのピーク検出
回路５の出力と、増幅回路２の無信号時における
直流電圧V0を発生する第１基準電圧回路２２か
らの出力とを、一対の分圧抵抗２５，２６から成
る分圧回路２７で分圧する。分圧回路の接続点２
８の出力は、比較回路４の弁別レベルとして導出
される。ピーク検出回路５の動作点Vcは、第２
基準電圧回路２４によつて設定される。
この第５図に示される実施例の端子１に与えら
れる入力レベルに対する特性は第５Ａ図に示され
ている。ラインｌ７は、増幅回路２の出力のピー
クレベルを示し、ラインｌ８はピーク検出回路５
の出力レベルを示し、ラインｌ９は比較回路４の
反転入力端子に与えられるしきい値である弁別レ
ベルを示す。この実施例によれば、入力レベルが
Ｖ１〜Ｖ２の間であつても、増幅回路２の出力の
ピークレベルの1/2を弁別レベルとして設定する
ことができ、したがつて入力レベルが前述の第３
図、第４図および第４Ａ図の構成に比べて小さい
範囲でも、符号歪を少なくすることができるとい
う効果が達成される。
れる入力レベルに対する特性は第５Ａ図に示され
ている。ラインｌ７は、増幅回路２の出力のピー
クレベルを示し、ラインｌ８はピーク検出回路５
の出力レベルを示し、ラインｌ９は比較回路４の
反転入力端子に与えられるしきい値である弁別レ
ベルを示す。この実施例によれば、入力レベルが
Ｖ１〜Ｖ２の間であつても、増幅回路２の出力の
ピークレベルの1/2を弁別レベルとして設定する
ことができ、したがつて入力レベルが前述の第３
図、第４図および第４Ａ図の構成に比べて小さい
範囲でも、符号歪を少なくすることができるとい
う効果が達成される。
もしも、増幅回路２の入力レベルが零のときの
出力レベルが常に零であれば、第１基準電圧回路
２２などは不要である。しかしながら実際には、
増幅回路２の温度ドリフトなどによる出力レベル
の変化が存在する。したがつて本発明では、第１
基準電圧回路２２を用い、比較回路４の出力を、
増幅回路２の入力レベルが零であるとき、零とす
ることを確実にしている。
出力レベルが常に零であれば、第１基準電圧回路
２２などは不要である。しかしながら実際には、
増幅回路２の温度ドリフトなどによる出力レベル
の変化が存在する。したがつて本発明では、第１
基準電圧回路２２を用い、比較回路４の出力を、
増幅回路２の入力レベルが零であるとき、零とす
ることを確実にしている。
効 果
以上のように本発明によれば、入力信号のレベ
ルの変動にかかわらず、再生される出力信号のパ
ルス幅を忠実に再生することが可能になる。
ルの変動にかかわらず、再生される出力信号のパ
ルス幅を忠実に再生することが可能になる。
さらに本発明によれば、入力レベルが小さい範
囲でも、比較回路４から得られる出力の符号歪を
少なくすることができるという効果が達成され
る。本発明では、増幅回路２２の入力レベルが零
のときに、温度ドリフトなどに起因してその出力
レベルが零とはならないことがあり、そこで、第
１基準電圧回路２２を用い、増幅回路２の入力レ
ベルが零であるとき、比較回路４の出力を零とす
ることができる。こうして入力信号のパルス幅を
精度よく再生することが可能になる。
囲でも、比較回路４から得られる出力の符号歪を
少なくすることができるという効果が達成され
る。本発明では、増幅回路２２の入力レベルが零
のときに、温度ドリフトなどに起因してその出力
レベルが零とはならないことがあり、そこで、第
１基準電圧回路２２を用い、増幅回路２の入力レ
ベルが零であるとき、比較回路４の出力を零とす
ることができる。こうして入力信号のパルス幅を
精度よく再生することが可能になる。
第１図は先行技術のブロツク図、第２図は第１
図に示された先行技術の動作を説明するための波
形図、第３図は本発明の基礎となる構成を示すブ
ロツク図、第４図は第３図に示された構成の動作
を説明するための波形図、第４Ａ図は第３図およ
び第４図に示される構成の入力レベルに対する特
性を示す図、第５図は本発明の一実施例のブロツ
ク図、第５Ａ図は第５図に示される実施例の入力
レベルに対する特性を示す図である。 １……入力端子、２……増幅回路、４……比較
回路、５……ピーク検出回路、２２……第１基準
電圧回路、２４……第２基準電圧回路。
図に示された先行技術の動作を説明するための波
形図、第３図は本発明の基礎となる構成を示すブ
ロツク図、第４図は第３図に示された構成の動作
を説明するための波形図、第４Ａ図は第３図およ
び第４図に示される構成の入力レベルに対する特
性を示す図、第５図は本発明の一実施例のブロツ
ク図、第５Ａ図は第５図に示される実施例の入力
レベルに対する特性を示す図である。 １……入力端子、２……増幅回路、４……比較
回路、５……ピーク検出回路、２２……第１基準
電圧回路、２４……第２基準電圧回路。
Claims (1)
- 【特許請求の範囲】 １ 入力信号を増幅する増幅回路２と、 この増幅回路２の無信号時の直流電圧V0と等
しい第１基準電圧を発生する第１基準電圧回路２
２と、 前記第１基準電圧を超える予め定める第２基準
電圧Vcを発生する第２基準電圧回路２４と、 前記増幅回路２の出力と、第２基準電圧Vcと
が与えられ、前記増幅回路２の出力が、第２基準
電圧Vc未満では、第２基準電圧Vcを導出し、前
記増幅回路２の出力が第２基準電圧Vc以上では、
前記増幅回路２の出力のピーク値を導出するピー
ク検出回路５と、 一対の分圧抵抗２５，２６が直列に接続されて
構成される分圧回路２７であつて、この分圧回路
２７の一方端は、ピーク検出回路５の出力に接続
され、この分圧回路２７の他方端は、第１基準回
路２２の出力に接続される、そのような分圧回路
２７と、 前記増幅回路２の出力と、一対の分圧抵抗２
５，２６の接続点２８からの分圧出力とを比較す
る比較回路４とを含むことを特徴とするデジタル
信号受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9674083A JPS59221026A (ja) | 1983-05-30 | 1983-05-30 | デジタル信号受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9674083A JPS59221026A (ja) | 1983-05-30 | 1983-05-30 | デジタル信号受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59221026A JPS59221026A (ja) | 1984-12-12 |
| JPH0441531B2 true JPH0441531B2 (ja) | 1992-07-08 |
Family
ID=14173091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9674083A Granted JPS59221026A (ja) | 1983-05-30 | 1983-05-30 | デジタル信号受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59221026A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020014188A (ja) * | 2018-07-20 | 2020-01-23 | ナンヤー テクノロジー コーポレイション | 半導体装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61264816A (ja) * | 1985-05-17 | 1986-11-22 | Kawamura Denki Sangyo Kk | 光パルス受信回路 |
| JPH0186324U (ja) * | 1987-11-27 | 1989-06-07 | ||
| CN1330091C (zh) | 2002-11-15 | 2007-08-01 | 皇家飞利浦电子股份有限公司 | 用于小幅度摆动信号电路的自适应滞后 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5824976B2 (ja) * | 1976-12-10 | 1983-05-24 | 株式会社日立製作所 | ２値化回路 |
| JPS55105775A (en) * | 1979-02-07 | 1980-08-13 | Hitachi Ltd | Binary coding system |
| JPS56111540U (ja) * | 1980-01-25 | 1981-08-28 | ||
| JPS57192155A (en) * | 1981-05-21 | 1982-11-26 | Toshiba Corp | Optical receiver |
-
1983
- 1983-05-30 JP JP9674083A patent/JPS59221026A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020014188A (ja) * | 2018-07-20 | 2020-01-23 | ナンヤー テクノロジー コーポレイション | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59221026A (ja) | 1984-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2625347B2 (ja) | ディジタル受信器の自動オフセット制御回路 | |
| KR920003447B1 (ko) | 슈미트트리거회로 | |
| US4385328A (en) | Data extracting circuit | |
| EP0611059B1 (en) | A system for DC restoration of serially transmitted binary signals | |
| US4375037A (en) | Receiving circuit | |
| US6292058B1 (en) | Signal amplifying circuit connected to a transfer circuit having a known non-linear transfer characteristic | |
| US4050086A (en) | Dynamic transducer biasing signal amplifying circuitry | |
| US4008390A (en) | Optical pulse transmission system | |
| JPH0441531B2 (ja) | ||
| US4795919A (en) | Zero signal state detecting circuit | |
| JP3270221B2 (ja) | 光信号受信回路 | |
| JPS6223224A (ja) | デイジタル中継器用直流再生回路 | |
| JPS59193617A (ja) | デジタル信号受信回路 | |
| US3946253A (en) | Pulse train generator | |
| JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
| JPS6264154A (ja) | 光受信回路 | |
| US3567967A (en) | Velocity deviation detector | |
| EP0585557A1 (en) | Non-linear burst mode data receiver | |
| JP3284255B2 (ja) | 光パルス受信回路 | |
| KR970003243Y1 (ko) | 등화회로 | |
| JPS61293053A (ja) | 受信回路 | |
| JPH1127216A (ja) | 入力有無検出回路 | |
| JPH0362708A (ja) | 検波回路 | |
| JP2531789B2 (ja) | ホワイト・ダ―ククリップ回路 | |
| JPH0216042B2 (ja) |