JPH0441630Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は入力に対して同相及び逆相のクロツク
パルスを出力する２相クロツク出力回路に関す
る。

〔考案の概要〕

本考案は入力に対し同相クロツクパルスと逆相
クロツクパルスを出力させる２相クロツク出力回
路において、パルスの立ち上がりと立ち下がりの
タイミングの差を補償する容量にインバータのゲ
ート容量を用いることにより、当該２相クロツク
出力回路のプロセス上のばらつきを防止して確実
な回路動作を実現するものである。

〔従来の技術〕

電子回路特にLSIを用いた半導体集積回路を用
いたデイジタル回路等を駆動するためにクロツク
パルスが用いられることがあり、各種回路の駆動
のタイミング等をとるための互いに逆相にある第
１及び第２のクロツク出力を基準クロツク入力信
号から分割して用いることがある。

このような第１のクロツク出力信号Φ₁及び第
２のクロツク出力信号Φ₂を基準クロツク入力信
号Φ₀から得るための２相クロツク出力回路とし
て、例えば第４図に示す回路を用いた場合には、
第１のクロツク出力信号Φ₁を出力する側に１つ
余分にインバータ４１が接続するため、第５図に
示すように、Δtで示す時間だけ第１のクロツク
出力信号Φ₁が遅延することになる。

そこで、双方のクロツクが同時にクロツクパル
スの立ち上がり立ち下がり動作をするように補償
する目的で、第６図に示すような２相クロツク出
力回路が用いられている。

この第６図に示す回路は、基準クロツク入力信
号Φ₀が供給される側にインバータ６１を配し、
さらに第１のインバータ多段接続回路を構成する
インバータ６４，６５，６６と、第２のインバー
タ多段接続回路を構成するインバータ６２，６３
とを有し、これら第１及び第２にインバータ多段
接続回路は並列に接続されている。上記第１のイ
ンバータ多段接続回路は基準クロツク入力信号
Φ₀に対して同相クロツクとなる第１のクロツク
出力信号Φ₁を出力し、また、上記第２のインバ
ータ多段接続回路は基準クロツク入力信号Φ₀に
対して逆相クロツクとなる第２のクロツク出力信
号Φ₂を出力する。そして、上記第２のインバー
タ多段接続回路には、上記第１のクロツク出力信
号Φ₁の遅延を補償する即ち第２のクロツク出力
信号Φ₂のパルスの立ち上がり立ち下がりの動作
を上記第１のクロツク出力信号Φ₁にタイミング
が一致するように遅らせるための容量６７がイン
バータ６２，６３間に接続されている。

〔考案が解決しようとする問題点〕

上記第２のインバータ多段接続回路に用いられ
ている容量６７は、第１及び第２のインバータ多
段接続回路のインバータの個数差等に起因するク
ロツク出力の遅れを補償する機能を有する。

しかしながら、例えば容量をインバータを構成
するトランジスタ等と共に半導体基板上に形成す
る場合には、容量とトランジスタ等とはその素子
構造が異なるため、製造上のばつきが生じた場合
には、トランジスタのばらつきが生じたり或いは
容量のばらつきが生じて全体としての回路の特性
が変動することになり、上記第１のクロツク出力
信号Φ₁と上記第２のクロツク出力信号Φ₂とは立
ち上がり立ち下がり動作に時間差を生ずるように
なる。

そこで、本考案は上述の問題点に鑑み、製造上
のばらつきが生じた場合にあつても、第１のクロ
ツク出力信号と第２のクロツク出力信号の立ち下
がり立ち下がり動作に時間差の生じない２相クロ
ツク出力回路の提供を目的とする。

〔問題点を解決するための手段〕

本考案は、基準クロツク入力信号に対して複数
個のインバータを直列接続して成る第１のインバ
ータ多段接続回路と、上記基準クロツク入力信号
に対して上記第１のインバータ多段接続回路を構
成するインバータの個数よりも少ない個数のイン
バータを直列接続して成る第２のインバータ多段
接続回路と、上記第１のインバータ多段接続回路
からのクロツク出力信号と上記第２のインバータ
多段接続回路からのクロツク出力信号とのタイミ
ングのずれを補償するゲート容量を有し上記第２
のインバータ多段接続回路の任意の接続点に接続
されたインバータとを有して成ることを特徴とす
る２相クロツク出力回路により上述の問題点を解
決する。

〔作用〕

半導体基板上等において、トランジスタとは素
子構造の異なる容量を用いるのではなく、同じ構
造を有するインバータを用い、このインバータの
ゲート容量によつて上記第１及び第２のクロツク
出力信号のタイミングのずれを補償する。このた
め製造上、素子形成工程は同一となり、インバー
タを構成する各トランジスタの寸法等がずれた場
合にあつても、これらは一様に寸法ずれを生ずる
ことになり、特性の変動は各素子について同傾向
となり、設計値からのばらつきは補償されること
になる。

〔実施例〕

本考案の好適な実施例を図面を参照しながら説
明する。

本考案の２相クロツク出力回路の第１の実施例
は、第１図に示すように、基準クロツク入力信号
Φ₀が供給される端子２１に接続されるインバー
タ１１の出力側には、互いに逆相の関係ないる第
１及び第２のクロツク出力信号を出力するための
第１のインバータ多段接続回路並びに第２のイン
バータ多段接続回路が接続されている。上記第１
のインバータ多段接続回路は、インバータ１２，
１３，１４，１５からなり、基準クロツク入力信
号Φ₀に対して逆相となる第１のクロツク出力信
号Φ₁を出力端子２２から出力する。即ち、イン
バータ１１とインバータ１２〜１５との奇数個の
インバータで逆相クロツク出力回路を構成してい
る。また、第２のインバータ多段接続回路は、イ
ンバータ１６，１７，１８からなり、第２のクロ
ツク出力信号Φ₂を出力端子２３から出力する。
即ち、インバータ１１とインバータ１６〜１８と
の偶数個のインバータで同相クロツク出力回路を
構成している。上記第２のインバータ多段接続回
路のインバータ１６とインバータ１７との間に
は、その入力側が共通接続されてなるインバータ
１９，２０，……が接続されている。この入力側
が共通接続されたインバータ１９，２０……は、
各インバータを構成するトランジスタのゲートが
共通に接続されており、これらのトランジスタの
ゲート容量によつて上記第１及び第２のクロツク
出力信号間のタイミングのずれを補償することが
でき、しかも製造上の素子のばらつきによる問題
も生じない。

このような本実施例の２相クロツク出力回路に
基準クロツク入力信号Φ₀が入力端子２１から供
給された場合には、該基準クロツク入力信号Φ₀
が先ずインバータ１１により反転して第１及び第
２のインバータ多段接続回路に送出される。第１
のインバータ多段接続回路ではインバータ１２，
１３，１４，１５を介して信号が伝達し、インバ
ータ１５の出力側に接続する出力端子２２からは
上記基準クロツク入力信号Φに対して逆相となり
インバータの個数等の応じた遅延を伴う第１のク
ロツク出力信号Φ₁が取り出される。一方、上記
第２のインバータ多段接続回路では、インバータ
１６，１７，１８を介して第２のクロツク出力信
号Φ₂が出力端子２３から取り出されることにな
るが、インバータ１６，１７の間に接続され入力
側が共通接続されてなるインバータ１９，２０，
……のゲート容量によつて、第２のインバータ多
段接続回路を伝わるパルスの立ち上がり立ち下が
りの波形が鈍らされることなり、したがつて、動
作の遅延が生じ、上記第１のクロツク出力信号
Φ₁に対する遅延の差を補償して、タイミングの
揃つた２相クロツク出力信号を出力することが可
能となる。

上記第１のクロツク出力信号Φ₁との遅延の差
を補償するためのインバータ１９，２０……は、
インバータ１１〜１８とその構成を同一のものと
し、製造上同一の工程を経て製造される。このた
め製造上のばらつきがあつた場合においても、こ
れらのインバータ１１〜２０……が一様にばらつ
くことになり、そのばらつきが相関性をもつこと
から、遅延を補償する機能が製造上のばらつきに
よつて損なわれることがない。

このようなゲート容量によつて遅延を補償する
ためのインバータ１９，２０……は、少なくとも
１つ以上形成されていれば良く、必要に応じてさ
らに多くのインバータの入力側を共通接続するよ
うにしても良い。尚、必ずしも全てのインバータ
を同一の構造とするのではなく、ゲート容量によ
つて遅延を補償するためのインバータとしては、
第１のインバータ多段接続回路の少なくとも１つ
のインバータと同構造、同工程で製造されるイン
バータであればよく、このようにすることでばら
つきの傾向を同じくすることも可能である。

このようなゲート容量によつて遅延を補償する
ためのインバータの共通接続する数を増加させて
いつた時の傾向を第２図に示す。この第２図に示
すように、実線V₀は共通接続されるインバータ
が零の場合のその接続点の波形であり、一点鎖線
V₁は共通接続されるインバータが１つの場合の
その接続点の波形であり、二点鎖線V₂は共通接
続されるインバータが２つの場合の波形である。
このようにゲートが共通接続されるインバータの
数を増加させることでゲート容量の総和を増加さ
せることができ、従つて任意の遅延を作り出すこ
とができ、このため時間差のない第１及び第２の
クロツク出力信号を出力することが可能となる。
尚、第２図の縦軸は信号レベルを示し、横軸は時
間を示す。

次に、本発明の第２の実施例を第３図を参照し
ながら説明する。

第２の実施例は、第１の実施例の２相クロツク
出力回路の第１のインバータ多段接続回路と第２
のインバータ多段接続回路にそれぞれインバータ
を１つずつ加え、さらにゲート容量によつて遅延
を補償するための共通接続された複数個のインバ
ータを一箇所に接続したのではなく、二箇所に接
続してなるものである。

即ち、この第２の実施例においては、第１のイ
ンバータ多段接続回路は、５つのインバータ３１
の多段接続により構成され、基準クロツク入力信
号Φ₀が供給されるインバータ３３からのクロツ
ク出力信号が供給されて、インバータ３１の個数
等に応じた遅延を伴う同相の第１のクロツク出力
信号Φ₁が取り出される。一方、上記第２のイン
バータ多段接続回路は、４つのインバータ３２に
より構成されて上記インバータ３３の出力側で上
記第１のインバータ多段接続回路と共通に接続さ
れると共に、ゲート容量によつて遅延を補償する
ための共通接続されたそれぞれ複数個のインバー
タ３４、インバータ３５が１つのインバータ３２
を介して二箇所に接続されている。この第２のイ
ンバータ多段接続回路では、インバータ３３から
のクロツク出力信号が供給され逆相の第２のクロ
ツク出力信号Φ₂が取り出されるが、２箇所に接
続された共通接続するインバータ３４，３５を有
するため、それらのゲート容量によつて、第２の
インバータ多段接続回路のパルスの立ち上がり立
ち下がりの波形が鈍らされることから、インバー
タの個数差等に応じた遅延をつくることができ、
従つて、タイミングのずれのない２相クロツク出
力回路を得ることが可能である。そして、このよ
うなインバータのゲート容量を遅延の補償のため
に使用するため、この回路の製造時において、仮
に製造上のばらつきがあつた場合であつても、全
てのインバータが一様にばらつくことになり、遅
延を補償する機能が製造上のばらつきによつて損
なわれることがない。このように２箇所で接続す
ることによつても同様に実現できる。

尚、上記の第２の実施例においては、ゲート容
量により遅延を補償するためのインバータを二箇
所に接続したが、これに限定されず更に多くの箇
所で接続するようにしても良い。

また、上述の第１及び第２の実施例において
は、第１のインバータ多段接続回路と第２のイン
バータ多段接続回路のそれぞれ構成するインバー
タの数の差を１つとして説明したが、これに限定
されず３個若しくはそれ以上の個数差を有する２
相クロツク出力回路にも適用することができる。

〔考案の効果〕

本考案の２相クロツク出力回路は、上述のよう
にインバータのゲート容量によつて上記第１及び
第２のクロツク出力信号のタイミングのずれを補
償する。このため製造上、素子形成工程は同一と
なり、インバータを構成する各トランジスタの寸
法等がずれた場合にあつても、これらは一様に寸
法ずれを生ずることになり、特性の変動は全体的
なものとなり、設計値からのばらつきは補償され
ることになる。従つて、歩留りの向上等の優れた
利点を有する。

【図面の簡単な説明】

第１図は本考案の２相クロツク出力回路の一例
を示す回路図、第２図は本考案に係る共通接続す
るインバータの数を増加した場合の関係を示す波
形図、第３図は本考案の他の例を示す回路図、第
４図は従来の２相クロツク出力回路の一例を示す
回路図、第５図はその波形図、第６図は他の従来
の２相クロツク出力回路の一例を示す回路図であ
る。 １２，１３，１４，１５……インバータ（第１
のインバータ多段接続回路）、１６，１７，１８
……インバータ（第２のインバータ多段接続回
路）、１９，２０……インバータ。

Claims (1)

1. 【実用新案登録請求の範囲】 基準クロツク入力信号に対して複数個のインバ
   ータを直列接続して成る第１のインバータ多段接
   続回路と、 上記基準クロツク入力信号に対して上記第１の
   インバータ多段接続回路を構成するインバータの
   個数よりも少ない個数のインバータを直列接続し
   て成る第２のインバータ多段接続回路と、 上記第１のインバータ多段接続回路からのクロ
   ツク出力信号と上記第２のインバータ多段接続回
   路からのクロツク出力信号とのタイミングのずれ
   を補償するゲート容量を有し上記第２のインバー
   タ多段接続回路の任意の接続点に接続されたイン
   バータとを有して成ることを特徴とする２相クロ
   ツク出力回路。