JPH0441633Y2 - - Google Patents
Info
- Publication number
- JPH0441633Y2 JPH0441633Y2 JP8409685U JP8409685U JPH0441633Y2 JP H0441633 Y2 JPH0441633 Y2 JP H0441633Y2 JP 8409685 U JP8409685 U JP 8409685U JP 8409685 U JP8409685 U JP 8409685U JP H0441633 Y2 JPH0441633 Y2 JP H0441633Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- detection
- detection circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 71
- 239000003990 capacitor Substances 0.000 claims description 16
- 230000007423 decrease Effects 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 6
- 230000005764 inhibitory process Effects 0.000 description 5
- 230000004397 blinking Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
〔考案の分野〕
本考案は短絡保護機能を有する光電スイツチや
近接スイツチ等の検出スイツチに関するものであ
る。
近接スイツチ等の検出スイツチに関するものであ
る。
本考案による検出スイツチは、光電スイツチや
近接スイツチ等の電子スイツチにおいて、検出回
路の電源入力端に表示素子を設け電源の投入を表
示すると共に、負荷の短絡時には自己保持型のス
イツチング素子を用いて以後電源が遮断されるま
で短絡保護回路を動作させ、電源リセツト回路の
リセツト時間とリセツト用コンデンサの放電時間
との周期によつて点滅して短絡状態を継続して表
示する表示器を設けたものである。
近接スイツチ等の電子スイツチにおいて、検出回
路の電源入力端に表示素子を設け電源の投入を表
示すると共に、負荷の短絡時には自己保持型のス
イツチング素子を用いて以後電源が遮断されるま
で短絡保護回路を動作させ、電源リセツト回路の
リセツト時間とリセツト用コンデンサの放電時間
との周期によつて点滅して短絡状態を継続して表
示する表示器を設けたものである。
従来の電子スイツチは検知部とサイリスタ等の
スイツチング素子とを有し、検知出力に基づいて
スイツチング素子が駆動され負荷への電力の供給
が制御されるよう構成されている。ところで事故
によつて負荷が内部短絡状態となつた場合や誤つ
て負荷を接続することなく出力端が電源端子に接
続されることがある。こうした短絡状態から内部
回路を保護するために検出スイツチ内部に短絡保
護のための保護回路が設けられる。このような短
絡保護回路を有する検出スイツチにおいては、負
荷の短絡の解除と同時に正常な動作に戻つたとき
に検出スイツチの近傍に被検出物体が存在すれば
物体検知出力が出される。しかしながらこのよう
な検出スイツチが組み込まれた装置において、一
旦短絡状態が起こるとその原因を調査する必要が
あることが多い。このような場合に負荷短絡の解
除によつて正常な動作に戻ればその原因究明が困
難となり、短絡の有無を把握することができなく
なるという問題点があつた。
スイツチング素子とを有し、検知出力に基づいて
スイツチング素子が駆動され負荷への電力の供給
が制御されるよう構成されている。ところで事故
によつて負荷が内部短絡状態となつた場合や誤つ
て負荷を接続することなく出力端が電源端子に接
続されることがある。こうした短絡状態から内部
回路を保護するために検出スイツチ内部に短絡保
護のための保護回路が設けられる。このような短
絡保護回路を有する検出スイツチにおいては、負
荷の短絡の解除と同時に正常な動作に戻つたとき
に検出スイツチの近傍に被検出物体が存在すれば
物体検知出力が出される。しかしながらこのよう
な検出スイツチが組み込まれた装置において、一
旦短絡状態が起こるとその原因を調査する必要が
あることが多い。このような場合に負荷短絡の解
除によつて正常な動作に戻ればその原因究明が困
難となり、短絡の有無を把握することができなく
なるという問題点があつた。
本考案はこのような従来の検出スイツチの問題
点を解消するものであつて、電源表示用の表示器
をそのまま用いて表示を点滅させることにより負
荷の短絡を表示すると共に、負荷の短絡が解除さ
れてもそのまま保護回路を動作させ表示器の点滅
による短絡表示を継続することができる検出スイ
ツチを提供するものである。
点を解消するものであつて、電源表示用の表示器
をそのまま用いて表示を点滅させることにより負
荷の短絡を表示すると共に、負荷の短絡が解除さ
れてもそのまま保護回路を動作させ表示器の点滅
による短絡表示を継続することができる検出スイ
ツチを提供するものである。
本考案は検知対象の検知時に異なる論理出力レ
ベルを与える二つの出力回路を有する検知回路
と、該検知回路の出力に基づいて負荷への電力供
給を制御する出力開閉用スイツチング素子と、を
有する検出スイツチであつて、出力開閉用スイツ
チング素子に直列に接続された過電流検知回路
と、過電流検知回路の検知出力により起動され、
出力開閉用スイツチング素子を遮断する自己保持
型スイツチング素子と、検知回路の異なる論理出
力レベルの2種類の出力の論理和出力を自己保持
型スイツチング素子に与えるオア回路と、リセツ
ト用コンデンサが接続され電源投入後の電圧リセ
ツト時間及び検知回路への供給電圧の低下時に検
知回路出力を所定の禁止時間の間禁止する電源リ
セツト回路と、検知回路の電源の両端に接続され
検知回路への電源供給時に点灯すると共に、短絡
検知時に電源リセツト回路のリセツト用コンデン
サの放電時間と禁止時間に基づく周期によつて点
滅して短絡状態を報知する表示器と、を具備する
ことを特徴とするものである。
ベルを与える二つの出力回路を有する検知回路
と、該検知回路の出力に基づいて負荷への電力供
給を制御する出力開閉用スイツチング素子と、を
有する検出スイツチであつて、出力開閉用スイツ
チング素子に直列に接続された過電流検知回路
と、過電流検知回路の検知出力により起動され、
出力開閉用スイツチング素子を遮断する自己保持
型スイツチング素子と、検知回路の異なる論理出
力レベルの2種類の出力の論理和出力を自己保持
型スイツチング素子に与えるオア回路と、リセツ
ト用コンデンサが接続され電源投入後の電圧リセ
ツト時間及び検知回路への供給電圧の低下時に検
知回路出力を所定の禁止時間の間禁止する電源リ
セツト回路と、検知回路の電源の両端に接続され
検知回路への電源供給時に点灯すると共に、短絡
検知時に電源リセツト回路のリセツト用コンデン
サの放電時間と禁止時間に基づく周期によつて点
滅して短絡状態を報知する表示器と、を具備する
ことを特徴とするものである。
このような特徴を有する本考案によれば、短絡
時に自己保持型スイツチング素子が駆動されて短
絡保護回路が動作する。そして以後電流供給回路
より保持が成されるため負荷の短絡状態が解除さ
れてもそのまま保護動作を継続することができ
る。又被検出物体の有無にかかわらず二種類の論
理出力レベルの論理和出力により電源入力電圧を
下げることができるため、検知回路側での短絡状
態を継続させ続けることができる。従つて電源リ
セツト回路に接続されているコンデンサの放電時
間と禁止時間との周期によつて表示器が点滅する
こととなり、短絡表示を継続させることができ
る。
時に自己保持型スイツチング素子が駆動されて短
絡保護回路が動作する。そして以後電流供給回路
より保持が成されるため負荷の短絡状態が解除さ
れてもそのまま保護動作を継続することができ
る。又被検出物体の有無にかかわらず二種類の論
理出力レベルの論理和出力により電源入力電圧を
下げることができるため、検知回路側での短絡状
態を継続させ続けることができる。従つて電源リ
セツト回路に接続されているコンデンサの放電時
間と禁止時間との周期によつて表示器が点滅する
こととなり、短絡表示を継続させることができ
る。
(実施例の構成)
第1図は本考案による直流三線式の近接スイツ
チの一実施例の概略を示すブロツク図であり、第
2図はその詳細な構成を示す回路図である。本図
において端子1,2間に定電流源3、ダイオード
4が接続され、更に出力開閉用スイツチング素子
であるトランジスタ5と過電流検知用抵抗6とが
直列に接続される。出力端子1,2間には又ツエ
ナダイオード7とトランジスタ8とを有し、所定
値以下の電流では定電圧Vcを出力しそれ以上の
電流では定電流特性を有する電源回路9が接続さ
れる。電源回路9はICとして形成されている検
知回路10に定電圧を供給するものである。検知
回路10の電源端子間には平滑用のコンデンサC
11と電流制限回路となる抵抗12、ツエナダイ
オード13及び発光ダイオード14の直列接続体
とが並列に接続されている。検知回路10には検
知コイル15とコンデンサC16との共振回路が
接続されており、発振回路10aとその出力の低
下に基づいて物体を検知する比較回路10bを有
している。検知回路10の出力は直接及びインバ
ータ10eを介してNL出力回路10cとNH出
力回路10dに与えられる。これらの出力回路1
0c,10dは夫々物体を検知したときに“L”
レベル及び“H”レベルを夫々出力する出力回路
である。又検知回路10には電源投入の直後に誤
つた出力を外部に出力しないように、投入後の電
源リセツト時間、及び短絡検知後の禁止時間の間
出力回路10c,10dをいずれもオフとする電
源リセツト回路10fが設けられる。電源リセツ
ト回路10fには外部に、0Vから電源リセツト
解除電圧Vreまでの充電時間である電源リセツト
時間、及びリセツト動作を開始するリセツト初期
電圧Vsから電源リセツト解除電圧Vreまでの充
電時間である禁止時間T1を規定するリセツト用
コンデンサC17が接続されている。電源リセツ
ト回路10fは端子電圧が電源リセツト解除電圧
Vreに達するまでの電源リセツト時間及び禁止時
間だけ出力回路をオフとするものである。NL出
力回路10cの出力端子は発光ダイオード18、
定電流回路19を介して出力開閉用トランジスタ
5のベースに接続される。又NL出力回路10
C、NH出力回路10dの出力端は夫々ダイオー
ド20,21を介してサイリスタ22のアノード
に接続されている。サイリスタ22のアノードは
端子1よりFET23による定電流の電流保持回
路が接続されている。サイリスタ22はそのゲー
トがトランジスタ5のエミツタと抵抗6との共通
接続端に接続され過電流を検出して出力回路をオ
フとするように制御するものである。
チの一実施例の概略を示すブロツク図であり、第
2図はその詳細な構成を示す回路図である。本図
において端子1,2間に定電流源3、ダイオード
4が接続され、更に出力開閉用スイツチング素子
であるトランジスタ5と過電流検知用抵抗6とが
直列に接続される。出力端子1,2間には又ツエ
ナダイオード7とトランジスタ8とを有し、所定
値以下の電流では定電圧Vcを出力しそれ以上の
電流では定電流特性を有する電源回路9が接続さ
れる。電源回路9はICとして形成されている検
知回路10に定電圧を供給するものである。検知
回路10の電源端子間には平滑用のコンデンサC
11と電流制限回路となる抵抗12、ツエナダイ
オード13及び発光ダイオード14の直列接続体
とが並列に接続されている。検知回路10には検
知コイル15とコンデンサC16との共振回路が
接続されており、発振回路10aとその出力の低
下に基づいて物体を検知する比較回路10bを有
している。検知回路10の出力は直接及びインバ
ータ10eを介してNL出力回路10cとNH出
力回路10dに与えられる。これらの出力回路1
0c,10dは夫々物体を検知したときに“L”
レベル及び“H”レベルを夫々出力する出力回路
である。又検知回路10には電源投入の直後に誤
つた出力を外部に出力しないように、投入後の電
源リセツト時間、及び短絡検知後の禁止時間の間
出力回路10c,10dをいずれもオフとする電
源リセツト回路10fが設けられる。電源リセツ
ト回路10fには外部に、0Vから電源リセツト
解除電圧Vreまでの充電時間である電源リセツト
時間、及びリセツト動作を開始するリセツト初期
電圧Vsから電源リセツト解除電圧Vreまでの充
電時間である禁止時間T1を規定するリセツト用
コンデンサC17が接続されている。電源リセツ
ト回路10fは端子電圧が電源リセツト解除電圧
Vreに達するまでの電源リセツト時間及び禁止時
間だけ出力回路をオフとするものである。NL出
力回路10cの出力端子は発光ダイオード18、
定電流回路19を介して出力開閉用トランジスタ
5のベースに接続される。又NL出力回路10
C、NH出力回路10dの出力端は夫々ダイオー
ド20,21を介してサイリスタ22のアノード
に接続されている。サイリスタ22のアノードは
端子1よりFET23による定電流の電流保持回
路が接続されている。サイリスタ22はそのゲー
トがトランジスタ5のエミツタと抵抗6との共通
接続端に接続され過電流を検出して出力回路をオ
フとするように制御するものである。
つぎに第3図は検知回路10の出力回路部の構
成を示す回路図である。本図に示すように出力回
路10c,10dは同一の構成を有している。本
図において検出信号はNL出力回路のトランジス
タQ1及びインバータ10eを介してトランジス
タQ4に与えられる。トランジスタQ1,Q4は
“H”レベルの検知出力が与えられたときにオフ
となるスイツチングトランジスタであつて、その
コレクタ及びエミツタ端が夫々出力トランジスタ
Q2,Q3及びQ5,Q6に接続されている。尚
30,31は定電流源でありトランジスタQ1又
はQ4及びQ2又はQ5に選択的に定電流を与え
るものであり、前述した電源リセツト回路10f
により制御される。
成を示す回路図である。本図に示すように出力回
路10c,10dは同一の構成を有している。本
図において検出信号はNL出力回路のトランジス
タQ1及びインバータ10eを介してトランジス
タQ4に与えられる。トランジスタQ1,Q4は
“H”レベルの検知出力が与えられたときにオフ
となるスイツチングトランジスタであつて、その
コレクタ及びエミツタ端が夫々出力トランジスタ
Q2,Q3及びQ5,Q6に接続されている。尚
30,31は定電流源でありトランジスタQ1又
はQ4及びQ2又はQ5に選択的に定電流を与え
るものであり、前述した電源リセツト回路10f
により制御される。
(本実施例の動作)
さて端子1,2間に図示のように直流電源32
を接続し、端子1とトランジスタ5のコレクタ端
子24の間に負荷Lを接続する。そうすれば電源
回路9より検知回路10に定電圧Vcが供給され
る。このとき同時にツエナダイオード13を介し
て発光ダイオード14に電流が流れ、発光ダイオ
ード14が連続して点灯し、電源が供給されてい
ることが表示される。そして検知回路10に接続
されている検知コイル15とコンデンサC16に
よる共振回路により検知回路10内の発振回路1
0aが発振し、物体の近接を待受ける待機状態と
なつている。
を接続し、端子1とトランジスタ5のコレクタ端
子24の間に負荷Lを接続する。そうすれば電源
回路9より検知回路10に定電圧Vcが供給され
る。このとき同時にツエナダイオード13を介し
て発光ダイオード14に電流が流れ、発光ダイオ
ード14が連続して点灯し、電源が供給されてい
ることが表示される。そして検知回路10に接続
されている検知コイル15とコンデンサC16に
よる共振回路により検知回路10内の発振回路1
0aが発振し、物体の近接を待受ける待機状態と
なつている。
さて物体が近接して発振回路10aの発振出力
が低下して比較回路10bより出力回路に検知信
号が与えられると、NL出力回路10cのトラン
ジスタQ1がオフ、Q2がオンとなりNL出力端
子が“H”レベルとなつてトランジスタQ2のエ
ミツタ電流が発光ダイオード18、定電流回路1
9を介してトランジスタ5のベースに流入し、ト
ランジスタ5をオンとする。そうすればコレクタ
電圧が低下するため負荷Lに電源が供給され負荷
Lが駆動される。このとき発光ダイオード18が
点灯し近接スイツチが物体を検知した検知状態で
あることが表示される。
が低下して比較回路10bより出力回路に検知信
号が与えられると、NL出力回路10cのトラン
ジスタQ1がオフ、Q2がオンとなりNL出力端
子が“H”レベルとなつてトランジスタQ2のエ
ミツタ電流が発光ダイオード18、定電流回路1
9を介してトランジスタ5のベースに流入し、ト
ランジスタ5をオンとする。そうすればコレクタ
電圧が低下するため負荷Lに電源が供給され負荷
Lが駆動される。このとき発光ダイオード18が
点灯し近接スイツチが物体を検知した検知状態で
あることが表示される。
(短絡時の動作)
さて負荷Lに過電流が流れたり、又は負荷Lを
短絡した場合の動作について第4図の波形図を参
照しつつ説明する。近接スイツチの検出コイル1
5の近傍に被検出物体がある時刻t1に負荷Lが短
絡されたとすると、出力トランジスタ5及び抵抗
6に一瞬過電流が流れる。このためサイリスタ2
2のゲート電圧が上昇しサイリスタ22がターン
オンする。そうすればNL出力回路10cのトラ
ンジスタQ2よりダイオード20及びサイリスタ
22を介して電流が流出し、出力トランジスタ5
はオフ状態となる。このとき検知回路10の電源
入力端Vccの電圧をVfとすると、,電圧Vfはトラ
ンジスタQ2のコレクタ・エミツタ間電圧Vceと
ダイオード20の順方向降下電圧及びサイリスタ
22のアノード・カソード間電圧の和となる。従
つて検知回路10の電源入力端子Vccの電圧Vf
は負荷Lの短絡によつて低くなり、電源リセツト
回路17の入力端子Rの端子電圧Vrより低くな
る(Vc>Vr>Vf)。そして検知回路10の電源
入力端Vccの電圧の低下によつて第4図cに示す
ように発光ダイオード14が消灯する。このとき
第4図bに示すように電源リセツト回路10fを
形成しているコンデンサC17も放電するため、
検知回路10の電源リセツト回路10fの入力端
子電圧は徐々に低下する。そして検知回路10の
電源リセツト初期電圧Vsに達する時刻t2には、
NL出力回路10cのトランジスタQ2,Q3は
いずれもオフとなり出力端子NLより電流が流出
しなくなる。従つて検知回路10の電源入力端子
Vccは第4図aに示すように負荷が短絡していな
いときの端子電圧Vcに復帰し、そのため電流制
限用の抵抗12、ツエナダイオード13及び発光
ダイオード14から成る表示回路に電流が流れ、
発光ダイオード14が点灯する。そうすれば第4
図bに示すように電源リセツト回路10fに接続
されているコンデンサC17が再び充電されるこ
ととなる。そして電源リセツト解除電圧Vreに達
するまでの禁止時間T1の間出力が禁止される。
しかしサイリスタ22は第4図dに示すように
FET23からの保持電流によつてオン状態を続
けている。そして電源リセツト端子Rの電圧Vre
に達する時刻t3には、電源リセツト回路10fに
よつてNL出力回路10cの禁止が解除される。
従つて、短絡検知時と同様にNL出力回路10c
のトランジスタQ2より電流が流出して検知回路
10の電源入力端電圧は再びVfとなる。こうし
て第4図aに示すように検知回路10の電源電圧
は所定のサイクルで上昇下降を繰り返し、それに
伴つて第4図cに示すように発光ダイオード14
が点滅する。このサイクルはリセツト用コンデン
サC17の充放電時間、即ち、コンデンサC17
の容量と充電回路又は放電回路に接続されている
抵抗値によつて調整することが可能である。
短絡した場合の動作について第4図の波形図を参
照しつつ説明する。近接スイツチの検出コイル1
5の近傍に被検出物体がある時刻t1に負荷Lが短
絡されたとすると、出力トランジスタ5及び抵抗
6に一瞬過電流が流れる。このためサイリスタ2
2のゲート電圧が上昇しサイリスタ22がターン
オンする。そうすればNL出力回路10cのトラ
ンジスタQ2よりダイオード20及びサイリスタ
22を介して電流が流出し、出力トランジスタ5
はオフ状態となる。このとき検知回路10の電源
入力端Vccの電圧をVfとすると、,電圧Vfはトラ
ンジスタQ2のコレクタ・エミツタ間電圧Vceと
ダイオード20の順方向降下電圧及びサイリスタ
22のアノード・カソード間電圧の和となる。従
つて検知回路10の電源入力端子Vccの電圧Vf
は負荷Lの短絡によつて低くなり、電源リセツト
回路17の入力端子Rの端子電圧Vrより低くな
る(Vc>Vr>Vf)。そして検知回路10の電源
入力端Vccの電圧の低下によつて第4図cに示す
ように発光ダイオード14が消灯する。このとき
第4図bに示すように電源リセツト回路10fを
形成しているコンデンサC17も放電するため、
検知回路10の電源リセツト回路10fの入力端
子電圧は徐々に低下する。そして検知回路10の
電源リセツト初期電圧Vsに達する時刻t2には、
NL出力回路10cのトランジスタQ2,Q3は
いずれもオフとなり出力端子NLより電流が流出
しなくなる。従つて検知回路10の電源入力端子
Vccは第4図aに示すように負荷が短絡していな
いときの端子電圧Vcに復帰し、そのため電流制
限用の抵抗12、ツエナダイオード13及び発光
ダイオード14から成る表示回路に電流が流れ、
発光ダイオード14が点灯する。そうすれば第4
図bに示すように電源リセツト回路10fに接続
されているコンデンサC17が再び充電されるこ
ととなる。そして電源リセツト解除電圧Vreに達
するまでの禁止時間T1の間出力が禁止される。
しかしサイリスタ22は第4図dに示すように
FET23からの保持電流によつてオン状態を続
けている。そして電源リセツト端子Rの電圧Vre
に達する時刻t3には、電源リセツト回路10fに
よつてNL出力回路10cの禁止が解除される。
従つて、短絡検知時と同様にNL出力回路10c
のトランジスタQ2より電流が流出して検知回路
10の電源入力端電圧は再びVfとなる。こうし
て第4図aに示すように検知回路10の電源電圧
は所定のサイクルで上昇下降を繰り返し、それに
伴つて第4図cに示すように発光ダイオード14
が点滅する。このサイクルはリセツト用コンデン
サC17の充放電時間、即ち、コンデンサC17
の容量と充電回路又は放電回路に接続されている
抵抗値によつて調整することが可能である。
ここで被検知物体が遠ざかれば検知回路10の
出力回路は元の状態に復帰し、NL出力回路の出
力端は“L”レベルとなる。又NH出力回路10
dのトランジスタQ5が駆動される。このとき検
知回路10の電源端子VccはトランジスタQ5の
導通時のコレクタ・エミツタ間電圧Vce、及びダ
イオード21の順方向降下電圧及びサイリスタ2
2のアノード・カソード間電圧の和となり、前述
した電圧Vfと同一の値となる。従つて検知回路
10の電源端子電圧は第4図aに示す場合と同様
に変化し、端子電圧がVfに等しい時には発光ダ
イオード14が消灯し、電源リセツト回路10f
のコンデンサC17も徐々に放電する。そして電
源リセツト初期電圧Vsに達すれば同様にして電
源禁止時間T1の経過後出力の禁止が解除される。
そして検知回路10の端子電圧は再びVfとなり
以後同様の動作を繰り返す。従つてこの場合にも
発光ダイオード14の点滅を継続するとが可能と
なる。
出力回路は元の状態に復帰し、NL出力回路の出
力端は“L”レベルとなる。又NH出力回路10
dのトランジスタQ5が駆動される。このとき検
知回路10の電源端子VccはトランジスタQ5の
導通時のコレクタ・エミツタ間電圧Vce、及びダ
イオード21の順方向降下電圧及びサイリスタ2
2のアノード・カソード間電圧の和となり、前述
した電圧Vfと同一の値となる。従つて検知回路
10の電源端子電圧は第4図aに示す場合と同様
に変化し、端子電圧がVfに等しい時には発光ダ
イオード14が消灯し、電源リセツト回路10f
のコンデンサC17も徐々に放電する。そして電
源リセツト初期電圧Vsに達すれば同様にして電
源禁止時間T1の経過後出力の禁止が解除される。
そして検知回路10の端子電圧は再びVfとなり
以後同様の動作を繰り返す。従つてこの場合にも
発光ダイオード14の点滅を継続するとが可能と
なる。
尚本実施例は直流三線式の近接スイツチについ
て説明したが、光電スイツチ等の検知スイツチに
応用することが可能であり、又出力トランジスタ
もPNP,NPNの全ての組合せのトランジスタに
適応することが可能である。
て説明したが、光電スイツチ等の検知スイツチに
応用することが可能であり、又出力トランジスタ
もPNP,NPNの全ての組合せのトランジスタに
適応することが可能である。
第1図は本考案による直流三線式近接スイツチ
の一実施例の概要を示すブロツク図、第2図はそ
の詳細な構成を示す回路図、第3図は検知回路1
0内の出力回路の構成を示す回路図、第4図は負
荷短絡状態における各部の波形を示す波形図であ
る。 1,2,24……端子、5,8,Q1〜Q6…
…トランジスタ、10……検知回路、10a……
発振回路、10b……比較回路、10c……NL
出力回路、10d……NH出力回路、10f……
電源リセツト回路、14,18……発光ダイオー
ド、C11,C16,C17……コンデンサ、
6,12……抵抗、22……サイリスタ。
の一実施例の概要を示すブロツク図、第2図はそ
の詳細な構成を示す回路図、第3図は検知回路1
0内の出力回路の構成を示す回路図、第4図は負
荷短絡状態における各部の波形を示す波形図であ
る。 1,2,24……端子、5,8,Q1〜Q6…
…トランジスタ、10……検知回路、10a……
発振回路、10b……比較回路、10c……NL
出力回路、10d……NH出力回路、10f……
電源リセツト回路、14,18……発光ダイオー
ド、C11,C16,C17……コンデンサ、
6,12……抵抗、22……サイリスタ。
Claims (1)
- 【実用新案登録請求の範囲】 検知対象の検知時に異なる論理出力レベルを与
える二つの出力回路を有する検知回路と、該検知
回路の出力に基づいて負荷への電力供給を制御す
る出力開閉用スイツチング素子と、を有する検出
スイツチにおいて、 前記出力開閉用スイツチング素子に直列に接続
された過電流検知回路と、 前記過電流検知回路の検知出力により起動さ
れ、出力開閉用スイツチング素子を遮断する自己
保持型スイツチング素子と、 前記検知回路の異なる論理出力レベルの2種類
の出力の論理和出力を前記自己保持型スイツチン
グ素子に与えるオア回路と、 リセツト用コンデンサが接続され電源投入後の
電圧リセツト時間及び前記検知回路への供給電圧
の低下時に検知回路出力を所定の禁止時間の間禁
止する電源リセツト回路と、 前記検知回路の電源の両端に接続され前記検知
回路への電源供給時に点灯すると共に、短絡検知
時に前記電源リセツト回路のリセツト用コンデン
サの放電時間と禁止時間に基づく周期によつて点
滅して短絡状態を報知する表示器と、を具備する
ことを特徴とする検出スイツチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8409685U JPH0441633Y2 (ja) | 1985-06-04 | 1985-06-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8409685U JPH0441633Y2 (ja) | 1985-06-04 | 1985-06-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61199936U JPS61199936U (ja) | 1986-12-15 |
| JPH0441633Y2 true JPH0441633Y2 (ja) | 1992-09-30 |
Family
ID=30633308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8409685U Expired JPH0441633Y2 (ja) | 1985-06-04 | 1985-06-04 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0441633Y2 (ja) |
-
1985
- 1985-06-04 JP JP8409685U patent/JPH0441633Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61199936U (ja) | 1986-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5138515A (en) | Pulse-controlled gate circuit with protection against short-circuit | |
| JPH06120787A (ja) | パワーデバイスの過電流保護回路及び半導体集積回路装置 | |
| US5818271A (en) | Power-up/interrupt delay timer | |
| EP0169583B2 (en) | Power-on reset circuit for contactless switch | |
| US4477747A (en) | Lamp circuit for automobile | |
| US4757341A (en) | AC contactless switch | |
| JPH0441633Y2 (ja) | ||
| US6046623A (en) | Signal detecting circuit | |
| US5852377A (en) | Reset circuit for ensuring proper reset when used with decaying power supplies | |
| JPH0416506Y2 (ja) | ||
| US4977477A (en) | Short-circuit protected switched output circuit | |
| JPH0416507Y2 (ja) | ||
| JPH1118291A (ja) | 過電圧保護装置 | |
| JPH0592824U (ja) | 過電流検出回路 | |
| JPH053765B2 (ja) | ||
| JPH0614384Y2 (ja) | ラッチングリレーの駆動回路 | |
| JPS5842970B2 (ja) | 近接スイッチ | |
| JPH0354901B2 (ja) | ||
| KR940000308Y1 (ko) | 부극성 상전감지 및 밧데리 충방전회로 | |
| JPS5842971B2 (ja) | 近接スイッチ | |
| JP2730112B2 (ja) | 直流2線式センサにおける電源リセット回路 | |
| JPH0311745Y2 (ja) | ||
| JPS6098723A (ja) | 電子スイツチ | |
| JPH0137307Y2 (ja) | ||
| JP2816274B2 (ja) | 配線用遮断器 |