JPH0442695B2 - - Google Patents

Info

Publication number
JPH0442695B2
JPH0442695B2 JP61074287A JP7428786A JPH0442695B2 JP H0442695 B2 JPH0442695 B2 JP H0442695B2 JP 61074287 A JP61074287 A JP 61074287A JP 7428786 A JP7428786 A JP 7428786A JP H0442695 B2 JPH0442695 B2 JP H0442695B2
Authority
JP
Japan
Prior art keywords
time
event
timer
data
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61074287A
Other languages
Japanese (ja)
Other versions
JPS62232055A (en
Inventor
Takeshi Oonuki
Seiichi Yasumoto
Masakazu Okada
Hirobumi Inoe
Toshihiko Uchama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Process Computer Engineering Inc
Original Assignee
Hitachi Ltd
Hitachi Process Computer Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Process Computer Engineering Inc filed Critical Hitachi Ltd
Priority to JP61074287A priority Critical patent/JPS62232055A/en
Publication of JPS62232055A publication Critical patent/JPS62232055A/en
Publication of JPH0442695B2 publication Critical patent/JPH0442695B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、計算機システムに於るイベント・ト
レースデータ作成方法に係り、特に計算機システ
ム内の入出力装置の障害解析に有効なイベントト
レースデータ作成方法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for creating event trace data in a computer system, and in particular, a method for creating event trace data that is effective for failure analysis of input/output devices in a computer system. Regarding the method.

〔従来の技術〕[Conventional technology]

計算機システムに於ては、装置間の割込みの発
生やプログラム開始等のイベントに対し、その時
の内部の状態や時刻をイベントトレースデータと
して記録しておき、異常時にはこれが読み出され
て動作解析に用いられる。このようなイベントト
レースデータの従来の作成方法としては、特開昭
59−111552、同59−223864等に記載のように、ホ
ストコンピユータ(以下単にホストという)内の
容易に収集できるプログラムの開始、終了や割込
等の制御データをホスト内のタイマで計つた発生
時間とともに記録し、一方ホストに接続されてい
る入出力制御装置のイベントに対しては、その装
置自体のタイマで計つた発生時間とともに独自に
記録していた。
In computer systems, the internal state and time of events such as the occurrence of an interrupt between devices or the start of a program are recorded as event trace data, and in the event of an abnormality, this data is read out and used for operational analysis. It will be done. The conventional method for creating such event trace data is
59-111552, 59-223864, etc., the occurrence of control data such as program start, termination, and interrupts that can be easily collected in a host computer (hereinafter simply referred to as the host), measured by a timer in the host. Events of input/output control devices connected to the host were recorded independently along with the time of occurrence measured by the device's own timer.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来技術では、ホストに接続された入出力
制御装置が高機能なもの、たとえばホストとのイ
ンターフエースとしてDMA制御方式を用いたも
のや、マイコンを搭載したものについては、ホス
トのプログラムの動作や当該入出力制御装置に対
するアクセスのタイミングと上記入出力制御装置
内部の動作や情報伝送のタイミングとの対応づけ
が、独立なタイマによつて計られているために容
易に行えず、このため計算機システム異常時のト
ラブル解析や、入出力制御装置に接続された端末
との結合試験時には多大の労力を必要とし、また
専用の監視ツールを付加する必要があつた。
In the above conventional technology, if the input/output control device connected to the host is a highly functional one, for example, one that uses a DMA control method as an interface with the host, or one that is equipped with a microcomputer, the operation of the host program It is difficult to correlate the timing of access to the input/output control device with the internal operation of the input/output control device and the timing of information transmission because it is measured by an independent timer. Trouble analysis in the event of an abnormality and integration tests with terminals connected to the input/output control device required a great deal of effort, and it was also necessary to add dedicated monitoring tools.

一方これらの問題点に対処するために、入出力
制御装置内のイベントトレース機能が、ホスト内
のタイマにより与えられる日付や時刻情報を直接
読出してトレースデータを記録する方法や、ホス
トが一定周期で入出力制御装置の状況を問合せる
方法も考えられるが、これらの方法は、ホストや
入出力制御装置が本来実行すべき入出力動作の性
能低下を引き起すことになり、また入出力制御装
置の動作が複雑になる欠点がある。
On the other hand, in order to deal with these problems, there are methods in which the event trace function in the input/output control unit directly reads the date and time information given by the timer in the host and records trace data, and Methods of inquiring about the status of the I/O controller may also be considered, but these methods would cause a decline in the performance of the I/O operations that the host or the I/O controller should normally perform, and would also cause problems with the operation of the I/O controller. The disadvantage is that it becomes complicated.

本発明は、ホストに接続された入出力制御装置
のイベントトレースデータに、ホストのタイマー
に同期した時刻の情報を付加することができ、し
かもそのためにホストや入出力制御装置の性能を
低下させることのないイベントトレースデータ作
成方法を提供することをその目的とする。
The present invention can add time information synchronized with the host's timer to event trace data of an input/output control device connected to a host, and this does not reduce the performance of the host or input/output control device. The purpose is to provide a method for creating event trace data without the need for

〔問題点を解決するための手段〕[Means for solving problems]

上記の目的は、従来と同様にホスト及び入出力
制御装置の各々にタイマを設けて夫々自装置のタ
イマの示す時刻をイベント発生時刻として記録す
るとともに、ホストからの指令によりイベントト
レースを開始するトレース開始手段および内蔵の
タイマをリセツトするリセツト手段を入出力制御
装置に設け、ホストは入出力制御装置に対してト
レースの開始を指令するとそのときの自装置内タ
イマの示す開始時刻を記憶し、その後、入出力制
御装置によつて記録されたイベントトレースデー
タを読み出した時、上記記憶した開始時刻を読み
出した各イベントの発生時刻に加えて、そのイベ
ントの発生時刻とすることによつて達成され、更
に、ホストが入出力制御装置を介して接続された
端末からその端末のタイマで計測された時刻デー
タを含むメツセージを受信した時には、その受信
時点に於る端末の時刻データをホストタイマによ
る時刻との差を求め、これによつて端末のタイマ
計数値を補正することによつて達成される。
The purpose of the above is to provide a timer in each of the host and input/output control device as in the past, record the time indicated by the timer of each device as the event occurrence time, and trace the event by starting the event trace based on commands from the host. The input/output control device is provided with a start means and a reset means for resetting the built-in timer, and when the host commands the input/output control device to start tracing, it stores the start time indicated by the timer in its own device at that time, and then , when the event trace data recorded by the input/output control device is read, the stored start time is added to the occurrence time of each read event, and is achieved by making the event occurrence time, Furthermore, when the host receives a message containing time data measured by the terminal's timer from a terminal connected via an input/output control device, it converts the terminal's time data at the time of reception to the time determined by the host timer. This is achieved by determining the difference between the values and correcting the terminal's timer count accordingly.

〔作用〕[Effect]

上記トレース開始及びセツト手段により、入出
力制御装置内のタイマはイベントトレース開始時
に0にリセツトされ、その時点のホストタイマの
時刻が後にトレースデータに加算されるから、入
出力制御装置タイマはトレース開始時点にホスト
タイマに同期化され、入出力制御装置内のイベン
ト発生時刻もホストタイマのタイミングでほぼ正
確に計測でき、このためのプロセツサの余分な負
担は生じない。更に端末からの時刻データメツセ
ージ受信の場合は、その受信時点の時間誤差で端
末側タイマのタイミングが同期させられるため、
結合試験が容易に行える。
By the above trace start and set means, the timer in the input/output control device is reset to 0 at the start of event tracing, and the time of the host timer at that point is later added to the trace data, so the input/output control device timer is reset to 0 when the event trace starts. Since the event occurrence time within the input/output control device can be measured almost accurately using the timing of the host timer, no extra burden is placed on the processor. Furthermore, when receiving a time data message from a terminal, the timing of the terminal side timer is synchronized based on the time error at the time of reception.
Binding tests can be performed easily.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図により説明す
る。本図において、ホスト1を入出力制御装置2
はインターフエース2eを経由して接続され、ラ
ンダムアクセスメモリ(RAM)2d内の情報や
制御指令が転送される。またインターフエース2
fを介して端末3が接続されており、この端末と
の間でもデータ転送が行われる。ホスト1は、プ
ログラムやデータが格納される主メモリ1a、プ
ログラムを実行するプロセツサ1b、およびプロ
セツサから読み出し可能な日付時刻の計数機構1
cから構成される。入出力制御装置2は、ホスト
1からの入出力指令を解読してマイクロプロセツ
サ2aに割込信号INT0を出力し、かつホスト1
とのデータを転送するインターフエース2e、ラ
ンダムアクセスメモリ2d、プログラムを格納す
るメモリ(ROM)2c、このプログラムを実行
するマイクロプロセツサ2a、1ms周期の割込信
号INT2を発生するタイマ2d、および端末3と
のインターフエース2fから構成されている。イ
ンターフエース2fは端末とのデータ送受信完了
毎にマイクロプロセツサ2aに対して割込信号
INT1を出力する。
An embodiment of the present invention will be described below with reference to FIG. In this diagram, host 1 is replaced by input/output control device 2.
is connected via an interface 2e, and information and control commands in a random access memory (RAM) 2d are transferred. Also interface 2
Terminal 3 is connected via f, and data transfer is also performed with this terminal. The host 1 includes a main memory 1a in which programs and data are stored, a processor 1b that executes the programs, and a date and time counting mechanism 1 that can be read from the processor.
It consists of c. The input/output control device 2 decodes the input/output command from the host 1, outputs an interrupt signal INT0 to the microprocessor 2a, and
An interface 2e that transfers data to and from the computer, a random access memory 2d, a memory (ROM) 2c that stores a program, a microprocessor 2a that executes this program, a timer 2d that generates an interrupt signal INT2 with a 1ms cycle, and a terminal. It consists of an interface 2f with 3. The interface 2f sends an interrupt signal to the microprocessor 2a every time data transmission/reception with the terminal is completed.
Output INT1.

第2図はランダムアクセスメモリ2d内のイベ
ントトレースデータ格納エリア2d1の構成を示
す。同エリア中のCase No.はA+2番地以降順
順に格納されたイベントトレースデータの個数
(ケース数)を示し、データ(i)とカウンタ
(i)のペアで1ケースと表示する。A+1番地
のアドレスポインタは、図の点線で示したところ
の、次にトレースデータを格納すべきアドレスを
示す。エリア2d2は、タイマ2bの計数値がB
+0番地に格納されており、B+1番地にはイベ
ントデータが格納されており、B+2番地にはホ
ストからトレース開始指令が出されたことを示す
フラグが格納されており、後述するイベントトレ
ース機能によりこのカウンタ(i)とデータ
(i)が1ケースとしてイベント発生時にエリア
2d1のアドレスポインタの指示アドレスへ格納
される。
FIG. 2 shows the configuration of an event trace data storage area 2d1 in the random access memory 2d. Case No. in the same area indicates the number of event trace data (number of cases) stored in order from address A+2, and a pair of data (i) and counter (i) is displayed as one case. The address pointer at address A+1 indicates the address where trace data is to be stored next, as indicated by the dotted line in the figure. In area 2d2, the count value of timer 2b is B.
+0 address, event data is stored at address B+1, and a flag indicating that a trace start command has been issued from the host is stored at address B+2. Counter (i) and data (i) are stored in one case at the address indicated by the address pointer in area 2d1 when an event occurs.

第3図及び第4図はROM2cに格納されてい
るイベントトレースのためのプログラムである。
第3図において、タイマ割込処理プログラム2c
1は、1ms周期のタイマ2bからの割込INT2に
より起動され、第2図B+0番地のカウンタ値を
+1更新する。
3 and 4 are programs for event tracing stored in the ROM 2c.
In FIG. 3, the timer interrupt processing program 2c
1 is activated by the interrupt INT2 from the timer 2b with a 1 ms cycle, and updates the counter value at address B+0 in FIG. 2 by +1.

ホスト指令処理プログラム2c2は、ホストか
らの割込INT0によつて起動され、この割込みが
トレース指令であれば(ステツプ200)第2図エ
リア2d2のB+0番地を0にリセツトし(ステ
ツプ201、これが入出力制御装置のタイマのリセ
ツトに相当する)、イベントトレース機能に対し
てトレース開始指示を行い(ステツプ202)、更に
エリア2d1のCase No.を0にリセツトする。
一方割込INT0が入出力制御指令であつた時はホ
ストの主メモリ1aとRAM2dとのデータ転送
の制御を行う(ステツプ204)。
The host command processing program 2c2 is started by the interrupt INT0 from the host, and if this interrupt is a trace command (step 200), it resets address B+0 in the area 2d2 in FIG. (corresponding to resetting the timer of the output control device), instructs the event trace function to start tracing (step 202), and further resets the case number of area 2d1 to 0.
On the other hand, when the interrupt INT0 is an input/output control command, data transfer between the main memory 1a and RAM 2d of the host is controlled (step 204).

イベント発生処理プログラム2c3は、端末3
とのデータ送受信が行われるときに、インターフ
エース2fからの割込INT1により起動され、イ
ベントトレース機能(サブルーチン)を動作させ
るものである。
The event occurrence processing program 2c3 is the terminal 3
This is activated by the interrupt INT1 from the interface 2f when data is exchanged with the interface 2f, and an event trace function (subroutine) is activated.

第4図のイベントトレース機能2c4は、イベ
ント発生処理2c3によつて起動され、ホストか
らのトレース開始指令によりトレース開始フラグ
がホスト指令処理2c2のステツプでオンとされ
ておれば(ステツプ400)、第2図エリア2d1の
Case No.をしらべる(ステツプ401)。これが最
大でなければCase No.を+1し(ステツプ402)、
エリア2d1のアドレスポインタの指す番地へB
+0番地のタイマカウント値を格納し(ステツプ
403)、その次の番地へB+1番地のデータを格納
し(ステツプ404)、アドレスポインタを+2し
(ステツプ405)、アドレスポインタがその最大値
A+Nになつていなければ(ステツプ406)処理
を終り、最大値になつていればアドレスポインタ
の値をA+2番地として次のイベントトレースに
備える(ステツプ407)。
The event trace function 2c4 in FIG. 4 is activated by the event generation process 2c3, and if the trace start flag is turned on in the step of the host command process 2c2 by a trace start command from the host (step 400), the event trace function 2c4 is activated by the event generation process 2c3. Figure 2 area 2d1
Check Case No. (Step 401). If this is not the maximum, add 1 to Case No. (step 402),
B to the address pointed to by the address pointer in area 2d1
Store the timer count value at address +0 (step
403), stores the data at address B+1 to the next address (step 404), increments the address pointer by 2 (step 405), and ends the process if the address pointer has not reached its maximum value A+N (step 406). If the value has reached the maximum value, the value of the address pointer is set to address A+2 in preparation for the next event trace (step 407).

第5図はホスト1の主メモリ1a内のデータ格
納エリアを示したもので、イベントトレース開始
指令出力時にホスト内タイマ1cの示す日付・時
刻データ1a1(L番地)、端末3からの受信メ
ツセージ内に含まれていた日付・時刻データ1a
2(M番地)、及びこの端末からのデータ受信時
のホストタイマ1cの日付・時刻データ1a3
(K番地)と、入出力制御装置2のRAM2d内
のイベントトレースデータ(第2図エリア2d
1)を読み出して格納したエリア1d4から成
る。
FIG. 5 shows the data storage area in the main memory 1a of the host 1. When the event trace start command is output, the date and time data 1a1 (address L) indicated by the internal host timer 1c, and the data stored in the received message from the terminal 3 are shown in FIG. Date and time data 1a included in
2 (address M), and date/time data 1a3 of host timer 1c when receiving data from this terminal.
(address K) and event trace data in RAM 2d of input/output control device 2 (area 2d in Figure 2).
It consists of area 1d4 where 1) is read and stored.

第6図はホスト1の主メモリ1aに格納されて
いるプログラムを示す。イベントトレース開始処
理1a5は、開始時のホストタイマ1cの日付・
時刻を読みとつて第5図のL番地へ格納し(ステ
ツプ500)、開始の指令を出力する(ステツプ
501)。
FIG. 6 shows a program stored in the main memory 1a of the host 1. The event trace start processing 1a5 includes the date and time of the host timer 1c at the time of start.
Read the time and store it at address L in Figure 5 (step 500), and output a start command (step 500).
501).

イベントトレースデータ2d1を主メモリのエ
リア1a4(第5図)へ転送し(ステツプ601)、
ホストのタイマに同期させるか端末の時間に同期
させるかをしらべ(ステツプ602。この選択はオ
ペレータ操作の設定による)、ホスト同期のとき
はエリア104内のカウンタ(i)に第5図L番
地の時刻を加え(ステツプ603)、端末同期のとき
は第5図M番地とK番地の時間の差を求めてL番
地へ格納し(ステツプ604)、その後この値をエリ
ア104のカウンタ(i)に加える(ステツプ
603)。
Transfer the event trace data 2d1 to the main memory area 1a4 (Fig. 5) (step 601),
Check whether to synchronize with the host's timer or the terminal's time (step 602. This selection depends on the operator's settings), and when host synchronization is performed, the counter (i) in area 104 is set at address L in Figure 5. The time is added (step 603), and when the terminal is synchronized, the difference in time between addresses M and K in Figure 5 is calculated and stored in address L (step 604), and then this value is stored in the counter (i) of area 104. Add (step
603).

端末データ受信処理プログラム1a7は、端末
3からの受信データ内の日付・時刻情報を取り出
して第5図M番地へ格納し(ステツプ700)、その
時のホストタイマ1cの日付・時刻を第5図のK
番地へ格納する(ステツプ701)。
The terminal data reception processing program 1a7 extracts the date and time information in the received data from the terminal 3 and stores it at address M in FIG. 5 (step 700), and sets the date and time of the host timer 1c at that time in FIG. K
Store it at the address (step 701).

以上が本発明の実施例の詳細な構成であるが、
これらの全体の動作は次のようである。ホスト1
は、入出力制御装置2内のイベントトレースの場
合は、第6図のイベントトレース指令処理プログ
ラム1a5を実行し、この処理内のイベントトレ
ース開始指令により入出力制御装置内のマイクロ
プロセツサ2aへの割込INT0がオンとする。そ
うすると第3図のホスト指令処理2c2が起動さ
れ、ここでイベントトレーサの開始指示(ステツ
プ202)が出される。なおタイマ割込処理プログ
ラム2c1はシステム立ち上げとともに常時動作
状態にある。一方入出力制御装置2内のイベント
発生処理2c3(第3図)は端末3よりデータ伝
送時に割込INT1により起動され、これによつて
第4図のプログラムが起動されてイベントトレー
スデータが順次エリア2d1へ格納される。その
後ホストのオペレータによる指令をうけた時や異
常発生時にイベントトレースデータ実時間補正プ
ログラム1a6が実行され、ホストタイマの時間
に同期した時間補正がトレースデータに対して行
われる。
The above is the detailed configuration of the embodiment of the present invention,
Their overall operation is as follows. host 1
In the case of event tracing in the input/output control device 2, the event trace command processing program 1a5 shown in FIG. Interrupt INT0 is turned on. Then, the host command processing 2c2 shown in FIG. 3 is activated, and an event tracer start command (step 202) is issued here. Note that the timer interrupt processing program 2c1 is always in operation upon system startup. On the other hand, the event generation processing 2c3 (Fig. 3) in the input/output control device 2 is activated by the interrupt INT1 during data transmission from the terminal 3, thereby starting the program shown in Fig. 4, and sequentially transmitting the event trace data to the area. 2d1. Thereafter, when receiving a command from the host operator or when an abnormality occurs, the event trace data real-time correction program 1a6 is executed, and time correction is performed on the trace data in synchronization with the time of the host timer.

〔発明の効果〕〔Effect of the invention〕

以上の実施例から明らかなように、本発明によ
れば、ホストに接続された入出力制御装置や端末
のイベントの時間的経過をホスト内のタイマに同
期させて検出できるため、計算機システムの異常
動作解析を迅速化でき、また端末との結合試験を
容易に行えるという効果があり、しかもこのため
に入出力制御装置内には簡単なタイマを設ければ
よく、また同期化のために入出力制御装置及びホ
ストのプロセツサに大きな負担がかかることはな
い。
As is clear from the above embodiments, according to the present invention, it is possible to detect the time course of events of input/output control devices and terminals connected to the host in synchronization with the timer in the host, so that abnormalities in the computer system can be detected. It has the effect of speeding up operation analysis and making it easy to perform connection tests with terminals. Moreover, for this purpose, it is only necessary to provide a simple timer in the input/output control device, and for synchronization, input/output There is no significant burden placed on the control device or host processor.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロツク図、
第2図は入出力制御装置内のイベントトレースデ
ータ及びタイマエリアの説明図、第3図は入出力
制御装置プログラムのフローヤート、第4図はイ
ベントトレース機能のフローチヤート、第5図は
ホスト内メモリの説明図、第6図はホストのプロ
グラムのフローチヤートである。 1……ホスト、2……入出力制御装置、3……
端末、1a……ホストメモリ、1c……日付時刻
計数機構、2b……タイマ、2d1……イベント
トレースデータ、2d2……タイマ計数カウン
タ、2c2……ホスト指令処理、2c4……イベ
ントトレース機能、1a5……イベントトレース
指令処理、1a6……イベントトレースデータの
実時間補正処理。
FIG. 1 is a block diagram showing one embodiment of the present invention;
Figure 2 is an explanatory diagram of event trace data and timer area in the input/output control device, Figure 3 is a flowchart of the input/output control unit program, Figure 4 is a flowchart of the event trace function, and Figure 5 is the memory in the host. FIG. 6 is a flowchart of the host program. 1...Host, 2...I/O control device, 3...
Terminal, 1a...Host memory, 1c...Date and time counting mechanism, 2b...Timer, 2d1...Event trace data, 2d2...Timer counting counter, 2c2...Host command processing, 2c4...Event trace function, 1a5 ...Event trace command processing, 1a6...Real-time correction processing of event trace data.

Claims (1)

【特許請求の範囲】 1 ホストコンピユータがイベントトレースの開
始指令を出力した時に内蔵の計時手段の示す時刻
を初期時刻として記憶し、上記開始指令を受けた
入出力制御装置は自装置内のタイマをリセツトし
たのち該タイマのカウントを始めかつイベントト
レース状態へ移行し、更にその状態でイベントが
発生するとそのイベントを示すイベントデータと
該発時点に於る上記タイマのカウント値とを内蔵
メモリのイベントデータエリアへ格納し、オペレ
ータによる指示又は異常検出があつた時にホスト
コンピユータは入出力制御装置内メモリの上記イ
ベントデータエリアの内容を読み取り、該読み取
りデータ内の上記タイマカウント値を該値の示す
時刻と上記開始指令時に記憶した初期時刻との加
算した時刻に置換えてイベントトレースデータと
するようにしたことを特徴とするイベントトレー
スデータ作成方法。 2 入出力制御装置に接続された端末から、該端
末側のタイマで計測されたその時点の送信時刻を
含むデータがホストコンピユータへ送信されて来
た時には、ホストコンピユータは、上記データの
受信時点に於る前記内蔵計時手段の示す時刻と上
記送信時刻との差を算出してこれを前記開始指令
時に記憶した初期時刻に代る初期時刻としたこと
を特徴とする特許請求の範囲第1項のイベントト
レースデータの作成方法。
[Scope of Claims] 1. When the host computer outputs an event trace start command, the time indicated by the built-in clock means is stored as the initial time, and the input/output control device that receives the start command starts the timer in its own device. After resetting, the timer starts counting and moves to the event trace state, and if an event occurs in that state, the event data indicating the event and the count value of the above timer at the time of occurrence are stored as event data in the built-in memory. The host computer reads the contents of the event data area in the memory of the input/output control device when an instruction from the operator or abnormality is detected, and sets the timer count value in the read data to the time indicated by the value. A method for creating event trace data, characterized in that the event trace data is replaced with a time added to the initial time stored at the time of the start command. 2. When data including the current transmission time measured by the timer on the terminal side is transmitted to the host computer from a terminal connected to the input/output control device, the host computer Claim 1, characterized in that the difference between the time indicated by the built-in timer and the transmission time is calculated and used as an initial time in place of the initial time stored at the time of the start command. How to create event trace data.
JP61074287A 1986-04-02 1986-04-02 How to create event trace data Granted JPS62232055A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61074287A JPS62232055A (en) 1986-04-02 1986-04-02 How to create event trace data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61074287A JPS62232055A (en) 1986-04-02 1986-04-02 How to create event trace data

Publications (2)

Publication Number Publication Date
JPS62232055A JPS62232055A (en) 1987-10-12
JPH0442695B2 true JPH0442695B2 (en) 1992-07-14

Family

ID=13542758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61074287A Granted JPS62232055A (en) 1986-04-02 1986-04-02 How to create event trace data

Country Status (1)

Country Link
JP (1) JPS62232055A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0439747A (en) * 1990-06-06 1992-02-10 Mitsubishi Electric Corp Event trace device
US5297277A (en) * 1990-08-31 1994-03-22 International Business Machines Corporation Apparatus for monitoring data transfers of an oemi channel interface
JP4347082B2 (en) 2004-02-23 2009-10-21 日本電気株式会社 Time correction device, time correction method, and time correction program for event trace data
JP6188895B1 (en) * 2016-09-05 2017-08-30 三菱電機株式会社 In-vehicle control program execution time data acquisition method and in-vehicle control device

Also Published As

Publication number Publication date
JPS62232055A (en) 1987-10-12

Similar Documents

Publication Publication Date Title
JPS6226732B2 (en)
JPH0442695B2 (en)
JPS55113199A (en) Diagnostic system for memory unit
JP2583602B2 (en) Debugging device in multiprocessor system
JPS586181B2 (en) Processing method with power failure countermeasures
CN106373361A (en) Wireless collection and transmission device and method
JP2721261B2 (en) Uncollected data collection device
JPS5849899B2 (en) Test method for data processing equipment
JP2838588B2 (en) Process data processing system
JPS63118964A (en) Information processor
JP2973665B2 (en) How to display process volume
JPS6128144A (en) Executing device of tracing
JPS6186809A (en) Detection system for watchdog timer signal of sequence control
JPH03162043A (en) Online scope data recording device
JPS5833631B2 (en) data processing system
JPH054700B2 (en)
JPH0542878B2 (en)
JPH03288205A (en) Programmable controller system
JPS5844391A (en) Device for measuring operation time of control rod
JPH05189277A (en) Program execution time measuring device for programmable controller
JPS5492150A (en) Gathering system for status information
JPH0420204B2 (en)
JPH03282835A (en) Transaction trace information gathering system
JPH0421895B2 (en)
JPH0322853U (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees