JPH0442695B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、計算機システムに於るイベント・ト
レースデータ作成方法に係り、特に計算機システ
ム内の入出力装置の障害解析に有効なイベントト
レースデータ作成方法に関する。

〔従来の技術〕

計算機システムに於ては、装置間の割込みの発
生やプログラム開始等のイベントに対し、その時
の内部の状態や時刻をイベントトレースデータと
して記録しておき、異常時にはこれが読み出され
て動作解析に用いられる。このようなイベントト
レースデータの従来の作成方法としては、特開昭
59−111552、同59−223864等に記載のように、ホ
ストコンピユータ（以下単にホストという）内の
容易に収集できるプログラムの開始、終了や割込
等の制御データをホスト内のタイマで計つた発生
時間とともに記録し、一方ホストに接続されてい
る入出力制御装置のイベントに対しては、その装
置自体のタイマで計つた発生時間とともに独自に
記録していた。

〔発明が解決しようとする問題点〕

上記従来技術では、ホストに接続された入出力
制御装置が高機能なもの、たとえばホストとのイ
ンターフエースとしてDMA制御方式を用いたも
のや、マイコンを搭載したものについては、ホス
トのプログラムの動作や当該入出力制御装置に対
するアクセスのタイミングと上記入出力制御装置
内部の動作や情報伝送のタイミングとの対応づけ
が、独立なタイマによつて計られているために容
易に行えず、このため計算機システム異常時のト
ラブル解析や、入出力制御装置に接続された端末
との結合試験時には多大の労力を必要とし、また
専用の監視ツールを付加する必要があつた。

一方これらの問題点に対処するために、入出力
制御装置内のイベントトレース機能が、ホスト内
のタイマにより与えられる日付や時刻情報を直接
読出してトレースデータを記録する方法や、ホス
トが一定周期で入出力制御装置の状況を問合せる
方法も考えられるが、これらの方法は、ホストや
入出力制御装置が本来実行すべき入出力動作の性
能低下を引き起すことになり、また入出力制御装
置の動作が複雑になる欠点がある。

本発明は、ホストに接続された入出力制御装置
のイベントトレースデータに、ホストのタイマー
に同期した時刻の情報を付加することができ、し
かもそのためにホストや入出力制御装置の性能を
低下させることのないイベントトレースデータ作
成方法を提供することをその目的とする。

〔問題点を解決するための手段〕

上記の目的は、従来と同様にホスト及び入出力
制御装置の各々にタイマを設けて夫々自装置のタ
イマの示す時刻をイベント発生時刻として記録す
るとともに、ホストからの指令によりイベントト
レースを開始するトレース開始手段および内蔵の
タイマをリセツトするリセツト手段を入出力制御
装置に設け、ホストは入出力制御装置に対してト
レースの開始を指令するとそのときの自装置内タ
イマの示す開始時刻を記憶し、その後、入出力制
御装置によつて記録されたイベントトレースデー
タを読み出した時、上記記憶した開始時刻を読み
出した各イベントの発生時刻に加えて、そのイベ
ントの発生時刻とすることによつて達成され、更
に、ホストが入出力制御装置を介して接続された
端末からその端末のタイマで計測された時刻デー
タを含むメツセージを受信した時には、その受信
時点に於る端末の時刻データをホストタイマによ
る時刻との差を求め、これによつて端末のタイマ
計数値を補正することによつて達成される。

〔作用〕

上記トレース開始及びセツト手段により、入出
力制御装置内のタイマはイベントトレース開始時
に０にリセツトされ、その時点のホストタイマの
時刻が後にトレースデータに加算されるから、入
出力制御装置タイマはトレース開始時点にホスト
タイマに同期化され、入出力制御装置内のイベン
ト発生時刻もホストタイマのタイミングでほぼ正
確に計測でき、このためのプロセツサの余分な負
担は生じない。更に端末からの時刻データメツセ
ージ受信の場合は、その受信時点の時間誤差で端
末側タイマのタイミングが同期させられるため、
結合試験が容易に行える。

〔実施例〕

以下、本発明の一実施例を第１図により説明す
る。本図において、ホスト１を入出力制御装置２
はインターフエース２ｅを経由して接続され、ラ
ンダムアクセスメモリ（RAM）２ｄ内の情報や
制御指令が転送される。またインターフエース２
ｆを介して端末３が接続されており、この端末と
の間でもデータ転送が行われる。ホスト１は、プ
ログラムやデータが格納される主メモリ１ａ、プ
ログラムを実行するプロセツサ１ｂ、およびプロ
セツサから読み出し可能な日付時刻の計数機構１
ｃから構成される。入出力制御装置２は、ホスト
１からの入出力指令を解読してマイクロプロセツ
サ２ａに割込信号INT0を出力し、かつホスト１
とのデータを転送するインターフエース２ｅ、ラ
ンダムアクセスメモリ２ｄ、プログラムを格納す
るメモリ（ROM）２ｃ、このプログラムを実行
するマイクロプロセツサ２ａ、1ms周期の割込信
号INT2を発生するタイマ２ｄ、および端末３と
のインターフエース２ｆから構成されている。イ
ンターフエース２ｆは端末とのデータ送受信完了
毎にマイクロプロセツサ２ａに対して割込信号
INT1を出力する。

第２図はランダムアクセスメモリ２ｄ内のイベ
ントトレースデータ格納エリア２ｄ１の構成を示
す。同エリア中のCase No.はＡ＋２番地以降順
順に格納されたイベントトレースデータの個数
（ケース数）を示し、データ（ｉ）とカウンタ
（ｉ）のペアで１ケースと表示する。Ａ＋１番地
のアドレスポインタは、図の点線で示したところ
の、次にトレースデータを格納すべきアドレスを
示す。エリア２ｄ２は、タイマ２ｂの計数値がＢ
＋０番地に格納されており、Ｂ＋１番地にはイベ
ントデータが格納されており、Ｂ＋２番地にはホ
ストからトレース開始指令が出されたことを示す
フラグが格納されており、後述するイベントトレ
ース機能によりこのカウンタ（ｉ）とデータ
（ｉ）が１ケースとしてイベント発生時にエリア
２ｄ１のアドレスポインタの指示アドレスへ格納
される。

第３図及び第４図はROM２ｃに格納されてい
るイベントトレースのためのプログラムである。
第３図において、タイマ割込処理プログラム２ｃ
１は、1ms周期のタイマ２ｂからの割込INT2に
より起動され、第２図Ｂ＋０番地のカウンタ値を
＋１更新する。

ホスト指令処理プログラム２ｃ２は、ホストか
らの割込INT0によつて起動され、この割込みが
トレース指令であれば（ステツプ200）第２図エ
リア２ｄ２のＢ＋０番地を０にリセツトし（ステ
ツプ201、これが入出力制御装置のタイマのリセ
ツトに相当する）、イベントトレース機能に対し
てトレース開始指示を行い（ステツプ202）、更に
エリア２ｄ１のCase No.を０にリセツトする。
一方割込INT0が入出力制御指令であつた時はホ
ストの主メモリ１ａとRAM２ｄとのデータ転送
の制御を行う（ステツプ204）。

イベント発生処理プログラム２ｃ３は、端末３
とのデータ送受信が行われるときに、インターフ
エース２ｆからの割込INT1により起動され、イ
ベントトレース機能（サブルーチン）を動作させ
るものである。

第４図のイベントトレース機能２ｃ４は、イベ
ント発生処理２ｃ３によつて起動され、ホストか
らのトレース開始指令によりトレース開始フラグ
がホスト指令処理２ｃ２のステツプでオンとされ
ておれば（ステツプ400）、第２図エリア２ｄ１の
Case No.をしらべる（ステツプ401）。これが最
大でなければCase No.を＋１し（ステツプ402）、
エリア２ｄ１のアドレスポインタの指す番地へＢ
＋０番地のタイマカウント値を格納し（ステツプ
403）、その次の番地へＢ＋１番地のデータを格納
し（ステツプ404）、アドレスポインタを＋２し
（ステツプ405）、アドレスポインタがその最大値
Ａ＋Ｎになつていなければ（ステツプ406）処理
を終り、最大値になつていればアドレスポインタ
の値をＡ＋２番地として次のイベントトレースに
備える（ステツプ407）。

第５図はホスト１の主メモリ１ａ内のデータ格
納エリアを示したもので、イベントトレース開始
指令出力時にホスト内タイマ１ｃの示す日付・時
刻データ１ａ１（Ｌ番地）、端末３からの受信メ
ツセージ内に含まれていた日付・時刻データ１ａ
２（Ｍ番地）、及びこの端末からのデータ受信時
のホストタイマ１ｃの日付・時刻データ１ａ３
（Ｋ番地）と、入出力制御装置２のRAM２ｄ内
のイベントトレースデータ（第２図エリア２ｄ
１）を読み出して格納したエリア１ｄ４から成
る。

第６図はホスト１の主メモリ１ａに格納されて
いるプログラムを示す。イベントトレース開始処
理１ａ５は、開始時のホストタイマ１ｃの日付・
時刻を読みとつて第５図のＬ番地へ格納し（ステ
ツプ500）、開始の指令を出力する（ステツプ
501）。

イベントトレースデータ２ｄ１を主メモリのエ
リア１ａ４（第５図）へ転送し（ステツプ601）、
ホストのタイマに同期させるか端末の時間に同期
させるかをしらべ（ステツプ602。この選択はオ
ペレータ操作の設定による）、ホスト同期のとき
はエリア１０４内のカウンタ（ｉ）に第５図Ｌ番
地の時刻を加え（ステツプ603）、端末同期のとき
は第５図Ｍ番地とＫ番地の時間の差を求めてＬ番
地へ格納し（ステツプ604）、その後この値をエリ
ア１０４のカウンタ（ｉ）に加える（ステツプ
603）。

端末データ受信処理プログラム１ａ７は、端末
３からの受信データ内の日付・時刻情報を取り出
して第５図Ｍ番地へ格納し（ステツプ700）、その
時のホストタイマ１ｃの日付・時刻を第５図のＫ
番地へ格納する（ステツプ701）。

以上が本発明の実施例の詳細な構成であるが、
これらの全体の動作は次のようである。ホスト１
は、入出力制御装置２内のイベントトレースの場
合は、第６図のイベントトレース指令処理プログ
ラム１ａ５を実行し、この処理内のイベントトレ
ース開始指令により入出力制御装置内のマイクロ
プロセツサ２ａへの割込INT0がオンとする。そ
うすると第３図のホスト指令処理２ｃ２が起動さ
れ、ここでイベントトレーサの開始指示（ステツ
プ202）が出される。なおタイマ割込処理プログ
ラム２ｃ１はシステム立ち上げとともに常時動作
状態にある。一方入出力制御装置２内のイベント
発生処理２ｃ３（第３図）は端末３よりデータ伝
送時に割込INT1により起動され、これによつて
第４図のプログラムが起動されてイベントトレー
スデータが順次エリア２ｄ１へ格納される。その
後ホストのオペレータによる指令をうけた時や異
常発生時にイベントトレースデータ実時間補正プ
ログラム１ａ６が実行され、ホストタイマの時間
に同期した時間補正がトレースデータに対して行
われる。

〔発明の効果〕

以上の実施例から明らかなように、本発明によ
れば、ホストに接続された入出力制御装置や端末
のイベントの時間的経過をホスト内のタイマに同
期させて検出できるため、計算機システムの異常
動作解析を迅速化でき、また端末との結合試験を
容易に行えるという効果があり、しかもこのため
に入出力制御装置内には簡単なタイマを設ければ
よく、また同期化のために入出力制御装置及びホ
ストのプロセツサに大きな負担がかかることはな
い。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図は入出力制御装置内のイベントトレースデ
ータ及びタイマエリアの説明図、第３図は入出力
制御装置プログラムのフローヤート、第４図はイ
ベントトレース機能のフローチヤート、第５図は
ホスト内メモリの説明図、第６図はホストのプロ
グラムのフローチヤートである。 １……ホスト、２……入出力制御装置、３……
端末、１ａ……ホストメモリ、１ｃ……日付時刻
計数機構、２ｂ……タイマ、２ｄ１……イベント
トレースデータ、２ｄ２……タイマ計数カウン
タ、２ｃ２……ホスト指令処理、２ｃ４……イベ
ントトレース機能、１ａ５……イベントトレース
指令処理、１ａ６……イベントトレースデータの
実時間補正処理。

Claims (1)

1. 【特許請求の範囲】 １ ホストコンピユータがイベントトレースの開
   始指令を出力した時に内蔵の計時手段の示す時刻
   を初期時刻として記憶し、上記開始指令を受けた
   入出力制御装置は自装置内のタイマをリセツトし
   たのち該タイマのカウントを始めかつイベントト
   レース状態へ移行し、更にその状態でイベントが
   発生するとそのイベントを示すイベントデータと
   該発時点に於る上記タイマのカウント値とを内蔵
   メモリのイベントデータエリアへ格納し、オペレ
   ータによる指示又は異常検出があつた時にホスト
   コンピユータは入出力制御装置内メモリの上記イ
   ベントデータエリアの内容を読み取り、該読み取
   りデータ内の上記タイマカウント値を該値の示す
   時刻と上記開始指令時に記憶した初期時刻との加
   算した時刻に置換えてイベントトレースデータと
   するようにしたことを特徴とするイベントトレー
   スデータ作成方法。 ２ 入出力制御装置に接続された端末から、該端
   末側のタイマで計測されたその時点の送信時刻を
   含むデータがホストコンピユータへ送信されて来
   た時には、ホストコンピユータは、上記データの
   受信時点に於る前記内蔵計時手段の示す時刻と上
   記送信時刻との差を算出してこれを前記開始指令
   時に記憶した初期時刻に代る初期時刻としたこと
   を特徴とする特許請求の範囲第１項のイベントト
   レースデータの作成方法。