JPH0442780A - Pwm controller - Google Patents
Pwm controllerInfo
- Publication number
- JPH0442780A JPH0442780A JP2147882A JP14788290A JPH0442780A JP H0442780 A JPH0442780 A JP H0442780A JP 2147882 A JP2147882 A JP 2147882A JP 14788290 A JP14788290 A JP 14788290A JP H0442780 A JPH0442780 A JP H0442780A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- pwm
- wave signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
この発明は、系統連系用の自励変換器をオン、オフ制御
するPWM制御装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a PWM control device that controls on/off a self-exciting converter for grid connection.
(従来の技術)
この種のPWM制御装置は、第3図に示したように、P
WM基準波信号としての正弦波と、PWM搬送波信号と
しての三角波とを比較し、PWM基準波信号レベルがP
WM搬送波信号レベルより大きくなる期間にrHJ レ
ベルとなり、それ以外の期間にrLJレヘルとなる疑似
正弦波信号を生成し、この疑似正弦波信号のレベルに対
応して自励変換器をオン、オフ制御している。(Prior art) This type of PWM control device has a PWM control device as shown in FIG.
A sine wave as a WM reference wave signal and a triangular wave as a PWM carrier signal are compared, and the PWM reference wave signal level is P
Generates a pseudo sine wave signal that reaches the rHJ level during a period when it is higher than the WM carrier signal level and reaches the rLJ level during other periods, and controls the self-excited converter on and off in response to the level of this pseudo sine wave signal. are doing.
この場合、PWM基準波信号の零クロス点と、PWM搬
送波信号の零クロス点とを一致させることにより疑似正
弦波信号の正側の波形と、負側の波形とが一致し、かつ
、電気角の180度区間で見た波形の左右対称性も確保
される。In this case, by matching the zero-crossing point of the PWM reference wave signal and the zero-crossing point of the PWM carrier signal, the positive side waveform and negative side waveform of the pseudo sine wave signal match, and the electrical angle The left-right symmetry of the waveform seen in the 180-degree interval is also ensured.
このように、PWM基準波信号の位相の変化に応じてP
WM搬送波信号の位相をずらす制御方法を同期式PWM
と称する。同期式PWMを実現するために、従来は系統
に供給する有効電力P1無効電力Qおよび系統電圧vs
dとに基づいて変換器出力電圧と系統電圧との位相差φ
を検出し、この位相差φだけPWM搬送波信号の位相を
ずらす方法がある。In this way, P
Synchronous PWM is a control method that shifts the phase of the WM carrier signal.
It is called. In order to realize synchronous PWM, conventionally, the active power P1 to be supplied to the grid, the reactive power Q, and the grid voltage vs.
d and the phase difference φ between the converter output voltage and the grid voltage
There is a method of detecting the phase difference φ and shifting the phase of the PWM carrier signal by this phase difference φ.
・すなわち、系統電圧を■sd、連系する系統に供給す
る有効電力をP1無効電力をQ1連系リアクタンスをX
1変換器駆動電圧をV。とすると、有効電力Pおよび無
効電力Qは次式で表される。・In other words, the grid voltage is ■sd, the active power supplied to the interconnected grid is P1, the reactive power is Q1, the grid interconnection reactance is
1 converter drive voltage to V. Then, active power P and reactive power Q are expressed by the following equations.
この(1) 、 (2)式よりφを次式で求める。From equations (1) and (2), φ is calculated using the following equation.
ただし
voxvsdXcO8φ
このφの値によりPWM基準波とPWM搬送波の位相を
ずらすものである。なお、(4)式によってPWM基準
波の変調率が求められる。However, voxvsdXcO8φ The value of φ shifts the phase of the PWM reference wave and the PWM carrier wave. Note that the modulation rate of the PWM reference wave is determined by equation (4).
(発明が解決しようとする課題)
上述した同期式PWMは(3)式に従って、逆正接の値
で変換器出力電圧と系統電圧との位相差φを求めている
。しかし、この手法では容量の比較的大きいテーブルを
用いなければ、演算精度および演算速度が上がらないと
いう問題があった。(Problem to be Solved by the Invention) The above-mentioned synchronous PWM calculates the phase difference φ between the converter output voltage and the grid voltage using the arctangent value according to equation (3). However, this method has a problem in that calculation accuracy and speed cannot be improved unless a table with a relatively large capacity is used.
また、PWM搬送波の位相をずらすことは一般的には難
しく、このためにPWM搬送波をPWM基準波に位相合
わせしないこともあるがそうすると、無効電力制御や、
交直変換動作において系統に悪影響を及はす高調波を発
生するという問題があった。In addition, it is generally difficult to shift the phase of the PWM carrier wave, and for this reason, the phase of the PWM carrier wave may not be aligned with the PWM reference wave, but if this is done, reactive power control,
There is a problem in that AC/DC conversion operations generate harmonics that adversely affect the grid.
この発明は上記の問題点を解決するためになされたもの
で、PWM基準波とPWM搬送波の位相を恒常的に合わ
せることができ、これによって、変換器電力の高調波の
発生量を抑制することのできるPWM制御装置を得るこ
とを目的とする。This invention was made to solve the above problems, and it is possible to constantly match the phases of the PWM reference wave and the PWM carrier wave, thereby suppressing the amount of harmonics generated in the converter power. The purpose of the present invention is to obtain a PWM control device that can perform the following functions.
(課題を解決するための手段)
この発明は、PWM基準波信号とPWM搬送波信号とを
比較して疑似正弦波信号を生成し、この疑似正弦波信号
によって系統連系用の変換器をオン、オフ制御するPW
M制御装置において、検出された系統電圧および前記変
換器の出力電流と設定された前記変換器の有効電力出力
基準および無効電力出力基準とに基づいて前記PWM基
準波信号を生成する基準波信号生成手段と、前記系統の
電圧に同期した位相信号を発生する同期信号生成手段と
、前記位相信号を入力し、前記PWM基準波信号に同期
するように補正すると共に、補正された位相信号と零ク
ロス点が一致するPWM搬送波信号を生成する搬送波信
号生成手段とを備えたものである。(Means for Solving the Problem) This invention generates a pseudo sine wave signal by comparing a PWM reference wave signal and a PWM carrier wave signal, and turns on a converter for grid connection by this pseudo sine wave signal. PW to control off
In the M control device, generating a reference wave signal for generating the PWM reference wave signal based on the detected system voltage, the output current of the converter, and the set active power output standard and reactive power output standard of the converter. a synchronizing signal generating means for generating a phase signal synchronized with the voltage of the system, inputting the phase signal, correcting it so as to be synchronized with the PWM reference wave signal, and generating a zero cross with the corrected phase signal. and carrier wave signal generation means for generating a PWM carrier wave signal with matching points.
(作 用)
この発明においては、系統電圧、変換器の出力電流、有
効電力出力基準および無効電力出力基準とに基づいてP
WM基準波信号を生成する一方、系統の電圧に同期した
位相信号を発生させ、PWM基準波信号に同期するよう
にこの位相信号を補正した信号を作り、補正した位相信
号と零クロス点が一致するPWM搬送波信号を生成する
ようにしたので、PWM基準波とPWM搬送波の位相を
恒常的に合わせることができ、これによって、変換器電
力の高調波の発生量を抑制することができる。(Function) In this invention, P is calculated based on the system voltage, the output current of the converter, the active power output standard, and the reactive power output standard.
While generating the WM reference wave signal, a phase signal synchronized with the grid voltage is generated, and a signal is created by correcting this phase signal so that it is synchronized with the PWM reference wave signal, and the zero cross point matches the corrected phase signal. Since the PWM carrier wave signal is generated, the phases of the PWM reference wave and the PWM carrier wave can be constantly matched, and thereby the amount of harmonics generated in the converter power can be suppressed.
(実施例)
第1図はこの発明の一実施例の構成を示すブロック図で
ある。同図において、自励変換器41の交流端が出カド
ランス42の一次側に接続され、この出カドランス42
の二次側が遮断器4Bを介して交流系統50に接続され
ている。また、自励変換器41の直流端が直流系統51
に接続されている。このように連系された出カドランス
42および遮断器46との間に、計器用変流器44およ
び計器用変圧器45が設けられ、これらの出力信号に基
づいて有効電力検出回路22が有効電力Pdを、無効電
力検出回路23が無効電力Q、をそれぞれ検出している
。また、計器用変流器44の出力に基づいて出力電流検
出回路24が自励変換器41の出力電流’sdを検出し
、計器用変圧器45の出力に基づいて系統電圧検出回路
25が交流系統電圧VSd+検出している。(Embodiment) FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, the AC end of the self-excited converter 41 is connected to the primary side of the output transformer 42.
The secondary side of is connected to an AC system 50 via a circuit breaker 4B. Further, the DC end of the self-excited converter 41 is connected to the DC system 51.
It is connected to the. An instrument current transformer 44 and an instrument transformer 45 are provided between the output transformer 42 and the circuit breaker 46 which are interconnected in this way, and the active power detection circuit 22 detects the active power based on these output signals. The reactive power detection circuit 23 detects reactive power Pd and reactive power Q, respectively. Furthermore, the output current detection circuit 24 detects the output current 'sd of the self-exciting converter 41 based on the output of the instrument current transformer 44, and the system voltage detection circuit 25 detects the AC current based on the output of the instrument transformer 45. System voltage VSd+ is being detected.
一方、計器用変圧器45の出力信号は3相/2相変換回
路10に加えられる。3相/2相変換回路10は3相の
系統電圧を2相の信号に変換して位相差検出回路11の
一方入力として加えている。この位相差検出回路11の
他方入力としては、帰還信号発生回路】6から読み出さ
れ、D/A変換器17でアナログ量に変換された2相位
号が加えられる。この位相差検出回路11の出力は、ル
ープフィルタ12を介して、ディジタル電圧制御発振器
13に加えられ、このディジタル電圧制御発振器13か
ら位相差検出回路11の出力に対応した周波数のパルス
が出力される。そして、ディジタル電圧制御発振器13
の出力パルスは位相カウンタ14で計数され、この位相
カウンタ14からディジタルの位相信号θが出力される
。この位相カウンタ14の出力回路にはカウンタリセッ
ト回路15が接続されている。そして、位相カウンタ1
4の計数値が交流の1周期に相当する値に到達してオー
バーフローすると、カウンタリセット回路15はこれを
検出して位相カウンタ14をクリアする。なお、帰還信
号発生回路16は位相信号θの変化に応じた2相データ
が読出されるテーブルを備えている。On the other hand, the output signal of the potential transformer 45 is applied to the three-phase/two-phase conversion circuit 10. The three-phase/two-phase conversion circuit 10 converts the three-phase system voltage into a two-phase signal and applies the signal as one input to the phase difference detection circuit 11 . As the other input of the phase difference detection circuit 11, two phase signals read from the feedback signal generation circuit 6 and converted into analog quantities by the D/A converter 17 are added. The output of this phase difference detection circuit 11 is applied to a digital voltage controlled oscillator 13 via a loop filter 12, and a pulse having a frequency corresponding to the output of the phase difference detection circuit 11 is outputted from this digital voltage controlled oscillator 13. . And digital voltage controlled oscillator 13
The output pulses are counted by a phase counter 14, which outputs a digital phase signal θ. A counter reset circuit 15 is connected to the output circuit of this phase counter 14. And phase counter 1
When the count value of 4 reaches a value corresponding to one cycle of AC and overflows, the counter reset circuit 15 detects this and clears the phase counter 14. Note that the feedback signal generation circuit 16 includes a table from which two-phase data is read out according to changes in the phase signal θ.
ここに述べた3相/2相変換回路10、位相差検出回路
11.ループフィルタ】2、ディジタル電圧制御発振器
13、位相カウンタ14、カウンタリセット回路15、
帰還信号発生回路16およびD/A変換器17が本発明
の同期信号生成手段に対応する商用同期回路を構成して
いる。The three-phase/two-phase conversion circuit 10 and the phase difference detection circuit 11 described here. loop filter] 2, digital voltage controlled oscillator 13, phase counter 14, counter reset circuit 15,
The feedback signal generation circuit 16 and the D/A converter 17 constitute a commercial synchronization circuit corresponding to the synchronization signal generation means of the present invention.
また、位相信号θを読み込むためにバッファ18が設け
られ、このバッファ18に一次記憶された位相信号θが
高速演算回路26に取込まれる。高速演算回路26には
図示省略の設定器で設定された有効電力出力基準P5無
効電力出力基準Q、有効電力検出回路22で検出された
有効電力出力値” sd’無効電力検出回路23で検出
された無効電力出力値Qsd、出力電流検出回路24で
検出された変換器出力電流工Sd、および、系統電圧検
出回路25で検出された系統電圧Vsdが、それぞれA
/D変換器27を介して取込まれる。Further, a buffer 18 is provided to read the phase signal θ, and the phase signal θ temporarily stored in the buffer 18 is taken into the high-speed arithmetic circuit 26. The high-speed arithmetic circuit 26 includes an active power output standard P5 set by a setting device (not shown), a reactive power output standard Q, and an active power output value "sd' detected by the active power detection circuit 22". The reactive power output value Qsd detected by the output current detection circuit 24, the converter output current Sd detected by the output current detection circuit 24, and the grid voltage Vsd detected by the grid voltage detection circuit 25 are each A
/D converter 27.
この高速演算回路26は第2図にその詳細を示すように
、減算手段61A 、 61B 、電力/電流基準変換
手段62.3相/2相変換手段63、d/q軸変換手段
64、正弦波信号発生手段65、減算手段66A。As shown in detail in FIG. 2, this high-speed arithmetic circuit 26 includes subtraction means 61A, 61B, power/current reference conversion means 62, 3-phase/2-phase conversion means 63, d/q axis conversion means 64, and sine wave conversion means 61A, 61B. Signal generation means 65, subtraction means 66A.
66B、電流/電圧変換手段67.2相交流変換手段6
8.2相/3相変換手段69によって構成されている。66B, current/voltage conversion means 67. 2-phase AC conversion means 6
8. Consists of 2-phase/3-phase conversion means 69.
ここに述べた、バッファ18、高速演算回路26および
A/D変換器27が本発明の基準波信号生成手段を構成
している。The buffer 18, high-speed arithmetic circuit 26, and A/D converter 27 described here constitute the reference wave signal generating means of the present invention.
一方、高速演算回路26から出力されるPWM基準波信
号はPWM制御回路40に入力され、ここでPWM搬送
波信号と比較される。このとき、PWM基準波信号は正
弦波発生回路30によって3相/2相変換され、さらに
、D/A変換器31てアナログ信号に変換された後、位
相差検出口路32の一方入力として加えられる。なお、
位相差検出回路32の出力は、ループフィルタ33を介
して、A7′D変換器34てディジタル信号に変換され
、このディジタルデータが高速演算回路26に入力され
る。On the other hand, the PWM reference wave signal output from the high-speed arithmetic circuit 26 is input to the PWM control circuit 40, where it is compared with the PWM carrier wave signal. At this time, the PWM reference wave signal is converted into 3-phase/2-phase by the sine wave generation circuit 30, and further converted into an analog signal by the D/A converter 31, and then added as one input of the phase difference detection port 32. It will be done. In addition,
The output of the phase difference detection circuit 32 is passed through a loop filter 33 and converted into a digital signal by an A7'D converter 34, and this digital data is input to a high-speed arithmetic circuit 26.
そして、高速演算回路26は変換されたディジタルデー
タを位相設定回路35にセットする。加算器3Bがこの
Δθを前述の位相信号θに加算して位相基準θ1を出力
する。正弦波発生回路37はこの位相基準θ1に基づき
、前述の帰還信号発生回路16と同様に、2相の正弦波
信号を生成し、D/A変換器38を介して、位相差検出
回路32の他方入力として加える。また、PWM搬送波
生成回路39は位相基準θ1に基づき、PWM搬送波信
号を生成してPWM制御回路40に加える。Then, the high-speed calculation circuit 26 sets the converted digital data in the phase setting circuit 35. Adder 3B adds this Δθ to the aforementioned phase signal θ and outputs a phase reference θ1. Based on this phase reference θ1, the sine wave generation circuit 37 generates a two-phase sine wave signal, similar to the feedback signal generation circuit 16 described above, and outputs it to the phase difference detection circuit 32 via the D/A converter 38. Add it as the other input. Further, the PWM carrier wave generation circuit 39 generates a PWM carrier wave signal based on the phase reference θ1 and applies it to the PWM control circuit 40.
これらの要素、すなわち、正弦波発生回路30、D/A
変換器31、位相差検出回路32、ループフィルタ33
、A/D変換器34、位相設定回路35、加算器3B、
正弦波発生回路37、D/A変換器38およびPWM搬
送波生成回路39が本発明の搬送波信号生成手段を構成
している。These elements, namely the sine wave generation circuit 30, the D/A
Converter 31, phase difference detection circuit 32, loop filter 33
, A/D converter 34, phase setting circuit 35, adder 3B,
The sine wave generation circuit 37, the D/A converter 38, and the PWM carrier generation circuit 39 constitute carrier wave signal generation means of the present invention.
上記の如く構成された本実施例の動作を以下に説明する
。The operation of this embodiment configured as described above will be explained below.
先ず、PWM制御回路40が疑似正弦波信号を生成し、
自励変換器41を構成するスイッチング素子をオン、オ
フ制御する。これにより、直流系統51から有効電電力
および無効電力が交流系統50に供給される。有効電力
検出回路22はこの有効電力出力値Pdを、無効電力検
出回路23は無効電力出力値P をそれぞれ検出する。First, the PWM control circuit 40 generates a pseudo sine wave signal,
The switching elements constituting the self-excited converter 41 are controlled to be turned on or off. As a result, active electric power and reactive power are supplied from the DC system 51 to the AC system 50. The active power detection circuit 22 detects this active power output value Pd, and the reactive power detection circuit 23 detects the reactive power output value P.sub.2.
また、出力電流検出回路24はこのときの変換器出力電
流■sdを、系統電圧検出回路25はこのときの系統電
圧v8dをそれぞれ検出する。Further, the output current detection circuit 24 detects the converter output current ■sd at this time, and the system voltage detection circuit 25 detects the system voltage v8d at this time.
次に、3相/2相変換回路10は3相電圧信号5100
を2相の電圧信号、すなわち、5in(ωを十φ)と、
cos (ωを十φ)を発生して位相差検出回路Hに加
える。一方、帰還信号発生回路16が5in(ωt+θ
)と、cos (ωt+θ)の帰還信号5103を発生
し、D/A変換器17を介して、位相差検出回路11に
加える。位相差検出回路11はこれらの信号に基づいて
次の演算を行い、2相変換信号と帰還信号との位相差を
求める。Next, the three-phase/two-phase conversion circuit 10 receives the three-phase voltage signal 5100.
is a two-phase voltage signal, that is, 5 inches (ω is 10φ),
cos (ω = 10φ) is generated and applied to the phase difference detection circuit H. On the other hand, the feedback signal generation circuit 16 is 5 inches (ωt+θ
) and a feedback signal 5103 of cos (ωt+θ) are generated and applied to the phase difference detection circuit 11 via the D/A converter 17. The phase difference detection circuit 11 performs the following calculations based on these signals to determine the phase difference between the two-phase converted signal and the feedback signal.
5in(ωt+φ)・C05(ωを十〇)cos(ωt
+φ) −5in(ωを十〇)−5in(φ−θ)
・・・(5)続いて、この位相差
信号5in(φ−θ)中の高調波成分がループフィルタ
12によって除去され、ディジタル電圧制御発振器13
に加えられる。このディジタル電圧制御発振器1Bは帰
還作用により、位相差信号5in(φ−θ)を零にする
ようなパルス信号8104を発生する。このパルス信号
5104は位相カウンタI4によって計数される。この
場合、位相カウンタ14の計数量が規定値、すなわち、
交流の1周期に相当する値に到達すると、オーバーフロ
ーするようになっており、このとき、カウンタリセット
回路】5がクリア信号810Bを生成し、位相カウンタ
14に加える。5in (ωt + φ)・C05 (ω is 10) cos (ωt
+φ) -5in (ω is 10) -5in (φ-θ)
(5) Subsequently, the harmonic components in this phase difference signal 5 inches (φ-θ) are removed by the loop filter 12, and the digital voltage controlled oscillator 13
added to. This digital voltage controlled oscillator 1B generates a pulse signal 8104 that makes the phase difference signal 5in (φ-θ) zero by a feedback effect. This pulse signal 5104 is counted by phase counter I4. In this case, the count amount of the phase counter 14 is the specified value, that is,
When a value corresponding to one cycle of alternating current is reached, an overflow occurs, and at this time, the counter reset circuit 5 generates a clear signal 810B and adds it to the phase counter 14.
なお、位相カウンタ14の計数量と帰還信号発生回路1
6の出力信号位相とは連動しており、位相カウンタI4
をクリアしたタイミングてsinθ−0゜eOsθ=1
となるようにテーブルが設定されている。Note that the count amount of the phase counter 14 and the feedback signal generation circuit 1
The phase counter I4 is interlocked with the output signal phase of I4.
The timing of clearing is sinθ-0゜eOsθ=1
The table is set up so that
この結果、位相カウンター4から系統電圧に同期したデ
ィジタルの位相信号θが出力される。As a result, the phase counter 4 outputs a digital phase signal θ synchronized with the grid voltage.
次に、高速演算回路26は上記の有効電力検出回路22
、無効電力検出回路23、出力電流検出回路24、系統
電圧検出回路25の各出力と、図示省略の電力基準設定
器の出力とを、A/D変換器27を介して、入力すると
共に、バッファ18を介して、位相信号θを入力し、周
知の回転座標軸上のci−q制御法を用いて3相のPW
M基準信号5iloを生成する。Next, the high-speed calculation circuit 26 is connected to the active power detection circuit 22 described above.
, the outputs of the reactive power detection circuit 23, the output current detection circuit 24, the grid voltage detection circuit 25, and the output of a power standard setter (not shown) are inputted via the A/D converter 27, and the buffer 18, the phase signal θ is input, and the three-phase PW is controlled using the well-known ci-q control method on the rotating coordinate axis.
Generate M reference signal 5ilo.
この場合、第2図に示すように、減算手段61Aによっ
て有効電力出力基準Pから有効電力出力値P を減算し
て有効電力基準値P*を求め、同様に無効電力出力基準
Qから無効電力出力値Q、を減算して無効電力基準値Q
*を求める。電力/電流基準変換手段62はこの有効電
力基準値P*、無効電力基準値Q*と、系統電圧検出検
出値V をd
入力し、次式の演算により変換器電流基準I 。In this case, as shown in FIG. 2, the active power output value P is subtracted from the active power output reference P by the subtraction means 61A to obtain the active power reference value P*, and the reactive power output is similarly obtained from the reactive power output reference Q. The reactive power reference value Q is obtained by subtracting the value Q.
Find *. The power/current reference conversion means 62 inputs the active power reference value P*, the reactive power reference value Q*, and the grid voltage detection detection value V, and calculates the converter current reference I by calculating the following equation.
一方、3相/2相変換手段63は変換器出力電流ISd
を入力し、これを2相位号に変換して出力する。d/q
軸変換手段64は、正弦波信号発生手段65によって生
成された回転座標信号のsin成分、eOs成分に基づ
き、2相位号を静止座標軸上から系統周波数と共に回転
するd−q軸上の値に変換しフィードバック信号として
加える。減算手段86A 、 66Bは変換器電流基準
I1.Idと、このフィードバック信号との偏差を取り
出して電流/電圧変換手段67に加える。電流/電圧変
換手段67はこの偏差分を電圧信号V9.Vdに変換す
る。On the other hand, the three-phase/two-phase conversion means 63 converter output current ISd
is input, converted into a two-phase signal, and output. d/q
The axis conversion means 64 converts the two-phase phase from the stationary coordinate axis to a value on the d-q axis rotating with the system frequency based on the sine component and eOs component of the rotating coordinate signal generated by the sine wave signal generation means 65. and add it as a feedback signal. The subtraction means 86A, 66B are connected to the converter current reference I1. The deviation between Id and this feedback signal is taken out and added to the current/voltage conversion means 67. The current/voltage conversion means 67 converts this deviation into a voltage signal V9. Convert to Vd.
2相交流変換手段68は、正弦波信号発生手段65の回
転座標信号に基づき、電圧信号■1.■、を静止座標軸
上の交流信号のsin成分およびeO9成分を出力する
。2相/3相変換手段69はこのsin成分およびCO
S成分からPWM基準波信号5110を出力する。The two-phase AC conversion means 68 converts the voltage signal (1) based on the rotational coordinate signal of the sine wave signal generation means 65. (2) Outputs the sine component and eO9 component of the AC signal on the stationary coordinate axis. The two-phase/three-phase conversion means 69 converts this sine component and CO
A PWM reference wave signal 5110 is output from the S component.
次に、このPWM基準波信号5110の位相に、PWM
搬送波生成回路39が出力するPWM搬送信号の位相を
合わせるために、ここでは、PLLループを用いて追従
させる。ここで、(1) 、 (2) 、 (3)式で
示した如く、系統に有効電力および無効電力を供給する
連系制御にあっては、有効電力および無効電力は系統電
圧に対して所定の位相ずれを伴ったベクトル量、すなわ
ち、sin成分、COS成分を持った量として与えられ
る。Next, the phase of this PWM reference wave signal 5110 is
In order to match the phase of the PWM carrier signal output by the carrier wave generation circuit 39, a PLL loop is used here for tracking. Here, as shown in equations (1), (2), and (3), in grid interconnection control that supplies active power and reactive power to the grid, the active power and reactive power are set to a predetermined value with respect to the grid voltage. It is given as a vector quantity with a phase shift, that is, a quantity having a sine component and a COS component.
このベクトル量にPWM搬送波(ベクトル量)を一致さ
せるのであるから、位相カウンタ14の位相信号に基づ
いてPWM搬送波用のsin成分、COS成分を生成さ
せ、2ベクトルの内積が0になるように制御をする。Since the PWM carrier wave (vector amount) is made to match this vector amount, the sine component and COS component for the PWM carrier wave are generated based on the phase signal of the phase counter 14, and control is performed so that the inner product of the two vectors becomes 0. do.
そのため、正弦波発生回路30が基準波信号5110を
入力し、この基準波信号5110を生成する過程て得ら
れたと同様の2相交流、すなわち、sin成分およびC
OS成分を出力する。D/A変換器31はこれをアナロ
グ量に変換して位相差検出回路32に与える。一方、加
算器36が位相カウンタ14から出力される位相信号と
、位相設定回路35て設定される位相差信号Δθとを加
算して、位相基準θ1を出力する。正弦波発生回路37
はこの位相基準θ1を用いてsin成分およびeO9成
分を生成出力する。Therefore, the sine wave generation circuit 30 inputs the reference wave signal 5110 and generates a two-phase alternating current similar to that obtained in the process of generating this reference wave signal 5110, that is, a sine component and a C
Output OS components. The D/A converter 31 converts this into an analog quantity and supplies it to the phase difference detection circuit 32. On the other hand, an adder 36 adds the phase signal output from the phase counter 14 and the phase difference signal Δθ set by the phase setting circuit 35, and outputs a phase reference θ1. Sine wave generation circuit 37
generates and outputs a sine component and an eO9 component using this phase reference θ1.
D/A変換器38はこれをアナログ信号に変換して位相
差検出回路32に与える。位相差検出回路32は(5)
式の演算を行って位相差信号を出力する。この位相差信
号はループフィルタ33で平滑化され、さらに、A/D
変換器34でディジタル信号に変換されて位相差データ
5130が出力される。そして、この位相差データか位
相設定回路35に設定され、実際にはこの位相差データ
を零にする制御か行われる。The D/A converter 38 converts this into an analog signal and provides it to the phase difference detection circuit 32. The phase difference detection circuit 32 is (5)
The equation is calculated and a phase difference signal is output. This phase difference signal is smoothed by the loop filter 33, and further, the A/D
The converter 34 converts it into a digital signal and outputs phase difference data 5130. Then, this phase difference data is set in the phase setting circuit 35, and control is actually performed to make this phase difference data zero.
この結果、加算器36が出力する位相基準θ*は、PW
M基準波信号5110に同期した信号となり、PWM搬
送波生成回路39から出力されるPWM搬送波信号51
20はPWM基準波信号511Oに同期せしめられ、両
者の零クロス点は一致する。As a result, the phase reference θ* output by the adder 36 is PW
The PWM carrier wave signal 51 is a signal synchronized with the M reference wave signal 5110 and is output from the PWM carrier generation circuit 39.
20 is synchronized with the PWM reference wave signal 511O, and the zero cross points of both coincide.
しかして、この実施例においては、高調波発生量の少な
い自励変換を系統に連系させることかできる。Therefore, in this embodiment, self-excited conversion that generates a small amount of harmonics can be connected to the grid.
また、この実施例においては、二つのベクトルの内積を
零にする制御をしているため、両ベクトルの大きさには
依存せず、従って、PWM基準波の振幅の大小に拘らず
PWM基準波とPWM搬送波との位相合わせができると
いう効果がある。In addition, in this embodiment, since the inner product of the two vectors is controlled to be zero, it does not depend on the magnitude of both vectors, and therefore, the PWM reference wave does not depend on the magnitude of the PWM reference wave. This has the effect that the phase of the PWM carrier wave can be matched with the PWM carrier wave.
さらにまた、この実施例においては、高速演算回路26
がPWM基準波とPWM搬送波との位相差データ513
0を読取るため、この高速演算回路26によって制御状
態の監視、すなわち、制御の正常、異常を確認すること
かできる。Furthermore, in this embodiment, the high-speed arithmetic circuit 26
is the phase difference data 513 between the PWM reference wave and the PWM carrier wave.
Since 0 is read, the high-speed arithmetic circuit 26 can monitor the control state, that is, confirm whether the control is normal or abnormal.
なお、上記各実施例においては、PLL回路を用いてP
WM基準波とPWM搬送波との位相合ゎせをしているか
、これをソフトウェアで処理することもてきる。すなわ
ち、第1図中の正弦波発生回路30〜D/A変換器38
をソフトウェアで処理し、その結果に基づいてPWM搬
送波生成回路39によりPWM搬送波を生成してもよい
。In each of the above embodiments, a PLL circuit is used to
The phases of the WM reference wave and the PWM carrier wave are matched, and this can also be processed by software. That is, the sine wave generating circuit 30 to D/A converter 38 in FIG.
may be processed by software, and the PWM carrier wave may be generated by the PWM carrier generation circuit 39 based on the result.
また、ΔθはPLL処理によるのではなく、高速演算回
路26における制御演算上の値を用いてもよい。すなわ
ち、PWM基準技信号は元々、ベクトル量であり、回転
座標軸上のd−q制御においテ次の2成分V1、Vdか
得られる。この二つの量より系統電圧V8dの位相との
すれ
φ−jan””’ (V / V ) ・(8)
Vd
として求められる。この場合、tanφの値からφを所
望の精度で得るテーブルを用意しておけばよい。Further, Δθ may be determined not by PLL processing but by a value determined by control calculation in the high-speed calculation circuit 26. That is, the PWM standard technique signal is originally a vector quantity, and the following two components V1 and Vd are obtained in dq control on the rotating coordinate axis. From these two quantities, the phase difference with the system voltage V8d is φ-jan""' (V / V) ・(8)
It is determined as Vd. In this case, it is sufficient to prepare a table for obtaining φ from the value of tanφ with desired accuracy.
これらの各方法では、電流マイナーループ制御が行われ
るので、迅速な位相合わせがてきる。Each of these methods provides current minor loop control, resulting in rapid phase alignment.
以上の説明によって明らかなようにこの発明によれば、
PWM基準波信号と零クロス点か一致するPWM搬送汲
信号を生成するようにしたので、変換器電力の高調波の
発生量を確実に抑制することができる。As is clear from the above explanation, according to this invention,
Since the PWM carrier signal whose zero cross point coincides with the PWM reference wave signal is generated, it is possible to reliably suppress the amount of harmonics generated in the converter power.
第1図はこの発明の一実施例の構成を示すブロック図、
第2図は同実施例の主要素の詳細な構成を示すブロック
図、第3図はPWM制御信号の生成原理を示した図であ
る。
IO・・・3相/2相変換回路、11.32・・・位相
差検出回路、12・・・ループフィルタ、13・・・デ
ィジタル電圧制御発振器、13・・・位相カウンタ、1
5・・・カウンタリセット回路、te・・・帰還信号発
生回路、17.31.38・・・D/A変換器、26・
・・高速演算回路、27.34・・・A/D変換器、3
0.37・・・正弦波発生回路、33・・・ルプフィル
タ、35・・・位相設定回路、36・・・加算器、39
・・・PWM搬送波生成回路、40・・・PWM制御回
路、41・・・自励変換器。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
FIG. 2 is a block diagram showing the detailed configuration of the main elements of the same embodiment, and FIG. 3 is a diagram showing the principle of generating a PWM control signal. IO...3-phase/2-phase conversion circuit, 11.32... Phase difference detection circuit, 12... Loop filter, 13... Digital voltage controlled oscillator, 13... Phase counter, 1
5...Counter reset circuit, te...Feedback signal generation circuit, 17.31.38...D/A converter, 26.
・・High-speed arithmetic circuit, 27.34 ・・A/D converter, 3
0.37... Sine wave generation circuit, 33... Loop filter, 35... Phase setting circuit, 36... Adder, 39
. . . PWM carrier wave generation circuit, 40 . . . PWM control circuit, 41 . . . Self-excited converter.
Claims (1)
正弦波信号を生成し、この疑似正弦波信号によって系統
連系用の変換器をオン、オフ制御するPWM制御装置に
おいて、検出された系統電圧および前記変換器の出力電
流と設定された前記変換器の有効電力出力基準および無
効電力出力基準とに基づいて前記PWM基準波信号を生
成する基準波信号生成手段と、前記系統の電圧に同期し
た位相信号を発生する同期信号生成手段と、前記位相信
号を入力し、前記PWM基準波信号に同期するように補
正すると共に、補正された位相信号と零クロス点が一致
するPWM搬送波信号を生成する搬送波信号生成手段と
を備えたことを特徴とするPWM制御装置。In a PWM control device that compares a PWM reference wave signal and a PWM carrier wave signal to generate a pseudo sine wave signal, and controls a converter for grid connection on and off using this pseudo sine wave signal, the detected grid voltage and a reference wave signal generating means that generates the PWM reference wave signal based on the output current of the converter and set active power output standards and reactive power output standards of the converter, and a synchronization signal generation means for generating a phase signal, inputting the phase signal, correcting it so as to be synchronized with the PWM reference wave signal, and generating a PWM carrier wave signal whose zero cross point coincides with the corrected phase signal; A PWM control device comprising carrier wave signal generation means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147882A JPH0442780A (en) | 1990-06-06 | 1990-06-06 | Pwm controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147882A JPH0442780A (en) | 1990-06-06 | 1990-06-06 | Pwm controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0442780A true JPH0442780A (en) | 1992-02-13 |
Family
ID=15440346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2147882A Pending JPH0442780A (en) | 1990-06-06 | 1990-06-06 | Pwm controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0442780A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014023175A (en) * | 2012-07-12 | 2014-02-03 | Fuji Electric Co Ltd | Grid-connection device |
-
1990
- 1990-06-06 JP JP2147882A patent/JPH0442780A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014023175A (en) * | 2012-07-12 | 2014-02-03 | Fuji Electric Co Ltd | Grid-connection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11038512B2 (en) | Phase-locking apparatus and phase-locking method | |
| Zhou et al. | Modeling and control of three-phase AC/DC converter including phase-locked loop | |
| JP2004064515A (en) | Periodic signal control device and frequency detection device | |
| Meersman et al. | Overview of PLL methods for distributed generation units | |
| JPH11103527A (en) | Harmonic compensation method | |
| Liu et al. | Phase-locked loops and their design | |
| JP4303433B2 (en) | Power converter for grid connection | |
| JPH06245383A (en) | Three-phase electricity quantity positive / negative phase component detection circuit | |
| JP2005003530A (en) | Phase detector | |
| JP4935166B2 (en) | Phase synchronization control device for power converter | |
| CN116325469B (en) | A method and device for suppressing grid voltage imbalance | |
| JPH10170563A (en) | Frequency detector | |
| JP3505626B2 (en) | Power converter and power converter controller | |
| JP3624415B2 (en) | Phase synchronization method for inverter device | |
| JP4191582B2 (en) | AC voltage drop detection device | |
| JP4971758B2 (en) | Power converter | |
| KR100635717B1 (en) | Phase locked loop for power conversion equipment | |
| JP3232885B2 (en) | Power conversion device and control method | |
| JPH0682494A (en) | Current detection device | |
| JP3621086B2 (en) | Frequency detector | |
| Caesarista et al. | Analysis of three-phase grid synchronization algorithms performance under harmonic pollution to grid voltage | |
| CN112421665B (en) | MMC interconnection converter alternating current phase-locked loop control method | |
| JP3374685B2 (en) | Phase synchronization controller | |
| JPH073803Y2 (en) | Compensation current detection circuit for power compensator | |
| JP2536058B2 (en) | Inverter synchronization detection device |