JPH0442780A - Pwm制御装置 - Google Patents
Pwm制御装置Info
- Publication number
- JPH0442780A JPH0442780A JP2147882A JP14788290A JPH0442780A JP H0442780 A JPH0442780 A JP H0442780A JP 2147882 A JP2147882 A JP 2147882A JP 14788290 A JP14788290 A JP 14788290A JP H0442780 A JPH0442780 A JP H0442780A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- pwm
- wave signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
この発明は、系統連系用の自励変換器をオン、オフ制御
するPWM制御装置に関する。
するPWM制御装置に関する。
(従来の技術)
この種のPWM制御装置は、第3図に示したように、P
WM基準波信号としての正弦波と、PWM搬送波信号と
しての三角波とを比較し、PWM基準波信号レベルがP
WM搬送波信号レベルより大きくなる期間にrHJ レ
ベルとなり、それ以外の期間にrLJレヘルとなる疑似
正弦波信号を生成し、この疑似正弦波信号のレベルに対
応して自励変換器をオン、オフ制御している。
WM基準波信号としての正弦波と、PWM搬送波信号と
しての三角波とを比較し、PWM基準波信号レベルがP
WM搬送波信号レベルより大きくなる期間にrHJ レ
ベルとなり、それ以外の期間にrLJレヘルとなる疑似
正弦波信号を生成し、この疑似正弦波信号のレベルに対
応して自励変換器をオン、オフ制御している。
この場合、PWM基準波信号の零クロス点と、PWM搬
送波信号の零クロス点とを一致させることにより疑似正
弦波信号の正側の波形と、負側の波形とが一致し、かつ
、電気角の180度区間で見た波形の左右対称性も確保
される。
送波信号の零クロス点とを一致させることにより疑似正
弦波信号の正側の波形と、負側の波形とが一致し、かつ
、電気角の180度区間で見た波形の左右対称性も確保
される。
このように、PWM基準波信号の位相の変化に応じてP
WM搬送波信号の位相をずらす制御方法を同期式PWM
と称する。同期式PWMを実現するために、従来は系統
に供給する有効電力P1無効電力Qおよび系統電圧vs
dとに基づいて変換器出力電圧と系統電圧との位相差φ
を検出し、この位相差φだけPWM搬送波信号の位相を
ずらす方法がある。
WM搬送波信号の位相をずらす制御方法を同期式PWM
と称する。同期式PWMを実現するために、従来は系統
に供給する有効電力P1無効電力Qおよび系統電圧vs
dとに基づいて変換器出力電圧と系統電圧との位相差φ
を検出し、この位相差φだけPWM搬送波信号の位相を
ずらす方法がある。
・すなわち、系統電圧を■sd、連系する系統に供給す
る有効電力をP1無効電力をQ1連系リアクタンスをX
1変換器駆動電圧をV。とすると、有効電力Pおよび無
効電力Qは次式で表される。
る有効電力をP1無効電力をQ1連系リアクタンスをX
1変換器駆動電圧をV。とすると、有効電力Pおよび無
効電力Qは次式で表される。
この(1) 、 (2)式よりφを次式で求める。
ただし
voxvsdXcO8φ
このφの値によりPWM基準波とPWM搬送波の位相を
ずらすものである。なお、(4)式によってPWM基準
波の変調率が求められる。
ずらすものである。なお、(4)式によってPWM基準
波の変調率が求められる。
(発明が解決しようとする課題)
上述した同期式PWMは(3)式に従って、逆正接の値
で変換器出力電圧と系統電圧との位相差φを求めている
。しかし、この手法では容量の比較的大きいテーブルを
用いなければ、演算精度および演算速度が上がらないと
いう問題があった。
で変換器出力電圧と系統電圧との位相差φを求めている
。しかし、この手法では容量の比較的大きいテーブルを
用いなければ、演算精度および演算速度が上がらないと
いう問題があった。
また、PWM搬送波の位相をずらすことは一般的には難
しく、このためにPWM搬送波をPWM基準波に位相合
わせしないこともあるがそうすると、無効電力制御や、
交直変換動作において系統に悪影響を及はす高調波を発
生するという問題があった。
しく、このためにPWM搬送波をPWM基準波に位相合
わせしないこともあるがそうすると、無効電力制御や、
交直変換動作において系統に悪影響を及はす高調波を発
生するという問題があった。
この発明は上記の問題点を解決するためになされたもの
で、PWM基準波とPWM搬送波の位相を恒常的に合わ
せることができ、これによって、変換器電力の高調波の
発生量を抑制することのできるPWM制御装置を得るこ
とを目的とする。
で、PWM基準波とPWM搬送波の位相を恒常的に合わ
せることができ、これによって、変換器電力の高調波の
発生量を抑制することのできるPWM制御装置を得るこ
とを目的とする。
(課題を解決するための手段)
この発明は、PWM基準波信号とPWM搬送波信号とを
比較して疑似正弦波信号を生成し、この疑似正弦波信号
によって系統連系用の変換器をオン、オフ制御するPW
M制御装置において、検出された系統電圧および前記変
換器の出力電流と設定された前記変換器の有効電力出力
基準および無効電力出力基準とに基づいて前記PWM基
準波信号を生成する基準波信号生成手段と、前記系統の
電圧に同期した位相信号を発生する同期信号生成手段と
、前記位相信号を入力し、前記PWM基準波信号に同期
するように補正すると共に、補正された位相信号と零ク
ロス点が一致するPWM搬送波信号を生成する搬送波信
号生成手段とを備えたものである。
比較して疑似正弦波信号を生成し、この疑似正弦波信号
によって系統連系用の変換器をオン、オフ制御するPW
M制御装置において、検出された系統電圧および前記変
換器の出力電流と設定された前記変換器の有効電力出力
基準および無効電力出力基準とに基づいて前記PWM基
準波信号を生成する基準波信号生成手段と、前記系統の
電圧に同期した位相信号を発生する同期信号生成手段と
、前記位相信号を入力し、前記PWM基準波信号に同期
するように補正すると共に、補正された位相信号と零ク
ロス点が一致するPWM搬送波信号を生成する搬送波信
号生成手段とを備えたものである。
(作 用)
この発明においては、系統電圧、変換器の出力電流、有
効電力出力基準および無効電力出力基準とに基づいてP
WM基準波信号を生成する一方、系統の電圧に同期した
位相信号を発生させ、PWM基準波信号に同期するよう
にこの位相信号を補正した信号を作り、補正した位相信
号と零クロス点が一致するPWM搬送波信号を生成する
ようにしたので、PWM基準波とPWM搬送波の位相を
恒常的に合わせることができ、これによって、変換器電
力の高調波の発生量を抑制することができる。
効電力出力基準および無効電力出力基準とに基づいてP
WM基準波信号を生成する一方、系統の電圧に同期した
位相信号を発生させ、PWM基準波信号に同期するよう
にこの位相信号を補正した信号を作り、補正した位相信
号と零クロス点が一致するPWM搬送波信号を生成する
ようにしたので、PWM基準波とPWM搬送波の位相を
恒常的に合わせることができ、これによって、変換器電
力の高調波の発生量を抑制することができる。
(実施例)
第1図はこの発明の一実施例の構成を示すブロック図で
ある。同図において、自励変換器41の交流端が出カド
ランス42の一次側に接続され、この出カドランス42
の二次側が遮断器4Bを介して交流系統50に接続され
ている。また、自励変換器41の直流端が直流系統51
に接続されている。このように連系された出カドランス
42および遮断器46との間に、計器用変流器44およ
び計器用変圧器45が設けられ、これらの出力信号に基
づいて有効電力検出回路22が有効電力Pdを、無効電
力検出回路23が無効電力Q、をそれぞれ検出している
。また、計器用変流器44の出力に基づいて出力電流検
出回路24が自励変換器41の出力電流’sdを検出し
、計器用変圧器45の出力に基づいて系統電圧検出回路
25が交流系統電圧VSd+検出している。
ある。同図において、自励変換器41の交流端が出カド
ランス42の一次側に接続され、この出カドランス42
の二次側が遮断器4Bを介して交流系統50に接続され
ている。また、自励変換器41の直流端が直流系統51
に接続されている。このように連系された出カドランス
42および遮断器46との間に、計器用変流器44およ
び計器用変圧器45が設けられ、これらの出力信号に基
づいて有効電力検出回路22が有効電力Pdを、無効電
力検出回路23が無効電力Q、をそれぞれ検出している
。また、計器用変流器44の出力に基づいて出力電流検
出回路24が自励変換器41の出力電流’sdを検出し
、計器用変圧器45の出力に基づいて系統電圧検出回路
25が交流系統電圧VSd+検出している。
一方、計器用変圧器45の出力信号は3相/2相変換回
路10に加えられる。3相/2相変換回路10は3相の
系統電圧を2相の信号に変換して位相差検出回路11の
一方入力として加えている。この位相差検出回路11の
他方入力としては、帰還信号発生回路】6から読み出さ
れ、D/A変換器17でアナログ量に変換された2相位
号が加えられる。この位相差検出回路11の出力は、ル
ープフィルタ12を介して、ディジタル電圧制御発振器
13に加えられ、このディジタル電圧制御発振器13か
ら位相差検出回路11の出力に対応した周波数のパルス
が出力される。そして、ディジタル電圧制御発振器13
の出力パルスは位相カウンタ14で計数され、この位相
カウンタ14からディジタルの位相信号θが出力される
。この位相カウンタ14の出力回路にはカウンタリセッ
ト回路15が接続されている。そして、位相カウンタ1
4の計数値が交流の1周期に相当する値に到達してオー
バーフローすると、カウンタリセット回路15はこれを
検出して位相カウンタ14をクリアする。なお、帰還信
号発生回路16は位相信号θの変化に応じた2相データ
が読出されるテーブルを備えている。
路10に加えられる。3相/2相変換回路10は3相の
系統電圧を2相の信号に変換して位相差検出回路11の
一方入力として加えている。この位相差検出回路11の
他方入力としては、帰還信号発生回路】6から読み出さ
れ、D/A変換器17でアナログ量に変換された2相位
号が加えられる。この位相差検出回路11の出力は、ル
ープフィルタ12を介して、ディジタル電圧制御発振器
13に加えられ、このディジタル電圧制御発振器13か
ら位相差検出回路11の出力に対応した周波数のパルス
が出力される。そして、ディジタル電圧制御発振器13
の出力パルスは位相カウンタ14で計数され、この位相
カウンタ14からディジタルの位相信号θが出力される
。この位相カウンタ14の出力回路にはカウンタリセッ
ト回路15が接続されている。そして、位相カウンタ1
4の計数値が交流の1周期に相当する値に到達してオー
バーフローすると、カウンタリセット回路15はこれを
検出して位相カウンタ14をクリアする。なお、帰還信
号発生回路16は位相信号θの変化に応じた2相データ
が読出されるテーブルを備えている。
ここに述べた3相/2相変換回路10、位相差検出回路
11.ループフィルタ】2、ディジタル電圧制御発振器
13、位相カウンタ14、カウンタリセット回路15、
帰還信号発生回路16およびD/A変換器17が本発明
の同期信号生成手段に対応する商用同期回路を構成して
いる。
11.ループフィルタ】2、ディジタル電圧制御発振器
13、位相カウンタ14、カウンタリセット回路15、
帰還信号発生回路16およびD/A変換器17が本発明
の同期信号生成手段に対応する商用同期回路を構成して
いる。
また、位相信号θを読み込むためにバッファ18が設け
られ、このバッファ18に一次記憶された位相信号θが
高速演算回路26に取込まれる。高速演算回路26には
図示省略の設定器で設定された有効電力出力基準P5無
効電力出力基準Q、有効電力検出回路22で検出された
有効電力出力値” sd’無効電力検出回路23で検出
された無効電力出力値Qsd、出力電流検出回路24で
検出された変換器出力電流工Sd、および、系統電圧検
出回路25で検出された系統電圧Vsdが、それぞれA
/D変換器27を介して取込まれる。
られ、このバッファ18に一次記憶された位相信号θが
高速演算回路26に取込まれる。高速演算回路26には
図示省略の設定器で設定された有効電力出力基準P5無
効電力出力基準Q、有効電力検出回路22で検出された
有効電力出力値” sd’無効電力検出回路23で検出
された無効電力出力値Qsd、出力電流検出回路24で
検出された変換器出力電流工Sd、および、系統電圧検
出回路25で検出された系統電圧Vsdが、それぞれA
/D変換器27を介して取込まれる。
この高速演算回路26は第2図にその詳細を示すように
、減算手段61A 、 61B 、電力/電流基準変換
手段62.3相/2相変換手段63、d/q軸変換手段
64、正弦波信号発生手段65、減算手段66A。
、減算手段61A 、 61B 、電力/電流基準変換
手段62.3相/2相変換手段63、d/q軸変換手段
64、正弦波信号発生手段65、減算手段66A。
66B、電流/電圧変換手段67.2相交流変換手段6
8.2相/3相変換手段69によって構成されている。
8.2相/3相変換手段69によって構成されている。
ここに述べた、バッファ18、高速演算回路26および
A/D変換器27が本発明の基準波信号生成手段を構成
している。
A/D変換器27が本発明の基準波信号生成手段を構成
している。
一方、高速演算回路26から出力されるPWM基準波信
号はPWM制御回路40に入力され、ここでPWM搬送
波信号と比較される。このとき、PWM基準波信号は正
弦波発生回路30によって3相/2相変換され、さらに
、D/A変換器31てアナログ信号に変換された後、位
相差検出口路32の一方入力として加えられる。なお、
位相差検出回路32の出力は、ループフィルタ33を介
して、A7′D変換器34てディジタル信号に変換され
、このディジタルデータが高速演算回路26に入力され
る。
号はPWM制御回路40に入力され、ここでPWM搬送
波信号と比較される。このとき、PWM基準波信号は正
弦波発生回路30によって3相/2相変換され、さらに
、D/A変換器31てアナログ信号に変換された後、位
相差検出口路32の一方入力として加えられる。なお、
位相差検出回路32の出力は、ループフィルタ33を介
して、A7′D変換器34てディジタル信号に変換され
、このディジタルデータが高速演算回路26に入力され
る。
そして、高速演算回路26は変換されたディジタルデー
タを位相設定回路35にセットする。加算器3Bがこの
Δθを前述の位相信号θに加算して位相基準θ1を出力
する。正弦波発生回路37はこの位相基準θ1に基づき
、前述の帰還信号発生回路16と同様に、2相の正弦波
信号を生成し、D/A変換器38を介して、位相差検出
回路32の他方入力として加える。また、PWM搬送波
生成回路39は位相基準θ1に基づき、PWM搬送波信
号を生成してPWM制御回路40に加える。
タを位相設定回路35にセットする。加算器3Bがこの
Δθを前述の位相信号θに加算して位相基準θ1を出力
する。正弦波発生回路37はこの位相基準θ1に基づき
、前述の帰還信号発生回路16と同様に、2相の正弦波
信号を生成し、D/A変換器38を介して、位相差検出
回路32の他方入力として加える。また、PWM搬送波
生成回路39は位相基準θ1に基づき、PWM搬送波信
号を生成してPWM制御回路40に加える。
これらの要素、すなわち、正弦波発生回路30、D/A
変換器31、位相差検出回路32、ループフィルタ33
、A/D変換器34、位相設定回路35、加算器3B、
正弦波発生回路37、D/A変換器38およびPWM搬
送波生成回路39が本発明の搬送波信号生成手段を構成
している。
変換器31、位相差検出回路32、ループフィルタ33
、A/D変換器34、位相設定回路35、加算器3B、
正弦波発生回路37、D/A変換器38およびPWM搬
送波生成回路39が本発明の搬送波信号生成手段を構成
している。
上記の如く構成された本実施例の動作を以下に説明する
。
。
先ず、PWM制御回路40が疑似正弦波信号を生成し、
自励変換器41を構成するスイッチング素子をオン、オ
フ制御する。これにより、直流系統51から有効電電力
および無効電力が交流系統50に供給される。有効電力
検出回路22はこの有効電力出力値Pdを、無効電力検
出回路23は無効電力出力値P をそれぞれ検出する。
自励変換器41を構成するスイッチング素子をオン、オ
フ制御する。これにより、直流系統51から有効電電力
および無効電力が交流系統50に供給される。有効電力
検出回路22はこの有効電力出力値Pdを、無効電力検
出回路23は無効電力出力値P をそれぞれ検出する。
また、出力電流検出回路24はこのときの変換器出力電
流■sdを、系統電圧検出回路25はこのときの系統電
圧v8dをそれぞれ検出する。
流■sdを、系統電圧検出回路25はこのときの系統電
圧v8dをそれぞれ検出する。
次に、3相/2相変換回路10は3相電圧信号5100
を2相の電圧信号、すなわち、5in(ωを十φ)と、
cos (ωを十φ)を発生して位相差検出回路Hに加
える。一方、帰還信号発生回路16が5in(ωt+θ
)と、cos (ωt+θ)の帰還信号5103を発生
し、D/A変換器17を介して、位相差検出回路11に
加える。位相差検出回路11はこれらの信号に基づいて
次の演算を行い、2相変換信号と帰還信号との位相差を
求める。
を2相の電圧信号、すなわち、5in(ωを十φ)と、
cos (ωを十φ)を発生して位相差検出回路Hに加
える。一方、帰還信号発生回路16が5in(ωt+θ
)と、cos (ωt+θ)の帰還信号5103を発生
し、D/A変換器17を介して、位相差検出回路11に
加える。位相差検出回路11はこれらの信号に基づいて
次の演算を行い、2相変換信号と帰還信号との位相差を
求める。
5in(ωt+φ)・C05(ωを十〇)cos(ωt
+φ) −5in(ωを十〇)−5in(φ−θ)
・・・(5)続いて、この位相差
信号5in(φ−θ)中の高調波成分がループフィルタ
12によって除去され、ディジタル電圧制御発振器13
に加えられる。このディジタル電圧制御発振器1Bは帰
還作用により、位相差信号5in(φ−θ)を零にする
ようなパルス信号8104を発生する。このパルス信号
5104は位相カウンタI4によって計数される。この
場合、位相カウンタ14の計数量が規定値、すなわち、
交流の1周期に相当する値に到達すると、オーバーフロ
ーするようになっており、このとき、カウンタリセット
回路】5がクリア信号810Bを生成し、位相カウンタ
14に加える。
+φ) −5in(ωを十〇)−5in(φ−θ)
・・・(5)続いて、この位相差
信号5in(φ−θ)中の高調波成分がループフィルタ
12によって除去され、ディジタル電圧制御発振器13
に加えられる。このディジタル電圧制御発振器1Bは帰
還作用により、位相差信号5in(φ−θ)を零にする
ようなパルス信号8104を発生する。このパルス信号
5104は位相カウンタI4によって計数される。この
場合、位相カウンタ14の計数量が規定値、すなわち、
交流の1周期に相当する値に到達すると、オーバーフロ
ーするようになっており、このとき、カウンタリセット
回路】5がクリア信号810Bを生成し、位相カウンタ
14に加える。
なお、位相カウンタ14の計数量と帰還信号発生回路1
6の出力信号位相とは連動しており、位相カウンタI4
をクリアしたタイミングてsinθ−0゜eOsθ=1
となるようにテーブルが設定されている。
6の出力信号位相とは連動しており、位相カウンタI4
をクリアしたタイミングてsinθ−0゜eOsθ=1
となるようにテーブルが設定されている。
この結果、位相カウンター4から系統電圧に同期したデ
ィジタルの位相信号θが出力される。
ィジタルの位相信号θが出力される。
次に、高速演算回路26は上記の有効電力検出回路22
、無効電力検出回路23、出力電流検出回路24、系統
電圧検出回路25の各出力と、図示省略の電力基準設定
器の出力とを、A/D変換器27を介して、入力すると
共に、バッファ18を介して、位相信号θを入力し、周
知の回転座標軸上のci−q制御法を用いて3相のPW
M基準信号5iloを生成する。
、無効電力検出回路23、出力電流検出回路24、系統
電圧検出回路25の各出力と、図示省略の電力基準設定
器の出力とを、A/D変換器27を介して、入力すると
共に、バッファ18を介して、位相信号θを入力し、周
知の回転座標軸上のci−q制御法を用いて3相のPW
M基準信号5iloを生成する。
この場合、第2図に示すように、減算手段61Aによっ
て有効電力出力基準Pから有効電力出力値P を減算し
て有効電力基準値P*を求め、同様に無効電力出力基準
Qから無効電力出力値Q、を減算して無効電力基準値Q
*を求める。電力/電流基準変換手段62はこの有効電
力基準値P*、無効電力基準値Q*と、系統電圧検出検
出値V をd 入力し、次式の演算により変換器電流基準I 。
て有効電力出力基準Pから有効電力出力値P を減算し
て有効電力基準値P*を求め、同様に無効電力出力基準
Qから無効電力出力値Q、を減算して無効電力基準値Q
*を求める。電力/電流基準変換手段62はこの有効電
力基準値P*、無効電力基準値Q*と、系統電圧検出検
出値V をd 入力し、次式の演算により変換器電流基準I 。
一方、3相/2相変換手段63は変換器出力電流ISd
を入力し、これを2相位号に変換して出力する。d/q
軸変換手段64は、正弦波信号発生手段65によって生
成された回転座標信号のsin成分、eOs成分に基づ
き、2相位号を静止座標軸上から系統周波数と共に回転
するd−q軸上の値に変換しフィードバック信号として
加える。減算手段86A 、 66Bは変換器電流基準
I1.Idと、このフィードバック信号との偏差を取り
出して電流/電圧変換手段67に加える。電流/電圧変
換手段67はこの偏差分を電圧信号V9.Vdに変換す
る。
を入力し、これを2相位号に変換して出力する。d/q
軸変換手段64は、正弦波信号発生手段65によって生
成された回転座標信号のsin成分、eOs成分に基づ
き、2相位号を静止座標軸上から系統周波数と共に回転
するd−q軸上の値に変換しフィードバック信号として
加える。減算手段86A 、 66Bは変換器電流基準
I1.Idと、このフィードバック信号との偏差を取り
出して電流/電圧変換手段67に加える。電流/電圧変
換手段67はこの偏差分を電圧信号V9.Vdに変換す
る。
2相交流変換手段68は、正弦波信号発生手段65の回
転座標信号に基づき、電圧信号■1.■、を静止座標軸
上の交流信号のsin成分およびeO9成分を出力する
。2相/3相変換手段69はこのsin成分およびCO
S成分からPWM基準波信号5110を出力する。
転座標信号に基づき、電圧信号■1.■、を静止座標軸
上の交流信号のsin成分およびeO9成分を出力する
。2相/3相変換手段69はこのsin成分およびCO
S成分からPWM基準波信号5110を出力する。
次に、このPWM基準波信号5110の位相に、PWM
搬送波生成回路39が出力するPWM搬送信号の位相を
合わせるために、ここでは、PLLループを用いて追従
させる。ここで、(1) 、 (2) 、 (3)式で
示した如く、系統に有効電力および無効電力を供給する
連系制御にあっては、有効電力および無効電力は系統電
圧に対して所定の位相ずれを伴ったベクトル量、すなわ
ち、sin成分、COS成分を持った量として与えられ
る。
搬送波生成回路39が出力するPWM搬送信号の位相を
合わせるために、ここでは、PLLループを用いて追従
させる。ここで、(1) 、 (2) 、 (3)式で
示した如く、系統に有効電力および無効電力を供給する
連系制御にあっては、有効電力および無効電力は系統電
圧に対して所定の位相ずれを伴ったベクトル量、すなわ
ち、sin成分、COS成分を持った量として与えられ
る。
このベクトル量にPWM搬送波(ベクトル量)を一致さ
せるのであるから、位相カウンタ14の位相信号に基づ
いてPWM搬送波用のsin成分、COS成分を生成さ
せ、2ベクトルの内積が0になるように制御をする。
せるのであるから、位相カウンタ14の位相信号に基づ
いてPWM搬送波用のsin成分、COS成分を生成さ
せ、2ベクトルの内積が0になるように制御をする。
そのため、正弦波発生回路30が基準波信号5110を
入力し、この基準波信号5110を生成する過程て得ら
れたと同様の2相交流、すなわち、sin成分およびC
OS成分を出力する。D/A変換器31はこれをアナロ
グ量に変換して位相差検出回路32に与える。一方、加
算器36が位相カウンタ14から出力される位相信号と
、位相設定回路35て設定される位相差信号Δθとを加
算して、位相基準θ1を出力する。正弦波発生回路37
はこの位相基準θ1を用いてsin成分およびeO9成
分を生成出力する。
入力し、この基準波信号5110を生成する過程て得ら
れたと同様の2相交流、すなわち、sin成分およびC
OS成分を出力する。D/A変換器31はこれをアナロ
グ量に変換して位相差検出回路32に与える。一方、加
算器36が位相カウンタ14から出力される位相信号と
、位相設定回路35て設定される位相差信号Δθとを加
算して、位相基準θ1を出力する。正弦波発生回路37
はこの位相基準θ1を用いてsin成分およびeO9成
分を生成出力する。
D/A変換器38はこれをアナログ信号に変換して位相
差検出回路32に与える。位相差検出回路32は(5)
式の演算を行って位相差信号を出力する。この位相差信
号はループフィルタ33で平滑化され、さらに、A/D
変換器34でディジタル信号に変換されて位相差データ
5130が出力される。そして、この位相差データか位
相設定回路35に設定され、実際にはこの位相差データ
を零にする制御か行われる。
差検出回路32に与える。位相差検出回路32は(5)
式の演算を行って位相差信号を出力する。この位相差信
号はループフィルタ33で平滑化され、さらに、A/D
変換器34でディジタル信号に変換されて位相差データ
5130が出力される。そして、この位相差データか位
相設定回路35に設定され、実際にはこの位相差データ
を零にする制御か行われる。
この結果、加算器36が出力する位相基準θ*は、PW
M基準波信号5110に同期した信号となり、PWM搬
送波生成回路39から出力されるPWM搬送波信号51
20はPWM基準波信号511Oに同期せしめられ、両
者の零クロス点は一致する。
M基準波信号5110に同期した信号となり、PWM搬
送波生成回路39から出力されるPWM搬送波信号51
20はPWM基準波信号511Oに同期せしめられ、両
者の零クロス点は一致する。
しかして、この実施例においては、高調波発生量の少な
い自励変換を系統に連系させることかできる。
い自励変換を系統に連系させることかできる。
また、この実施例においては、二つのベクトルの内積を
零にする制御をしているため、両ベクトルの大きさには
依存せず、従って、PWM基準波の振幅の大小に拘らず
PWM基準波とPWM搬送波との位相合わせができると
いう効果がある。
零にする制御をしているため、両ベクトルの大きさには
依存せず、従って、PWM基準波の振幅の大小に拘らず
PWM基準波とPWM搬送波との位相合わせができると
いう効果がある。
さらにまた、この実施例においては、高速演算回路26
がPWM基準波とPWM搬送波との位相差データ513
0を読取るため、この高速演算回路26によって制御状
態の監視、すなわち、制御の正常、異常を確認すること
かできる。
がPWM基準波とPWM搬送波との位相差データ513
0を読取るため、この高速演算回路26によって制御状
態の監視、すなわち、制御の正常、異常を確認すること
かできる。
なお、上記各実施例においては、PLL回路を用いてP
WM基準波とPWM搬送波との位相合ゎせをしているか
、これをソフトウェアで処理することもてきる。すなわ
ち、第1図中の正弦波発生回路30〜D/A変換器38
をソフトウェアで処理し、その結果に基づいてPWM搬
送波生成回路39によりPWM搬送波を生成してもよい
。
WM基準波とPWM搬送波との位相合ゎせをしているか
、これをソフトウェアで処理することもてきる。すなわ
ち、第1図中の正弦波発生回路30〜D/A変換器38
をソフトウェアで処理し、その結果に基づいてPWM搬
送波生成回路39によりPWM搬送波を生成してもよい
。
また、ΔθはPLL処理によるのではなく、高速演算回
路26における制御演算上の値を用いてもよい。すなわ
ち、PWM基準技信号は元々、ベクトル量であり、回転
座標軸上のd−q制御においテ次の2成分V1、Vdか
得られる。この二つの量より系統電圧V8dの位相との
すれ φ−jan””’ (V / V ) ・(8)
Vd として求められる。この場合、tanφの値からφを所
望の精度で得るテーブルを用意しておけばよい。
路26における制御演算上の値を用いてもよい。すなわ
ち、PWM基準技信号は元々、ベクトル量であり、回転
座標軸上のd−q制御においテ次の2成分V1、Vdか
得られる。この二つの量より系統電圧V8dの位相との
すれ φ−jan””’ (V / V ) ・(8)
Vd として求められる。この場合、tanφの値からφを所
望の精度で得るテーブルを用意しておけばよい。
これらの各方法では、電流マイナーループ制御が行われ
るので、迅速な位相合わせがてきる。
るので、迅速な位相合わせがてきる。
以上の説明によって明らかなようにこの発明によれば、
PWM基準波信号と零クロス点か一致するPWM搬送汲
信号を生成するようにしたので、変換器電力の高調波の
発生量を確実に抑制することができる。
PWM基準波信号と零クロス点か一致するPWM搬送汲
信号を生成するようにしたので、変換器電力の高調波の
発生量を確実に抑制することができる。
第1図はこの発明の一実施例の構成を示すブロック図、
第2図は同実施例の主要素の詳細な構成を示すブロック
図、第3図はPWM制御信号の生成原理を示した図であ
る。 IO・・・3相/2相変換回路、11.32・・・位相
差検出回路、12・・・ループフィルタ、13・・・デ
ィジタル電圧制御発振器、13・・・位相カウンタ、1
5・・・カウンタリセット回路、te・・・帰還信号発
生回路、17.31.38・・・D/A変換器、26・
・・高速演算回路、27.34・・・A/D変換器、3
0.37・・・正弦波発生回路、33・・・ルプフィル
タ、35・・・位相設定回路、36・・・加算器、39
・・・PWM搬送波生成回路、40・・・PWM制御回
路、41・・・自励変換器。
第2図は同実施例の主要素の詳細な構成を示すブロック
図、第3図はPWM制御信号の生成原理を示した図であ
る。 IO・・・3相/2相変換回路、11.32・・・位相
差検出回路、12・・・ループフィルタ、13・・・デ
ィジタル電圧制御発振器、13・・・位相カウンタ、1
5・・・カウンタリセット回路、te・・・帰還信号発
生回路、17.31.38・・・D/A変換器、26・
・・高速演算回路、27.34・・・A/D変換器、3
0.37・・・正弦波発生回路、33・・・ルプフィル
タ、35・・・位相設定回路、36・・・加算器、39
・・・PWM搬送波生成回路、40・・・PWM制御回
路、41・・・自励変換器。
Claims (1)
- PWM基準波信号とPWM搬送波信号とを比較して疑似
正弦波信号を生成し、この疑似正弦波信号によって系統
連系用の変換器をオン、オフ制御するPWM制御装置に
おいて、検出された系統電圧および前記変換器の出力電
流と設定された前記変換器の有効電力出力基準および無
効電力出力基準とに基づいて前記PWM基準波信号を生
成する基準波信号生成手段と、前記系統の電圧に同期し
た位相信号を発生する同期信号生成手段と、前記位相信
号を入力し、前記PWM基準波信号に同期するように補
正すると共に、補正された位相信号と零クロス点が一致
するPWM搬送波信号を生成する搬送波信号生成手段と
を備えたことを特徴とするPWM制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147882A JPH0442780A (ja) | 1990-06-06 | 1990-06-06 | Pwm制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147882A JPH0442780A (ja) | 1990-06-06 | 1990-06-06 | Pwm制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0442780A true JPH0442780A (ja) | 1992-02-13 |
Family
ID=15440346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2147882A Pending JPH0442780A (ja) | 1990-06-06 | 1990-06-06 | Pwm制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0442780A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014023175A (ja) * | 2012-07-12 | 2014-02-03 | Fuji Electric Co Ltd | 系統連系装置 |
-
1990
- 1990-06-06 JP JP2147882A patent/JPH0442780A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014023175A (ja) * | 2012-07-12 | 2014-02-03 | Fuji Electric Co Ltd | 系統連系装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11038512B2 (en) | Phase-locking apparatus and phase-locking method | |
| Zhou et al. | Modeling and control of three-phase AC/DC converter including phase-locked loop | |
| JP2004064515A (ja) | 周期性信号制御装置及び周波数検出装置 | |
| Meersman et al. | Overview of PLL methods for distributed generation units | |
| JPH11103527A (ja) | 高調波補償方式 | |
| Liu et al. | Phase-locked loops and their design | |
| JP4303433B2 (ja) | 系統連系用電力変換装置 | |
| JPH06245383A (ja) | 三相電気量の正相/逆相成分検出回路 | |
| JP2005003530A (ja) | 位相検出器 | |
| JP4935166B2 (ja) | 電力変換装置の位相同期制御装置 | |
| CN116325469B (zh) | 一种电网电压不平衡的抑制方法及装置 | |
| JPH10170563A (ja) | 周波数検出装置 | |
| JP3505626B2 (ja) | 電力変換装置と電力変換器の制御装置 | |
| JP3624415B2 (ja) | インバータ装置用位相同期方法 | |
| JP4191582B2 (ja) | 交流電圧低下検出装置 | |
| JP4971758B2 (ja) | 電力変換装置 | |
| KR100635717B1 (ko) | 전력변환설비용 위상 동기 루프 | |
| JP3232885B2 (ja) | 電力変換装置及び制御方法 | |
| JPH0682494A (ja) | 電流検出装置 | |
| JP3621086B2 (ja) | 周波数検出装置 | |
| Caesarista et al. | Analysis of three-phase grid synchronization algorithms performance under harmonic pollution to grid voltage | |
| CN112421665B (zh) | 一种mmc互联变换器交流锁相环控制方法 | |
| JP3374685B2 (ja) | 位相同期制御装置 | |
| JPH073803Y2 (ja) | 電力補償装置の補償電流検出回路 | |
| JP2536058B2 (ja) | インバ―タの同期検出装置 |