JPH0443286B2 - - Google Patents
Info
- Publication number
- JPH0443286B2 JPH0443286B2 JP58017431A JP1743183A JPH0443286B2 JP H0443286 B2 JPH0443286 B2 JP H0443286B2 JP 58017431 A JP58017431 A JP 58017431A JP 1743183 A JP1743183 A JP 1743183A JP H0443286 B2 JPH0443286 B2 JP H0443286B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- power system
- phase control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002457 bidirectional effect Effects 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010304 firing Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、リアクトルと双方向性サイリスタを
直列に接続してなるサイリスタ位相制御リアクト
ルを用いた電力系統の無効電力補償装置に関す
る。
直列に接続してなるサイリスタ位相制御リアクト
ルを用いた電力系統の無効電力補償装置に関す
る。
電力系統の無効電力補償を行なう場合、従来よ
りリアクトルと双方向性サイリスタを直列に接続
してなるサイリスタ位相制御リアクトルを用いて
電力系統のゆつくりとした電圧変動に電圧基準値
を追従させる電圧基準値可変方式（以下Vref可
変方式と称す）が用いられている。このVref可
変方式を第１図及び第２図を用いて説明する。
りリアクトルと双方向性サイリスタを直列に接続
してなるサイリスタ位相制御リアクトルを用いて
電力系統のゆつくりとした電圧変動に電圧基準値
を追従させる電圧基準値可変方式（以下Vref可
変方式と称す）が用いられている。このVref可
変方式を第１図及び第２図を用いて説明する。
第１図は、従来のVref可変方式のサイリスタ
位相制御リアクトル回路図を示すもので、電源系
統Ｓと負荷の電力系統Ｌとは母線１を介して接続
している。逆並列のサイリスタ５，６とリアクト
ル４が直列接続されているサイリスタ位相制御リ
アクトル３及びキヤパシタンス８はそれぞれ遮断
器２及び７を介して母線１に接続されている。こ
の母線１には電圧変成器９から検出された電圧に
基づいてサイリスタ位相制御リアクトル３を制御
する制御装置１０が設けられている。この制御装
置１０は、電圧変成器９の２次側に２個の加算器
１１，１３、定電圧制御回路１５、位相制御回路
１６及びゲート制御回路１７を直列接続して構成
されたものである。このゲート制御回路１７の出
力を前記サイリスタ位相制御リアクトルのサイリ
スタ５，６のゲート端子に入力する。また電圧変
成器９の出力を１次遅れ回路１２に導入し、この
１次遅れ回路１２の出力を電圧基準値Vrefとし、
この電圧基準値Vrefを減算するように加算器１
１に加算する。他方、加算器１３にはバイアス設
定回路１４からのバイアス値が加算される。
位相制御リアクトル回路図を示すもので、電源系
統Ｓと負荷の電力系統Ｌとは母線１を介して接続
している。逆並列のサイリスタ５，６とリアクト
ル４が直列接続されているサイリスタ位相制御リ
アクトル３及びキヤパシタンス８はそれぞれ遮断
器２及び７を介して母線１に接続されている。こ
の母線１には電圧変成器９から検出された電圧に
基づいてサイリスタ位相制御リアクトル３を制御
する制御装置１０が設けられている。この制御装
置１０は、電圧変成器９の２次側に２個の加算器
１１，１３、定電圧制御回路１５、位相制御回路
１６及びゲート制御回路１７を直列接続して構成
されたものである。このゲート制御回路１７の出
力を前記サイリスタ位相制御リアクトルのサイリ
スタ５，６のゲート端子に入力する。また電圧変
成器９の出力を１次遅れ回路１２に導入し、この
１次遅れ回路１２の出力を電圧基準値Vrefとし、
この電圧基準値Vrefを減算するように加算器１
１に加算する。他方、加算器１３にはバイアス設
定回路１４からのバイアス値が加算される。
次に、上記第１図の従来のVref可変方式のサ
イリスタ位相制御回路の動作について説明する。
イリスタ位相制御回路の動作について説明する。
電圧変成器９により検出された系統の電圧値を
加算器１１と１次遅れ回路１２に入力する。この
１次遅れ回路１２の出力電圧値を電圧基準値
Vrefとし、この電圧基準値Vrefを減算するよう
に加算器１１に入力する。加算器１３では加算器
１１からの入力にバイアス設定回路１４のバイア
ス値が加算される。この加算された電圧偏差を入
力として、定電圧制御回路１５が働き、電力系統
電圧を電圧基準値Vrefに保持するのに要するリ
アクトル４の通過電流を求め、位相制御回路１６
によつてサイリスタ５，６の点弧位相を計算す
る。この計算値に基づいてゲート制御回路１７か
らサイリスタ５，６に点弧パルスが出され、サイ
リスタ５，６を動作させ、リアクトル４に必要な
だけの電流が流される。すなわち電力系統の無効
電力が制御されることになり、従つて、電力系統
の電圧も制御されることになる。しかして、前記
１次遅れ回路１２は電力系統のゆつくりとした電
圧変動に応動し、可変の電圧基準値Vrefを与え
るものである。
加算器１１と１次遅れ回路１２に入力する。この
１次遅れ回路１２の出力電圧値を電圧基準値
Vrefとし、この電圧基準値Vrefを減算するよう
に加算器１１に入力する。加算器１３では加算器
１１からの入力にバイアス設定回路１４のバイア
ス値が加算される。この加算された電圧偏差を入
力として、定電圧制御回路１５が働き、電力系統
電圧を電圧基準値Vrefに保持するのに要するリ
アクトル４の通過電流を求め、位相制御回路１６
によつてサイリスタ５，６の点弧位相を計算す
る。この計算値に基づいてゲート制御回路１７か
らサイリスタ５，６に点弧パルスが出され、サイ
リスタ５，６を動作させ、リアクトル４に必要な
だけの電流が流される。すなわち電力系統の無効
電力が制御されることになり、従つて、電力系統
の電圧も制御されることになる。しかして、前記
１次遅れ回路１２は電力系統のゆつくりとした電
圧変動に応動し、可変の電圧基準値Vrefを与え
るものである。
ところで、前記サイリスタ位相制御リアクトル
の特性を第２図について説明する。同図におい
て、横軸にリアクトル通過電流ｉまたは無効電力
を、縦軸にリアクトルの遮断器側の電圧ｖ（単位
をPUとする）をとると、縦軸の電圧は電力系統
の電圧と一致し、この電圧が1PUの時は、直線
L1で示す特性となる。直線L1線上の点B1は、第
１図のバイアス設定回路１４からのバイアス値に
よつて作られ、点B1のときに1PUとなるように
バイアス値を調整する。この点B1を中心にして、
直線L1に沿つて動作し、遅れ無効電力を供給あ
るいは吸収して電力系統の電圧を抑制あるいは高
めるものである。
の特性を第２図について説明する。同図におい
て、横軸にリアクトル通過電流ｉまたは無効電力
を、縦軸にリアクトルの遮断器側の電圧ｖ（単位
をPUとする）をとると、縦軸の電圧は電力系統
の電圧と一致し、この電圧が1PUの時は、直線
L1で示す特性となる。直線L1線上の点B1は、第
１図のバイアス設定回路１４からのバイアス値に
よつて作られ、点B1のときに1PUとなるように
バイアス値を調整する。この点B1を中心にして、
直線L1に沿つて動作し、遅れ無効電力を供給あ
るいは吸収して電力系統の電圧を抑制あるいは高
めるものである。
今、電力系統の電圧がゆつくりと上昇し、第１
図の１次遅れ回路１２が追従して、1PU以上の電
圧基準値Vrefになつたとする。これは、直線L2
に相当する。この時、電力系統側の過電圧を抑制
するために、遅れ無効電力を供給できる範囲は、
リアクトルの通過電流で言えば、直線L2上の点
B2から点X2に相当する範囲の電流である。ここ
で、もし、電圧基準値Vrefが電力系統のゆつく
りした電圧上昇に追従しないとすると、系統電圧
が（１＋α）PUになつたとしても、サイリスタ
位相制御リアクトルの特性は、直線L1のままで
ある。従つて、その時の運転は、直線L1上の点
Ａを中心に動作することになり、電力系統側の過
電圧を抑制するための遅れ無効電力を供給できる
範囲は、直線L1上の点Ａから点X1の範囲までし
かない。すなわち、Vref可変方式によつて、電
力系統の電圧が1PU以上になつた場合は、過電圧
抑制に対する裕度を増すことができる。
図の１次遅れ回路１２が追従して、1PU以上の電
圧基準値Vrefになつたとする。これは、直線L2
に相当する。この時、電力系統側の過電圧を抑制
するために、遅れ無効電力を供給できる範囲は、
リアクトルの通過電流で言えば、直線L2上の点
B2から点X2に相当する範囲の電流である。ここ
で、もし、電圧基準値Vrefが電力系統のゆつく
りした電圧上昇に追従しないとすると、系統電圧
が（１＋α）PUになつたとしても、サイリスタ
位相制御リアクトルの特性は、直線L1のままで
ある。従つて、その時の運転は、直線L1上の点
Ａを中心に動作することになり、電力系統側の過
電圧を抑制するための遅れ無効電力を供給できる
範囲は、直線L1上の点Ａから点X1の範囲までし
かない。すなわち、Vref可変方式によつて、電
力系統の電圧が1PU以上になつた場合は、過電圧
抑制に対する裕度を増すことができる。
一方、電力系統側にゆつくりとした電圧低下が
発生し、Vref可変方式によつて、電圧基準値が
（１−α）PUになつたとする。この時のサイリス
タ位相制御リアクトルの特性は、直線L3となり、
遅れ無効電力の供給範囲は直線L3上の点B3から
点X3までの範囲である。しかも、電力系統側の
電圧が低下しているのに、バイアス設定回路１４
によつて、点B3に相当する遅れ無効電力が供給
される状態になつている。つまり、不必要な遅れ
無効電力の供給がなされていることになる。この
ような時に、負荷の電力系統が遮断された場合、
例えば負荷の電力系統として変換用変圧器と交直
変換器よりなる直流送電系統を想定し、この直流
送電系統が、何らかの理由で負荷遮断を行なつた
場合、フイルタ構成となつているキヤパシタ８が
母線１に残つているので、これにより母線電圧の
上昇をもたらすことになる。そして、母線電圧が
上昇すると、サイリスタ位相制御リアクトルによ
り遅れ無効電力の供給量が増加するが、その増加
幅は、最大で、直線L3の点B3から点X3までの範
囲であり、発生過電圧の抑制に、サイリスタ位相
制御リアクトルのもつ容量を最大限に利用するこ
とができないという不具合がある。
発生し、Vref可変方式によつて、電圧基準値が
（１−α）PUになつたとする。この時のサイリス
タ位相制御リアクトルの特性は、直線L3となり、
遅れ無効電力の供給範囲は直線L3上の点B3から
点X3までの範囲である。しかも、電力系統側の
電圧が低下しているのに、バイアス設定回路１４
によつて、点B3に相当する遅れ無効電力が供給
される状態になつている。つまり、不必要な遅れ
無効電力の供給がなされていることになる。この
ような時に、負荷の電力系統が遮断された場合、
例えば負荷の電力系統として変換用変圧器と交直
変換器よりなる直流送電系統を想定し、この直流
送電系統が、何らかの理由で負荷遮断を行なつた
場合、フイルタ構成となつているキヤパシタ８が
母線１に残つているので、これにより母線電圧の
上昇をもたらすことになる。そして、母線電圧が
上昇すると、サイリスタ位相制御リアクトルによ
り遅れ無効電力の供給量が増加するが、その増加
幅は、最大で、直線L3の点B3から点X3までの範
囲であり、発生過電圧の抑制に、サイリスタ位相
制御リアクトルのもつ容量を最大限に利用するこ
とができないという不具合がある。
本発明の上記の点に鑑みてなされたもので、そ
の目的は、Vref可変方式において、電力系統側
のゆつくりとした電圧変動が1PU以下になつた場
合に、不必要な遅れ無効電力の供給を避けるとと
もに電力系統側の過電圧発生に対しては、より一
層の効果を発揮できるようにした電力系統の無効
電力補償装置を提供するにある。
の目的は、Vref可変方式において、電力系統側
のゆつくりとした電圧変動が1PU以下になつた場
合に、不必要な遅れ無効電力の供給を避けるとと
もに電力系統側の過電圧発生に対しては、より一
層の効果を発揮できるようにした電力系統の無効
電力補償装置を提供するにある。
本発明は、上記目的を達成するために、電力系
統にリアクトルと双方向性サイリスタを直列接続
してなるサイリスタ位相制御リアクトルと電力系
統の電圧を検出する電圧変成器を接続するととも
に前記電圧変成器の出力を１次遅れ回路に導入
し、かつ、前記電圧変成器の出力と前記１次遅れ
回路の出力との差が零となるように前記サイリス
タ位相制御リアクトルの通電電流を制御するよう
にした電力系統の無効電力補償装置において、電
圧設定器と高値選択回路とを設け、前記電圧設定
器の出力と前記１次遅れ回路の出力とを前記高値
選択回路に導入し、前記高値選択回路の出力と前
記電圧変成器の出力との差が零になるように前記
サイリスタ位相制御リアクトルの通電電流を制御
するようにしたものである。
統にリアクトルと双方向性サイリスタを直列接続
してなるサイリスタ位相制御リアクトルと電力系
統の電圧を検出する電圧変成器を接続するととも
に前記電圧変成器の出力を１次遅れ回路に導入
し、かつ、前記電圧変成器の出力と前記１次遅れ
回路の出力との差が零となるように前記サイリス
タ位相制御リアクトルの通電電流を制御するよう
にした電力系統の無効電力補償装置において、電
圧設定器と高値選択回路とを設け、前記電圧設定
器の出力と前記１次遅れ回路の出力とを前記高値
選択回路に導入し、前記高値選択回路の出力と前
記電圧変成器の出力との差が零になるように前記
サイリスタ位相制御リアクトルの通電電流を制御
するようにしたものである。
本発明の一実施例を図面に参照して説明する。
第３図は、本発明による電力系統の無効電力補償
装置の回路図を示すもので第１図と同一箇所には
同一符号を附して説明する。母線１を通じて、電
源系統Ｓと負荷の電力系統Ｌとが接続され、また
この母線１には逆並列のサイリスタ５，６にリア
クトル４が直列に接続されてなるサイリスタ位相
制御リアクトル３およびキヤパシタ８がそれぞれ
遮断器２および７を介して接続されている。この
母線１には電圧変成器９から検出された電圧に基
づいてサイリスタ位相制御リアクトル３を制御す
る制御装置２０が設けられている。この制御装置
２０は電圧変成器９の２次側に２個の加算器１
１，１３定電圧制御回路１５、位相制御回路１６
及びゲート制御回路１７が直列接続されるととも
に一方の加算器１１には１次遅れ回路１２を通つ
た電圧変成器９の出力と電圧基準値設定器１９で
設定された電圧基準値とが高値選択回路１８を介
して減ずるように加算され、また、他方の加算器
１３では加算器１１からの入力がバイアス設定回
路１４で設定されたバイアス値に加算されるよう
に構成されている。加算器１３の出力は定電圧制
御回路１５を介して、位相制御回路１６に入力さ
れ、位相制御回路１６によつてサイリスタ５，６
の点弧位相を演算しゲート制御回路１７を通して
サイリスタ位相制御リアクトル３のサイリスタ
５，６を制御し、これによつて、リアクトル４に
流れる電流が制御される。なお電圧基準値設定器
１９で設定される基準値は電力系統の定格電圧
（1PU）とする。
第３図は、本発明による電力系統の無効電力補償
装置の回路図を示すもので第１図と同一箇所には
同一符号を附して説明する。母線１を通じて、電
源系統Ｓと負荷の電力系統Ｌとが接続され、また
この母線１には逆並列のサイリスタ５，６にリア
クトル４が直列に接続されてなるサイリスタ位相
制御リアクトル３およびキヤパシタ８がそれぞれ
遮断器２および７を介して接続されている。この
母線１には電圧変成器９から検出された電圧に基
づいてサイリスタ位相制御リアクトル３を制御す
る制御装置２０が設けられている。この制御装置
２０は電圧変成器９の２次側に２個の加算器１
１，１３定電圧制御回路１５、位相制御回路１６
及びゲート制御回路１７が直列接続されるととも
に一方の加算器１１には１次遅れ回路１２を通つ
た電圧変成器９の出力と電圧基準値設定器１９で
設定された電圧基準値とが高値選択回路１８を介
して減ずるように加算され、また、他方の加算器
１３では加算器１１からの入力がバイアス設定回
路１４で設定されたバイアス値に加算されるよう
に構成されている。加算器１３の出力は定電圧制
御回路１５を介して、位相制御回路１６に入力さ
れ、位相制御回路１６によつてサイリスタ５，６
の点弧位相を演算しゲート制御回路１７を通して
サイリスタ位相制御リアクトル３のサイリスタ
５，６を制御し、これによつて、リアクトル４に
流れる電流が制御される。なお電圧基準値設定器
１９で設定される基準値は電力系統の定格電圧
（1PU）とする。
次に、本発明による無効電力補償装置の作用に
ついて説明する。
ついて説明する。
今、電力系統側のゆつくりとした電圧変動が
1PUを越えたとすると１次遅れ回路１２の出力
Vrefは1PUを越える。従つて、高値選択回路１
８では１次遅れ回路１２の出力Vrefが選択され、
電圧基準値が1PUを越えた値（１＋α）PUに設
定され、第２図の特性図で直線L1から直線L2に
移行し、電力系統側の過電圧を抑制するために遅
れ無効電力を供給できる範囲を点B2と点X2の範
囲へ広げるように機能することは従来と同様であ
る。
1PUを越えたとすると１次遅れ回路１２の出力
Vrefは1PUを越える。従つて、高値選択回路１
８では１次遅れ回路１２の出力Vrefが選択され、
電圧基準値が1PUを越えた値（１＋α）PUに設
定され、第２図の特性図で直線L1から直線L2に
移行し、電力系統側の過電圧を抑制するために遅
れ無効電力を供給できる範囲を点B2と点X2の範
囲へ広げるように機能することは従来と同様であ
る。
他方、電力系統側のゆつくりとした電圧変動
が、1PU以下の場合には、１次遅れ回路１２の出
力Vrefは1PU以下の（１−α）PUとなる。この
ため高値選択回路１８では、電圧基準設定器１９
によつて設定された1PUが選択される。そうする
と第２図の特性図において、直線L1から直線L3
に移行することはなく直線L1がそのまま保持さ
れることになり、第２図の特性図から明らかなよ
うに、電力系統側の過電圧に対する余裕が、直線
L1上の点Ｃから点X1までとなり、直線L3に移行
した場合の点B3から点X3までの範囲より大きく
なる。つまり、電力系統のゆつくりとした電圧低
下時に、突発的に生じた過電圧に対する抑制効果
が、従来のVref可変方式に較べて大きいものと
なる。
が、1PU以下の場合には、１次遅れ回路１２の出
力Vrefは1PU以下の（１−α）PUとなる。この
ため高値選択回路１８では、電圧基準設定器１９
によつて設定された1PUが選択される。そうする
と第２図の特性図において、直線L1から直線L3
に移行することはなく直線L1がそのまま保持さ
れることになり、第２図の特性図から明らかなよ
うに、電力系統側の過電圧に対する余裕が、直線
L1上の点Ｃから点X1までとなり、直線L3に移行
した場合の点B3から点X3までの範囲より大きく
なる。つまり、電力系統のゆつくりとした電圧低
下時に、突発的に生じた過電圧に対する抑制効果
が、従来のVref可変方式に較べて大きいものと
なる。
第４図は本発明の他の実施例を示すもので、前
記実施例と同一箇所には同一符号を附して説明す
る。
記実施例と同一箇所には同一符号を附して説明す
る。
母線１を介して電源系統Ｓと負荷の電力系統Ｌ
とが接続され、また、この母線１には、逆並列の
サイリスタ５，６にリアクトル４が直列に接続さ
れているサイリスタ位相制御リアクトル３および
キヤパシタ８がそれぞれ遮断器２および７を介し
て接続されている。この母線１には電圧変成器９
から検出された電圧に基づいてサイリスタ位相制
御リアクトル３を制御する制御装置２１が設けら
れており、そして、この制御装置２１は電圧変成
器９の２次側に２個の加算器１１，１３、定電圧
制御回路１５、位相制御回路１６及びゲート制御
回路１７が直列接続されるとともに一方の加算器
１１には１次遅れ回路１２を通つた電圧変成器９
の出力と電圧基準値設定器１９で設定された電圧
基準値とが高値選択回路１８を介して減ずるよう
に加算し、また他方の加算器１３には加算器１１
の出力がバイアス設定回路２２で設定されたバイ
アス値に加算されるように構成されている。この
バイアス設定回路２２には１次遅れ回路１２の出
力を与えるように構成しており、この出力が1PU
以上ならば、第２図中の点B1または点B2に相当
するバイアス値を加算器１３に与える。また、１
次遅れ回路１２の出力が1PU未満ならば、加算器
１３に与えるバイアス値は０とする。
とが接続され、また、この母線１には、逆並列の
サイリスタ５，６にリアクトル４が直列に接続さ
れているサイリスタ位相制御リアクトル３および
キヤパシタ８がそれぞれ遮断器２および７を介し
て接続されている。この母線１には電圧変成器９
から検出された電圧に基づいてサイリスタ位相制
御リアクトル３を制御する制御装置２１が設けら
れており、そして、この制御装置２１は電圧変成
器９の２次側に２個の加算器１１，１３、定電圧
制御回路１５、位相制御回路１６及びゲート制御
回路１７が直列接続されるとともに一方の加算器
１１には１次遅れ回路１２を通つた電圧変成器９
の出力と電圧基準値設定器１９で設定された電圧
基準値とが高値選択回路１８を介して減ずるよう
に加算し、また他方の加算器１３には加算器１１
の出力がバイアス設定回路２２で設定されたバイ
アス値に加算されるように構成されている。この
バイアス設定回路２２には１次遅れ回路１２の出
力を与えるように構成しており、この出力が1PU
以上ならば、第２図中の点B1または点B2に相当
するバイアス値を加算器１３に与える。また、１
次遅れ回路１２の出力が1PU未満ならば、加算器
１３に与えるバイアス値は０とする。
次に、その作用を説明すると、電力系統のゆつ
くりした電圧変化が1PU以上になつたとすると、
１次遅れ回路１２の出力は1PUを越える。従つ
て、高値選択回路１８では１次遅れ回路１２の出
力が選択され、電圧基準値が1PUを越えた値（１
＋α）PUに設定され第２図の特性図で直線L1か
ら直線L2に移行し、電力系統側の過電圧を抑制
するために遅れ無効電力を供給できる範囲が点
B2から点X2の範囲となり、広がることは前記実
施例の場合と同様である。
くりした電圧変化が1PU以上になつたとすると、
１次遅れ回路１２の出力は1PUを越える。従つ
て、高値選択回路１８では１次遅れ回路１２の出
力が選択され、電圧基準値が1PUを越えた値（１
＋α）PUに設定され第２図の特性図で直線L1か
ら直線L2に移行し、電力系統側の過電圧を抑制
するために遅れ無効電力を供給できる範囲が点
B2から点X2の範囲となり、広がることは前記実
施例の場合と同様である。
一方、電力系統のゆつくりとした電圧変化が
1PU未満になつたとすると、１次遅れ回路１２の
出力も1PU未満となり、加算器１３に与えるバイ
アス値は０となるため、第２図の点Y1でサイリ
スタ位相制御リアクトル３は待機していることに
なる。つまり電力系統の電圧が低下している時
に、不必要な遅れ無効電力を供給することがなく
なるとともに過電圧発生に対しては、最大の遅れ
無効電力を供給できる状態を保持していることに
なる。これをリアクトル通過電流で言えば、第２
図中の点Y1から点X1までの広い範囲に亘つて供
給できることになる。
1PU未満になつたとすると、１次遅れ回路１２の
出力も1PU未満となり、加算器１３に与えるバイ
アス値は０となるため、第２図の点Y1でサイリ
スタ位相制御リアクトル３は待機していることに
なる。つまり電力系統の電圧が低下している時
に、不必要な遅れ無効電力を供給することがなく
なるとともに過電圧発生に対しては、最大の遅れ
無効電力を供給できる状態を保持していることに
なる。これをリアクトル通過電流で言えば、第２
図中の点Y1から点X1までの広い範囲に亘つて供
給できることになる。
なお、前記各実施例の説明では、電圧基準設定
器で設定する値は、電力系統の定格電圧値である
1PUとしたが、この設定値は、1PUに限定する必
要はなく、電力系統の特性に合わせて自由に選択
できることは言うまでもない。
器で設定する値は、電力系統の定格電圧値である
1PUとしたが、この設定値は、1PUに限定する必
要はなく、電力系統の特性に合わせて自由に選択
できることは言うまでもない。
本発明によると、電力系統のゆつくりとした電
圧低下時に、突発的に発生する過電圧に対する抑
制効果を大きくすることができる。さらに、電力
系統電圧の低下時の不必要な無効電力供給を減ら
すとともにサイリスタ位相制御リアクトルの損失
を低減させることができる。
圧低下時に、突発的に発生する過電圧に対する抑
制効果を大きくすることができる。さらに、電力
系統電圧の低下時の不必要な無効電力供給を減ら
すとともにサイリスタ位相制御リアクトルの損失
を低減させることができる。
第１図は、従来のVref可変方式のサイリスタ
位相制御リアクトル回路図、第２図はサイリスタ
位相制御リアクトルの特性図、第３図及び第４図
はそれぞれ本発明の異なる実施例の回路図であ
る。 Ｓ……電源系統、Ｌ……負荷の電力系統、１…
…母線、２，７……遮断器、３……サイリスタ位
相制御リアクトル、８……キヤパシタ、９……電
圧変成器、１０，２０，２１……制御装置、１
１，１３……加算器、１２……１次遅れ回路、１
４，２２……バイアス値設定回路、１５……定電
圧制御回路、１６……位相制御回路、１７……ゲ
ート制御回路、１８……高値選択回路、１９……
電圧基準値設定器。
位相制御リアクトル回路図、第２図はサイリスタ
位相制御リアクトルの特性図、第３図及び第４図
はそれぞれ本発明の異なる実施例の回路図であ
る。 Ｓ……電源系統、Ｌ……負荷の電力系統、１…
…母線、２，７……遮断器、３……サイリスタ位
相制御リアクトル、８……キヤパシタ、９……電
圧変成器、１０，２０，２１……制御装置、１
１，１３……加算器、１２……１次遅れ回路、１
４，２２……バイアス値設定回路、１５……定電
圧制御回路、１６……位相制御回路、１７……ゲ
ート制御回路、１８……高値選択回路、１９……
電圧基準値設定器。
Claims (1)
- １ 電力系統に、リアクトルと双方向性サイリス
タを直接接続してなるサイリスタ位相制御リアク
トルと電力系統の電圧を検出する電圧変成器を接
続するとともに前記電圧変成器の出力を１次遅れ
回路に導入し、かつ前記電圧変成器の出力と前記
１次遅れ回路の出力との差が零となるように前記
サイリスタ位相制御リアクトルの通電電流を制御
するようにした電力系統の無効電力補償装置にお
いて、電圧設定器と高値選択回路とを設け、前記
電圧設定器の出力と前記１次遅れ回路の出力とを
前記高値選択回路に導入し、前記高値選択回路の
出力と前記電圧変成器の出力との差が零になるよ
うに前記サイリスタ位相制御リアクトルの通電電
流を制御するようにしたことを特徴とする電力系
統の無効電力補償装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58017431A JPS59149742A (ja) | 1983-02-07 | 1983-02-07 | 電力系統の無効電力補償装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58017431A JPS59149742A (ja) | 1983-02-07 | 1983-02-07 | 電力系統の無効電力補償装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59149742A JPS59149742A (ja) | 1984-08-27 |
| JPH0443286B2 true JPH0443286B2 (ja) | 1992-07-16 |
Family
ID=11943832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58017431A Granted JPS59149742A (ja) | 1983-02-07 | 1983-02-07 | 電力系統の無効電力補償装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59149742A (ja) |
-
1983
- 1983-02-07 JP JP58017431A patent/JPS59149742A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59149742A (ja) | 1984-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4028614A (en) | High speed control of reactive power for voltage stabilization in electric power systems | |
| JPH0145297B2 (ja) | ||
| JPS60237821A (ja) | 静止形無効電力補償装置 | |
| JPH09182294A (ja) | 力率調整装置 | |
| JPH0443286B2 (ja) | ||
| JPS6232811B2 (ja) | ||
| JPS6132915B2 (ja) | ||
| JPH06233530A (ja) | 負荷電流の検出を利用したｄｃ／ｄｃコンバータの可変ゲイン電圧制御系 | |
| JP2672621B2 (ja) | 静止形無効電力補償装置 | |
| JP2606946Y2 (ja) | 電圧変動抑制装置の制御装置 | |
| JPH0353872B2 (ja) | ||
| JPH08214459A (ja) | 無効電力補償装置の制御装置 | |
| JPS61156320A (ja) | 静止形無効電力補償装置 | |
| JPH0731562B2 (ja) | 電力系統の力率改善装置 | |
| JPH04125031A (ja) | 無効電力補償装置の制御方式 | |
| JPH0670016U (ja) | 無効電力補償装置の制御方式 | |
| JPS6315822B2 (ja) | ||
| JPH0584524B2 (ja) | ||
| SU1713014A1 (ru) | Способ автоматического регулировани напр жени трансформатора | |
| JPH07104742B2 (ja) | 無効電力補償装置 | |
| JPH0744788B2 (ja) | 無効電力補償装置の制御方式 | |
| JPS6043720A (ja) | 静止形無効電力補償装置 | |
| JPS6194124A (ja) | ハイブリツド式静止形無効電力補償装置 | |
| JPH04372008A (ja) | 無効電力補償装置の制御方式 | |
| JPH0412484B2 (ja) |