JPH0443397A - Graphic display device - Google Patents
Graphic display deviceInfo
- Publication number
- JPH0443397A JPH0443397A JP2151862A JP15186290A JPH0443397A JP H0443397 A JPH0443397 A JP H0443397A JP 2151862 A JP2151862 A JP 2151862A JP 15186290 A JP15186290 A JP 15186290A JP H0443397 A JPH0443397 A JP H0443397A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image memory
- memory
- graphic data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 claims abstract description 10
- 239000000284 extract Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、イメージ図形とベクタ図形を画像メモリに転
送し、イメージ図形とベクタ図形を同時にラスタースキ
ャンディスプレイに表示する、主に大量図形データを扱
うマツピング向は図形表示装置に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention is mainly used for processing large amounts of graphic data by transferring image figures and vector figures to an image memory and simultaneously displaying the image figures and vector figures on a raster scan display. The mapping direction dealt with is related to graphical display devices.
本発明は、画像メモリに蓄えられた画像データをラスタ
ースキャンディスプレイに表示する装置において、画像
データを蓄える画像メモリとは別に、スキャナー等でピ
クセルで表現されたイメージ図形を大量に保持できるイ
メージメモリと、該イメージメモリの制御回路、および
イメージメモリから画像メモリに高速にピクセル転送す
る高速イメージ転送バスと、さらにイメージメモリとは
別に、論理的なベクタ図形を保持するセグメントメモリ
と、該セグメントメモリの制御回路により、イメージ図
形とヘクタ図形を同時に画像メモリに転送し、イメージ
図形とベクタ図形を同時にラスタースキャンディスプレ
イに表示するようにしたものである。In a device for displaying image data stored in an image memory on a raster scan display, the present invention provides an image memory that can hold a large amount of image figures expressed in pixels by a scanner or the like, in addition to an image memory that stores image data. , a control circuit for the image memory, a high-speed image transfer bus that transfers pixels from the image memory to the image memory at high speed, a segment memory that holds logical vector figures separate from the image memory, and control of the segment memory. The circuit simultaneously transfers the image figure and the hector figure to the image memory, and displays the image figure and the vector figure simultaneously on the raster scan display.
C従来の技術〕
従来のマンピング向は図形表示装置においては大量の図
形データを、全てイメージ図形データとするか、または
、全てベクタ図形データとして処理してきた。全てイメ
ージ図形データとして処理するものの中には高速な表示
を表現しているものがあるが、イメージ図形データであ
るが故に、図形編集が困難であるという問題が発生して
いる。C. Prior Art] In conventional manipulating devices, a large amount of graphic data has been processed entirely as image graphic data or as vector graphic data. Some items that are processed entirely as image graphic data express high-speed display, but because they are image graphic data, there is a problem in that graphic editing is difficult.
図形編集を可能にするために、全てベクタ図形データで
扱うのが最もよい方法であるが、データ量が膨大となる
こと、データ入力のコストが高いこと、図形表示が遅い
こと、および風景などのイメージ描画の表現が困難であ
ること等の問題が発生している。これらの問題について
は、それぞれの問題は個々に改善されてきているものの
、現実的なものではなかった。In order to make it possible to edit figures, the best way is to handle everything as vector figure data, but the amount of data is huge, the cost of data input is high, the figure display is slow, and Problems such as difficulty in expressing images have occurred. Although each of these problems has been improved individually, they are not realistic.
本発明は、イメージ図形データとベクタ図形データの前
記問題点を個々に解決しようとするものではなく、イメ
ージ図形データとベクタ図形データのそれぞれの長所を
生かし、それぞれの問題点を互いに補助するために、イ
メージ図形データとベクタ図形データを同時に処理する
図形表示装置を提供するものである。これにより、図形
編集の対象となる図形データはベクタ図形データとして
、また編集後の図形データや風景等のイメージ描写は、
イメージ図形データとして扱い、総合効率のより図形表
示装置を表現するものである。The present invention does not attempt to solve the above-mentioned problems of image graphic data and vector graphic data individually, but to take advantage of the respective strengths of image graphic data and vector graphic data and mutually assist each other in solving their respective problems. , provides a graphic display device that simultaneously processes image graphic data and vector graphic data. As a result, the graphic data that is subject to graphic editing is treated as vector graphic data, and the graphic data and image depictions of landscapes etc. after editing are
It is treated as image graphic data and represents a graphic display device with better overall efficiency.
従来の問題点を解決するために、本発明はラスタースキ
ャンディスプレイに画像を表示するための画像メモリの
書込み・読み出し制御を行う画像メモリ制御装置、およ
び上記画像メモリとは別に、ピクセルデータで表現され
たイメージ図形データを大量に保持できるイメージメモ
リとイメージメモリへの書き込み・読み出し制御を行う
・イメージメモリ制御回路、さらにイメージメモリとは
別に、論理的なベクタ図形データを保持できるセグメン
トメモリと、セグメントメモリへの書き込み・読み出し
制御を行うセグメント制御回路、さらに上記画像メモリ
制御回路、イメージ制御回路、およびセグメント制御回
路に対して起動命令を発行するマイクロプロセッサと、
画像メモリに蓄えられた画像データをラスタースキャン
ディスプレイに表示するための表示制御を行うビデオI
/Fとで構成されている。In order to solve the conventional problems, the present invention provides an image memory control device that controls writing and reading of an image memory for displaying images on a raster scan display, and an image memory control device that controls writing and reading of an image memory for displaying images on a raster scan display, and an image memory control device that is expressed in pixel data separately from the image memory. An image memory that can hold a large amount of image graphic data, an image memory control circuit that controls writing and reading from the image memory, and a segment memory that can hold logical vector graphic data, separate from the image memory. a segment control circuit that controls writing to and reading from the image memory control circuit, and a microprocessor that issues startup instructions to the image memory control circuit, the image control circuit, and the segment control circuit;
Video I that performs display control to display image data stored in image memory on a raster scan display
/F.
(作用〕
上記構成により、イメージ図形データはイメージメモリ
よりイメージメモリ制御回路と画像メモリ制御回路を介
して、画像メモリへ、またベクタ図形データはセグメン
トメモリよりセグメント制御回路と画像メモリ制御回路
を介して、画像メモリへ転送され、イメージ図形データ
とベクタ図形データを同時に表示を行うことができる。(Function) With the above configuration, image graphic data is transmitted from the image memory to the image memory via the image memory control circuit and the image memory control circuit, and vector graphic data is transmitted from the segment memory to the image memory control circuit and the image memory control circuit. , are transferred to the image memory, and the image graphic data and vector graphic data can be displayed simultaneously.
以下、本発明の実施例を図面に基づいて説明する。第1
図において、ラスタースキャンディスプレイに表示され
る画像データは画像メモリ制御回路5の制御により画像
メモリ6に蓄えられ・ビデオI/F9によって画面上に
表示される。一方、記憶装置2からシステムバス14を
介して転送されるピクセル表現された前記イメージ図形
データ11は、イメージメモリ制御回路3により上記画
像メモリ6の数倍から数十倍分のブータボ■域を持つイ
メージメモリ4に書き込まれる。さらに、イメージメモ
リ制御回路3と画像メモリ制御回路5とは、イメージメ
モリ4に保持されているイメージ図形データを高速にピ
クセル転送する高速イメージ転送バス12によって接続
されている。次に、記憶装置2からシステムバス14を
介して転送される論理的なベクタ図形データ13は、セ
グメントメモリ制御回路7によりセグメントメモリ8に
書き込まれる。マイクロプロセッサ1は画像メモリ制御
回路5、イメージメモリ制御回路3およびセグメントメ
モリ制御回路7に対する起動命令の発行、さらに記憶装
置2とイメージメモリ制御回路3.セグメントメモリ制
御回路7および画像メモリ制御回路5とのインターフェ
ース制御を行う。Embodiments of the present invention will be described below based on the drawings. 1st
In the figure, image data displayed on a raster scan display is stored in an image memory 6 under the control of an image memory control circuit 5 and displayed on the screen by a video I/F 9. On the other hand, the pixel-expressed image graphic data 11 transferred from the storage device 2 via the system bus 14 is controlled by the image memory control circuit 3 to have an area several times to several tens of times larger than the image memory 6. It is written into the image memory 4. Furthermore, the image memory control circuit 3 and the image memory control circuit 5 are connected by a high-speed image transfer bus 12 that transfers image graphic data held in the image memory 4 pixel-wise at high speed. Next, the logical vector graphic data 13 transferred from the storage device 2 via the system bus 14 is written into the segment memory 8 by the segment memory control circuit 7. The microprocessor 1 issues startup commands to the image memory control circuit 5, image memory control circuit 3, and segment memory control circuit 7, and also issues start-up commands to the image memory control circuit 5, image memory control circuit 3, and segment memory control circuit 7, and also issues startup instructions to the storage device 2 and the image memory control circuit 3. It performs interface control with the segment memory control circuit 7 and the image memory control circuit 5.
第2図は、第1図で示したハードウェア構成によるイメ
ージ図形データとベクタ図形データの同時表示の説明図
を示したものである。FIG. 2 is an explanatory diagram of simultaneous display of image graphic data and vector graphic data using the hardware configuration shown in FIG.
あらかじめ、図形編集が必要な図形データは第1図に示
すセグメントメモリ8にベクタ図形データとして、また
その他の図形データは第1図に示すイメージメモリ4に
イメージ図形データとして格納されている。ここで、イ
メージメモリ21内の表示したいイメージ図形データの
領域を頂点ABCDで示したjJMとすると、該データ
研域内のイメージ図形データは第1図に示す高速イメー
ジ転送バス12を介して画像メモリ6に転送される。In advance, graphic data that requires graphic editing is stored in the segment memory 8 shown in FIG. 1 as vector graphic data, and other graphic data is stored in the image memory 4 shown in FIG. 1 as image graphic data. Here, if the area of image graphic data to be displayed in the image memory 21 is jJM indicated by the vertex ABCD, the image graphic data in the data research area is transferred to the image memory 6 via the high speed image transfer bus 12 shown in FIG. will be forwarded to.
方、セグメントメモリ22内の表示したいベクタ図形デ
ータEは第1図に示すシステムバス14を介して第1図
に示す画像メモリ6に転送される。そして、表示したい
イメージ図形データとベクタ図形データは同時に画像メ
モリ23に転送されてラスクースキャンデイスプレィに
表示される。On the other hand, vector graphic data E to be displayed in the segment memory 22 is transferred to the image memory 6 shown in FIG. 1 via the system bus 14 shown in FIG. The image graphic data and vector graphic data to be displayed are simultaneously transferred to the image memory 23 and displayed on the Lascouscan display.
以上説明したように、本発明の図形表示装置では画像メ
モリとは別にイメージメモリおよびセグメントメモリを
設けることにより、任意のイメージ図形データとベクタ
図形データを同時にラスタースキャンディスプレイに表
示することができる。As explained above, in the graphic display device of the present invention, by providing an image memory and a segment memory separately from the image memory, arbitrary image graphic data and vector graphic data can be simultaneously displayed on a raster scan display.
そのため、地図情報処理のように大量な図形データを扱
い、かつ図形編集が必要な場合は、効率よくイメージ図
形とベクタ図形を切り分け、本装置を利用することによ
り、地図情報に関する処理にも多大な効果が上がる。Therefore, when handling a large amount of graphic data and needing graphic editing, such as in map information processing, by efficiently separating image shapes and vector shapes and using this device, a large amount of processing related to map information can be performed. The effect increases.
第1図は本発明のイメージ図形とベクタ図形を同時表示
する図形表示装置のハードウェア構成図、第2図は同時
表示を説明する図である。
!・・・マイクロプロセンサ
2・・・記憶装置
3・・・イメージメモリ制御回路
4・ ・イメージメモリ
5・・・画像メモリ制御回路
6・ ・・画像メモリ
7・・・セグメントメモリ制jHIgJB8・ ・セ
グメントメモリ
9−・・ビデオl/F
lO・・・画像データ
11・・・イメージ図形データ
12・・・イメージ転送バス
13・・・ベクタ図形データ
14・ ・ンステムバス
21・・・イメージメモリ
22・・・セグメントメモリ
23・・・画像メモリ
以上
出願人 セイコー電子工業株式会社
代理人 弁理士 林 敬 之 助FIG. 1 is a hardware configuration diagram of a graphic display device for simultaneously displaying image graphics and vector graphics according to the present invention, and FIG. 2 is a diagram illustrating simultaneous display. ! ...Micro processor sensor 2...Storage device 3...Image memory control circuit 4...Image memory 5...Image memory control circuit 6...Image memory 7...Segment memory system jHIgJB8...Segment Memory 9...Video l/F lO...Image data 11...Image figure data 12...Image transfer bus 13...Vector figure data 14...Stem bus 21...Image memory 22... Segment memory 23...Image memory and above Applicant: Seiko Electronic Industries Co., Ltd. Patent attorney: Keinosuke Hayashi
Claims (1)
ディスプレイに表示する図形表示装置において、上記画
像メモリとは別にスキャナー等によりピクセルデータで
表現されたイメージ図形を保持するイメージメモリと、
上記イメージメモリのタイミング制御を行う制御回路と
、イメージメモリから画像メモリにピクセルデータで表
現されたイメージ図形を高速にピクセル転送する高速イ
メージ転送バスと、さらに、イメージメモリとは別に論
理的なベクタ図形を保持するセグメントメモリと、上記
セグメントメモリのタイミング制御を行う制御回路を有
し、イメージメモリ内の任意のイメージ図形と、セグメ
ントメモリ内の任意のベクタ図形を抽出して、画像メモ
リに上記イメージ図形とベクタ図形を同時に転送し、ラ
スタースキャンディスプレイにイメージ図形とベクタ図
形を同時に表示することを特徴とする図形表示装置。In a graphic display device that displays graphic data stored in an image memory on a raster scan display, an image memory that holds image graphics expressed in pixel data by a scanner or the like, separate from the image memory;
A control circuit that controls the timing of the image memory, a high-speed image transfer bus that transfers image figures represented by pixel data from the image memory to the image memory at high speed, and a logical vector figure separate from the image memory. and a control circuit that controls the timing of the segment memory, extracts any image figure in the image memory and any vector figure in the segment memory, and stores the above image figure in the image memory. A figure display device characterized by simultaneously transferring image figures and vector figures and displaying image figures and vector figures simultaneously on a raster scan display.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2151862A JPH0443397A (en) | 1990-06-11 | 1990-06-11 | Graphic display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2151862A JPH0443397A (en) | 1990-06-11 | 1990-06-11 | Graphic display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0443397A true JPH0443397A (en) | 1992-02-13 |
Family
ID=15527868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2151862A Pending JPH0443397A (en) | 1990-06-11 | 1990-06-11 | Graphic display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0443397A (en) |
-
1990
- 1990-06-11 JP JP2151862A patent/JPH0443397A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6324419A (en) | Composite document processor | |
| JPS6158083A (en) | High speed memory system, data processing method and memory segment | |
| JPH0443397A (en) | Graphic display device | |
| JPH0636142B2 (en) | Display controller | |
| JPH0683977A (en) | Plotting system | |
| US6489967B1 (en) | Image formation apparatus and image formation method | |
| JPS6362079A (en) | Graphic display | |
| JPH01199280A (en) | Sequential mask arithmetic processing system | |
| JPS6290772A (en) | Three dimentional object display processing system | |
| JPS6345682A (en) | Picture display control system | |
| JPS6237781A (en) | Picture display device with partial magnifying function | |
| JPH0830798A (en) | Antialiasing method | |
| JPH0584940B2 (en) | ||
| JPH0279175A (en) | Image data processing system | |
| JPH036510B2 (en) | ||
| JPS6224375A (en) | Filtering control system | |
| JPH02161496A (en) | Graphic processor | |
| JPH02275495A (en) | Scrolling system for image display device | |
| JPH0685187B2 (en) | Frame memory | |
| JPH03189692A (en) | Image display device | |
| JPH09166975A (en) | Picture generation device and picture generation method | |
| JPS636684A (en) | Multi-image control device | |
| JPS59225474A (en) | Parallel processing unit of graphic information | |
| JPH06149225A (en) | Display device | |
| JPS63123176A (en) | graphics display device |