JPH0443398A - sound effect adding device - Google Patents
sound effect adding deviceInfo
- Publication number
- JPH0443398A JPH0443398A JP2149809A JP14980990A JPH0443398A JP H0443398 A JPH0443398 A JP H0443398A JP 2149809 A JP2149809 A JP 2149809A JP 14980990 A JP14980990 A JP 14980990A JP H0443398 A JPH0443398 A JP H0443398A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sound
- sound effect
- output
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Reverberation, Karaoke And Other Acoustics (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、ディジタル・シグナル・プロセッサ(以下、
DS・プロセッサと略す)を用いて電子楽器等から生成
される楽音に、所望の効果音を付加する効果音付加装置
に関する。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a digital signal processor (hereinafter referred to as
The present invention relates to a sound effect adding device that adds desired sound effects to musical sounds generated from an electronic musical instrument or the like using a DS processor (abbreviated as DS processor).
(従来の技術)
従来から、電子楽器等の出力に残響音等の効果音を付加
する効果音付加装置がある。(Prior Art) Conventionally, there has been a sound effect adding device that adds sound effects such as reverberation to the output of an electronic musical instrument or the like.
そのような効果音付加装置は、種々の独立した効果音に
対応する複数のプログラムを設けており、したがって効
果音を複数のうちから選択付加するには、規模が大きく
なる欠点があったが、近年のDS・プロセッサの開発に
より複数の効果音をプログラムによって合成、制御する
ことによっC小規模な効果音付加装置の構成が可能にな
ってきている。Such sound effect adding devices are provided with a plurality of programs corresponding to various independent sound effects, and therefore have the disadvantage that the scale becomes large when selecting and adding sound effects from among the plurality of sound effects. With the recent development of DS/processors, it has become possible to construct a small-scale sound effect adding device by synthesizing and controlling a plurality of sound effects using a program.
(発明が解決しようとする課題)
しかしながら、そのようなりS・プロセッサは、上記、
効果音付加装置において楽音信号のディジタル的な演算
処理をするのみでなく、各種の演算処理や、外部機器の
制御、マイクロコンピュータとの通信なども可能である
。しかし、−船釣には上記、効果音付加装置は効果音を
付加した楽音演奏中、言換えると楽音信号の演算処理中
には、処理の大きな他の演算や制御等の別処理を同時に
行なうことはない。(Problems to be Solved by the Invention) However, such an S processor does not require the above-mentioned
The sound effect adding device not only performs digital arithmetic processing on musical sound signals, but also performs various arithmetic processing, controls external equipment, and communicates with a microcomputer. However, when fishing on a boat, the sound effect adding device described above must perform other processing such as other large calculations or control at the same time while playing musical tones with added sound effects, in other words, while performing calculations on musical sound signals. Never.
その理由はDS・プロセッサが、通常1サンプリング周
期によって1サイクルの命令の実行を繰返しているため
、その間に他の大きな処理量の命令を実行すると、命令
のサイクルがサンプリング周期を越えてしまい、効果的
に発音しなかったり。The reason for this is that the DS/processor normally repeats the execution of one cycle of instructions in one sampling period, so if another instruction with a large amount of processing is executed in the meantime, the instruction cycle will exceed the sampling period, resulting in no effect. I didn't pronounce it properly.
ノイズが発生したりするからである。その場合、通常、
−時的に消音して上記楽音信号の演算処理を中止した後
、上記の別処理を実行後、再度上記。This is because noise may be generated. In that case, usually
- After temporarily muting the sound and canceling the arithmetic processing of the musical tone signal, performing the above separate processing, and then repeating the above again.
楽音信号の演算処理を実行している。しかしながら、発
音中に一時的に消音するのは極めて不自然である。Performs arithmetic processing on musical tone signals. However, it is extremely unnatural to temporarily mute the sound during pronunciation.
本発明は、上記に鑑み、自然な発音状態を維持しながら
、他の別処理を実行してもノイズ等を発生しない、効果
音付加装置の提供を目的とする。SUMMARY OF THE INVENTION In view of the above, it is an object of the present invention to provide a sound effect adding device that does not generate noise even when other processing is performed while maintaining a natural sounding state.
(課題を解決するための手段)
本発明は上記の目的を、効果音付加装置において、楽音
信号の演算処理結果を複数記憶する出力レジスタを有し
、効果音付加装置が他の機器のための処理を行なう場合
は、判別用のデータを上記出力レジスタに記憶させ、そ
の記憶した判別用データの前後のデータから、上記、他
の処理をすることによって欠落する付加音形成のデータ
を補間形成する構成を備えて達成する。(Means for Solving the Problems) The present invention achieves the above object by providing a sound effect adding device with an output register for storing a plurality of arithmetic processing results of a musical sound signal, so that the sound effect adding device can be used for other devices. When performing processing, data for discrimination is stored in the above output register, and additional sound formation data that is missing due to the above and other processing is interpolated from data before and after the stored discrimination data. Achieve with configuration.
(作 用)
上記1本発明によれば、楽音発生中に他の大きな処理量
のプログラムを実行しても、ノイズ等が発生しない効果
音付加装置が実現される。(Function) According to the first aspect of the present invention, a sound effect adding device that does not generate noise even if another program with a large processing amount is executed while musical sounds are being generated is realized.
(実施例) 以下、本発明を図面を用いて説明する。(Example) Hereinafter, the present invention will be explained using the drawings.
第1図は本発明の一実施例の構成を示すブロック図で、
1は楽音信号発生回路、2はA/D変換器、3は効果音
選択回路、4はサンプリングクロック発生回路、5はD
S・プロセッサ、6は制御プログラムメモリ、7はデー
タメモリ、8はD/A変換器、9.lOはLPF(ロー
パスフィルタ)である。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
1 is a musical tone signal generation circuit, 2 is an A/D converter, 3 is a sound effect selection circuit, 4 is a sampling clock generation circuit, and 5 is a D
S. processor, 6 a control program memory, 7 a data memory, 8 a D/A converter, 9. lO is an LPF (low pass filter).
楽音信号発生回路1は電子楽器等で鍵盤情報などに対応
する楽音信号を発生する回路であり、その出力はA/D
変換器2において、サンプリングクロック発生回路4か
ら供給されるサンプリングクロックによってサンプリン
グされてディジタル変換され、シリアルにDS・プロセ
ッサ5に出力される。効果音選択回路3は楽音信号に付
加する所望の効果音を選択するための回路で、効果音を
指定するための効果音指定スイッチ回路と、効果音、及
び遅延時間に関するパラメータ、および演算係数に関す
るパラメータのデータを形成するデータ形成回路から構
成され、その形成したデータはDS・プロセッサ5に供
給される。The musical tone signal generation circuit 1 is a circuit that generates a musical tone signal corresponding to keyboard information etc. in an electronic musical instrument, etc., and its output is an A/D
In the converter 2, the signal is sampled by the sampling clock supplied from the sampling clock generation circuit 4, converted into digital data, and serially outputted to the DS/processor 5. The sound effect selection circuit 3 is a circuit for selecting a desired sound effect to be added to a musical sound signal, and includes a sound effect designation switch circuit for specifying the sound effect, parameters regarding the sound effect, delay time, and calculation coefficients. It is composed of a data forming circuit that forms parameter data, and the formed data is supplied to the DS processor 5.
サンプリングクロック発生回路4はA/D変換器2、D
S・プロセッサ5、及びD/A変換器8に供給され、そ
れぞれの同期をとっている。The sampling clock generation circuit 4 includes A/D converters 2 and D.
The signal is supplied to the S-processor 5 and the D/A converter 8 and synchronized with each other.
DS・プロセッサ5にディジタル楽音信号を演算処理し
て出力する。A/D変換器2から入力されるディジタル
楽音信号を、効果音選択回路3から入力されるデータに
基づき、制御プログラムメモリ6から出力される制御プ
ログラムにしたがって、データメモリ7に対して書き込
み、読み出しを行なったり、演算をしたりして所望の効
果音を付加したディジタル楽音信号を形成し、D/A変
換器8に出力する。また、DS・プロセッサ5はサンプ
リングクロック発生回路4により発生した1サンプリン
グ周期で、制御プログラムメモリ6から出力される1サ
イクルのプログラムを実行している。The digital musical tone signal is processed and output to the DS processor 5. The digital musical tone signal inputted from the A/D converter 2 is written into and read out from the data memory 7 based on the data inputted from the sound effect selection circuit 3 and according to the control program outputted from the control program memory 6. and calculations to form a digital musical tone signal to which desired sound effects have been added, and output it to the D/A converter 8. Further, the DS processor 5 executes one cycle of the program outputted from the control program memory 6 in one sampling period generated by the sampling clock generation circuit 4.
制御プログラムメモリ6は効果音選択回路3により選択
される効果音を形成するために複数の制御プログラムを
記憶しており、効果音選択回路3により選択されて、効
果音に対応する制御プログラムを出力する。データメモ
リ7はDS・フロセッサ5によって制御されており、上
記制御プログラムによってデータの書き込み、読み出し
が行なわれる。D/A変換器8はDS・プロセッサ5か
ら入力されるディジタル楽音信号をサンプリングクロッ
ク発生回路4により発生するサンプリングクロックの1
/2のタイミングで、RchとL c hのチャネルに
振分け、アナログ信号に変換してLPF9,10に出力
し、それぞれ所定の高域周波数がカセットされて出力さ
れる。また、DS・プロセッサ5は外部機器を制御する
ための外部機器制御信号の入出力ボートを備えている。The control program memory 6 stores a plurality of control programs for forming the sound effects selected by the sound effect selection circuit 3, and outputs the control programs corresponding to the sound effects selected by the sound effect selection circuit 3. do. The data memory 7 is controlled by the DS processor 5, and data is written and read according to the control program described above. The D/A converter 8 converts the digital musical tone signal input from the DS processor 5 into one of the sampling clocks generated by the sampling clock generation circuit 4.
At the timing of /2, the signals are divided into Rch and Lch channels, converted into analog signals, and outputted to LPFs 9 and 10, and respective predetermined high frequencies are cassetted and outputted. The DS processor 5 also includes an input/output port for external device control signals for controlling external devices.
第2図は第1図の動作を説明するフローチャートである
。サンプリングクロック発生回路4のクロックパルスの
立下がりを検出し、制御プログラムをスタートさせる(
ステップ1(以下、Slのように略記する)。1サイク
ル終了後は次のクロックパルスの立下がりまで待機する
。FIG. 2 is a flowchart explaining the operation of FIG. 1. Detects the falling edge of the clock pulse of the sampling clock generation circuit 4 and starts the control program (
Step 1 (hereinafter abbreviated as Sl). After one cycle is completed, it waits until the falling edge of the next clock pulse.
前サイクルの効果音付加後のRchとLcthの楽音デ
ータを出力レジスタから読み出し、D/A変換器8に出
力する(S 2)、また、A/D変換器2がらのディジ
タル楽音信号を入力レジスタ(図示せず)、またはデー
タメモリ7に書き込ませる(S3)。The musical tone data of Rch and Lcth after adding the sound effects of the previous cycle is read from the output register and output to the D/A converter 8 (S2), and the digital musical tone signal from the A/D converter 2 is input to the input register. (not shown) or written into the data memory 7 (S3).
効果音選択回路3により選択された効果音に対応する遅
延データ、及び演算係数データを前のサイクル時に比べ
て、変化の有無を判断しくS4)、変化があった場合は
効果音をモードチェンジルーチンに分岐しくS5)、変
化がない時はメインルーチンとして、楽音信号の演算処
理を行なうか、外部機器の制御を行なうかを判断する(
56)、メインルーチンとして処理する場合、効果音選
択回路3で選択した効果音を、入力レジスタに印加され
たディジタル楽音信号に所定の演算をして付加処理をし
くS 7)、外部機器ルーチンの場合は外部機器制御の
ための制御信号を生成する(S8)。なお、外部機器は
表示用LED、あるいはマイコン等であってもよい。The delay data and calculation coefficient data corresponding to the sound effect selected by the sound effect selection circuit 3 are compared with those in the previous cycle to determine whether there is a change (S4), and if there is a change, the sound effect is changed to a mode change routine. Branches to step S5), and if there is no change, the main routine determines whether to perform arithmetic processing on the musical tone signal or control external equipment (
56), when processing as the main routine, the sound effect selected by the sound effect selection circuit 3 is added to the digital musical tone signal applied to the input register by performing a predetermined calculation. If so, a control signal for controlling the external device is generated (S8). Note that the external device may be a display LED, a microcomputer, or the like.
S7でメインルーチンにより演算されるべきデータが、
外部機器演算のために演算できなかった場合、その演算
できなかった前後のサイクルの出力データを基に、補間
演算によってデータを形成する(S9)。87.S9に
より演算形成したデータは出力レジスタに記憶させ(S
10)、ここでプログラムの1サイクルが終り、Sl
にリターンする(Sll)。The data to be calculated by the main routine in S7 is
If the calculation cannot be performed due to external device calculation, data is formed by interpolation calculation based on the output data of the cycles before and after the calculation could not be performed (S9). 87. The data calculated and formed in S9 is stored in the output register (S
10), one cycle of the program ends here, and Sl
Return to (Sll).
第3図は第2図89の補間演算を行なうためのデータが
記憶されている、出力レジスタ(S10)のサイクルご
とのデータ状態を示すものである。FIG. 3 shows the data state for each cycle of the output register (S10) in which data for performing the interpolation calculation of FIG. 2 89 is stored.
図(a)において、アドレス110は、現在演算によっ
て出力された値で、アドレス111は前回、同じくアド
レス112は前々回の値である。また、アドレス111
の値を効果音付加後の楽音信号として。In Figure (a), address 110 is the value output by the current calculation, address 111 is the previous value, and address 112 is the value from the previous time. Also, address 111
The value of is used as the musical sound signal after adding sound effects.
D/A変換器に出力している。It is output to the D/A converter.
まず、第1サイクルで、アドレス110に演算した値3
333を記憶させ、アドレス111の前回演算した値2
222を出力する。第2サイクルでは、それぞれのアド
レスに記憶されている値が移動してアドレス110には
演算した新しい値4444を記憶し、前回の値3333
を出力する。第3のサイクルも同様に出力される。First, in the first cycle, the value 3 calculated at address 110
333 is stored and the previously calculated value 2 of address 111 is stored.
Outputs 222. In the second cycle, the values stored at each address are moved, and the calculated new value 4444 is stored at address 110, and the previous value 3333 is stored at address 110.
Output. The third cycle is similarly output.
図(b)は補間ルーチン(S9)中の出力レジスタ(s
io)の状態を示し、他のルーチン(S8)に分岐した
場合はメインルーチン(S7)での演算結果が得られな
いので、出力レジスタのアドレス110には判別用デー
タ8000を記憶する。また、アドレス111には前回
の、アドレス112には前々回の演算値が、それぞれ記
憶されており、アドレス111の演算値を出力している
。第2サイクルでは同様にアドレス110に演算値を記
憶しアドレス111の値を出力する。しかし、アドレス
111には判別用データとして5oooが記憶されてい
るので、そのまま出力せずにアドレス112と110の
値により補間を行ない補間値3333を出力し、補間値
はそのままアドレス111に記憶される。Figure (b) shows the output register (s) during the interpolation routine (S9).
io), and if the routine branches to another routine (S8), the result of the operation in the main routine (S7) cannot be obtained, so the determination data 8000 is stored at address 110 of the output register. Further, the address 111 stores the previous calculation value, and the address 112 stores the calculation value of the previous calculation, respectively, and the calculation value of the address 111 is output. In the second cycle, the calculated value is similarly stored at address 110 and the value at address 111 is output. However, since 5ooo is stored as discrimination data at address 111, instead of outputting it as is, interpolation is performed using the values at addresses 112 and 110 to output an interpolated value of 3333, and the interpolated value is stored as is at address 111. .
図(C)は1図(b)を判りやすく書き直したものであ
り、第2サイクルの状態を示している。Bは前々回の演
算値、つまりアドレス112の値であり、B′は現在の
演算値、すなわちアドレス110の値を表わしている。Figure (C) is a redrawn version of Figure 1 (b) to make it easier to understand, and shows the state of the second cycle. B represents the previous calculation value, ie, the value at address 112, and B' represents the current calculation value, ie, the value at address 110.
アドレス111が判別データ8000であったので、B
−B′間で補間を行ないAの値を得る。それと同時に出
力レジスタのアドレス111に記憶されるとともにD/
A変換器8に出力される。Since address 111 was discrimination data 8000, B
-B' is interpolated to obtain the value of A. At the same time, it is stored in address 111 of the output register and D/
It is output to the A converter 8.
以上、詳細に説明したように2点間の補間を行なうこと
により、他のルーチンS8を実行した場合でも、S7の
メインルーチンで演算できなかった値を近似して求める
ことができる。しかし1通常、楽音信号は曲線的な変化
が多く、上記2点間の補間では十分とは言えないが、そ
の場合は510の出力レジスタを、たとえば3個を5個
にすることで、よりきれいな近似を行なうことが可能で
ある。As described in detail above, by performing interpolation between two points, even if another routine S8 is executed, it is possible to approximate the value that could not be calculated in the main routine of S7. However, 1. Normally, musical tone signals have many curve-like changes, and interpolation between the two points described above is not sufficient. In that case, changing the number of output registers of the 510 from three to five, for example, will produce a more beautiful result. It is possible to make approximations.
なお、上述の本発明は演算処理後の信号が発音されるの
は1サンプリングパルス分遅れることになるが、これは
実用上問題にならない。たとえばサンプリングクロック
が20kHzであるとすると。Note that in the above-described present invention, the output of the signal after the arithmetic processing is delayed by one sampling pulse, but this does not pose a practical problem. For example, suppose the sampling clock is 20kHz.
1サンプリング時間は50μsecであり、人の聴覚が
遅れを感することができるのは2ないし3m secで
あって1問題ではないからである。This is because one sampling time is 50 μsec, and the human auditory sense of delay is 2 to 3 msec, which is not a problem.
(発明の効果) 以上詳細に説明して明らかなように本発明は。(Effect of the invention) As will be clear from the above detailed description, the present invention is advantageous.
楽音信号の演算処理結果を複数記憶できる出力レジスタ
を有し、他の演算処理を行なうときには判別用データを
上記出力レジスタに記憶させておき上記出力レジスタに
記憶された判別用データの前後のデータから補間演算を
行なわせるようにしたもので、付加音出力中に他の演算
処理を行なって、処理が欠落しても、ノイズ等が発生し
ない楽音効果音付加装置であり、用いて益するところが
ある。It has an output register that can store a plurality of arithmetic processing results of musical tone signals, and when performing other arithmetic processing, discrimination data is stored in the output register, and data before and after the discrimination data stored in the output register is used. This device is designed to perform interpolation calculations, and is a musical sound effect adding device that does not generate noise even if other calculation processing is performed during output of additional sound and the processing is missed, so there are benefits to using it. .
第1図は本発明の一実施例の構成を示すブロック図、第
2回は第1図の動作を示すフローチャート、第3図は本
発明要部のレジスタの補間動作を説明する図である。
1 ・・・楽音信号発生回路、 2・・・A/D変換器
、 3・・・効果音選択回路、 4 ・・・サンプリン
グクロック発生回路、 5・・・ディジタル・シグナル
・プロセッサ(DS・プロセッサ)、 6・・・制御プ
ログラムメモリ、 7 ・・・データメモリ。
特許出願人 松下電器産業株式会社
代 理 人 星 野 恒 司 ゛。
、p
第2図FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention, the second part is a flowchart showing the operation of FIG. 1, and FIG. 3 is a diagram explaining the interpolation operation of the register, which is the main part of the present invention. 1...Musical sound signal generation circuit, 2...A/D converter, 3...Sound effect selection circuit, 4...Sampling clock generation circuit, 5...Digital signal processor (DS processor) ), 6...control program memory, 7...data memory. Patent applicant: Matsushita Electric Industrial Co., Ltd. Agent: Hisashi Hoshino. , p Figure 2
Claims (1)
、その出力に効果音を付加する効果音付加手段と、複数
の効果音のうち一つを選択する効果音選択手段とを備え
、上記、効果音付加手段は選択される効果音に対応する
複数の制御プログラムを有する制御プログラムメモリと
、複数のデータメモリと、上記、制御プログラムに従っ
て上記データメモリに書き込み、読み出し、アドレス指
定のためのデータメモリ制御信号を出力するとともに、
上記、制御プログラムに基づいて演算を行なう演算手段
とにより構成したディジタル・シグナル・プロセッサを
有することを特徴とする効果音付加装置。A musical sound output means for digitally outputting the musical sound of an electronic musical instrument, a sound effect adding means for adding a sound effect to the output, and a sound effect selection means for selecting one of a plurality of sound effects, The sound adding means includes a control program memory having a plurality of control programs corresponding to selected sound effects, a plurality of data memories, and a data memory control for writing, reading, and addressing the data memory in accordance with the control program. In addition to outputting a signal,
A sound effect adding device characterized by having a digital signal processor constituted by a calculation means for performing calculations based on the control program described above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2149809A JPH0443398A (en) | 1990-06-11 | 1990-06-11 | sound effect adding device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2149809A JPH0443398A (en) | 1990-06-11 | 1990-06-11 | sound effect adding device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0443398A true JPH0443398A (en) | 1992-02-13 |
Family
ID=15483187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2149809A Pending JPH0443398A (en) | 1990-06-11 | 1990-06-11 | sound effect adding device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0443398A (en) |
-
1990
- 1990-06-11 JP JP2149809A patent/JPH0443398A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3106774B2 (en) | Digital sound field creation device | |
| EP0595331B1 (en) | Apparatus for imparting a sound effect on a signal | |
| JP2819533B2 (en) | Music signal generator | |
| JP3175179B2 (en) | Digital pitch shifter | |
| JPH0782340B2 (en) | Musical tone signal generator | |
| US5386529A (en) | Digital signal processor for use in sound quality treatment by filtering | |
| JPH0798586A (en) | Sound source device for electronic music instrument | |
| JP2000047663A (en) | Musical tone data processor and computer system | |
| JPH0443398A (en) | sound effect adding device | |
| JP3978928B2 (en) | Music generator | |
| JP2663496B2 (en) | Signal interpolator for musical tone signal generator | |
| JPH07325581A (en) | Musical sound generator | |
| JPH02135564A (en) | Data processor | |
| JP3552265B2 (en) | Sound source device and audio signal forming method | |
| JPH0719246B2 (en) | Digital signal processor | |
| JP2940384B2 (en) | Electronic musical instrument | |
| JP4106739B2 (en) | Digital signal processing method and digital signal processing apparatus | |
| JPH10111682A (en) | Reverberation effect adding device | |
| JPH05249954A (en) | Effect giving device | |
| JP2684820B2 (en) | Surround circuit | |
| JP2542616Y2 (en) | Reverberation device | |
| JPH02187797A (en) | electronic musical instruments | |
| JP2611406B2 (en) | Digital audio signal generator | |
| JPH0675586A (en) | Acoustic signal generating circuit | |
| JP2730101B2 (en) | Digital audio signal generator |