JPH0443450A - Command processing system - Google Patents
Command processing systemInfo
- Publication number
- JPH0443450A JPH0443450A JP15040690A JP15040690A JPH0443450A JP H0443450 A JPH0443450 A JP H0443450A JP 15040690 A JP15040690 A JP 15040690A JP 15040690 A JP15040690 A JP 15040690A JP H0443450 A JPH0443450 A JP H0443450A
- Authority
- JP
- Japan
- Prior art keywords
- command
- processing
- content
- processed
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
情報の処理を行うとともに、下位装置に対しコマンド長
の固定されたコマンドを発行して情報の処理を要求し、
要求した処理が正常終了するのを待って、次の処理を順
次行う上位装置と、上位装置から発行されたコマンドに
従って処理を行う下位装置とを有するコマンド処理方式
に関し、単純な制御により、待ち時間を利用して、並行
処理を実現して処理速度が高く、処理効率の良いコマン
ド処理方式を提供することを目的とし、前記上位装置に
は現に処理すべき内容の他に、推測可能ならば、次に処
理すべき内容を、現に処理すべき内容からの変化により
表した推測情報を包含させたコマンドを順次発行する推
測情報包含コマンド発行部を設けるとともに、当該発行
部から発行されたコマンドを解析し、現に処理すべき内
容及び次に処理すべき内容を順次実行し、現に処理すべ
き内容の実行が終了した場合には、その旨を上位装置に
通知する推測情報包含コマンド解析実行部を設けた構成
である。[Detailed Description of the Invention] [Summary] Processes information and issues a command with a fixed command length to lower-level devices to request processing of the information;
Regarding the command processing method, which has a higher-level device that waits for the requested process to complete normally and then sequentially performs the next process, and a lower-level device that processes according to the command issued by the higher-level device, the waiting time can be reduced by simple control. The purpose is to provide a command processing method with high processing speed and high processing efficiency by realizing parallel processing using A speculative information-inclusive command issuing unit is provided that sequentially issues commands that include speculative information representing the next content to be processed as a change from the actual content to be processed, and the commands issued by the issuing unit are analyzed. A speculative information-inclusive command analysis/execution unit is provided that sequentially executes the content to be processed now and the content to be processed next, and notifies the higher-level device of this when the content to be processed currently has been completed. The configuration is as follows.
本発明はコマンド処理方式に係り、特に、自分自身でデ
ータ処理を行うとともに、下位装置に対しコマンドを発
行して処理を要求し、要求した処理が正常終了するのを
待って、次の処理を順次行う上位装置と、上位装置から
発行されたコマンドの解析及び実行を行う下位装置とを
有するコマンド処理方式に関する。The present invention relates to a command processing method, in particular, it processes data itself, issues commands to lower-level devices to request processing, waits for the requested processing to complete normally, and then executes the next processing. The present invention relates to a command processing method having a higher-level device that performs processing sequentially and a lower-level device that analyzes and executes commands issued from the higher-level device.
現在、個々のプロセッサの能力が向上しているが、さら
に、マルチプロセッサ・システムの性能向上が要求され
ている。マルチ・プロセッサ・システムの性能の向上に
は、マルチプロセッサ・システムの欠点であるプロセッ
サ間の通信時間の削減が望まれる。そのため、本発明は
相互のコマンドの授受により情幸V処理を行う2台のプ
ロセッサから構成される情報処理装置で、プロセッサ間
コマンドの授受の際に生ずるレスポンス・コマンド待ち
時間を削減し、両プロセッサの並列処理効率の向上の実
現を図るものである。Although the capabilities of individual processors are currently improving, there is a demand for further improvements in the performance of multiprocessor systems. To improve the performance of multiprocessor systems, it is desirable to reduce communication time between processors, which is a disadvantage of multiprocessor systems. Therefore, the present invention is an information processing device that is composed of two processors that perform emotion V processing by mutually exchanging commands, and reduces response/command waiting time that occurs when exchanging commands between processors. The aim is to improve parallel processing efficiency.
従来、第6図に示すように、自分自身で処理を行うとと
もに、下位装置62に対しコマンドを発行して処理を要
求し、要求した処理が正常終了するのを待って、次の処
理を順次行う上位装置61と、上位装置61から発行さ
れたコマンドの解析及び実行を行う下位装置62とを有
するとともに、前記上位装置61には現に処理すべき内
容を包含させたコマンドを順次発行するコマンド発行部
63を設けるとともに、当該コマンド発行部63から発
行されたコマンドを解析し、現に処理すべき内容を実行
し、現に処理すべき内容の実行が終了した場合には、そ
の旨を上位装置61に通知するコマンド解析実行部64
を設けたものである。Conventionally, as shown in FIG. 6, in addition to performing processing by itself, it also issues commands to lower-level devices 62 to request processing, waits for the requested processing to complete normally, and then starts the next processing in sequence. The host device 61 has a higher-level device 61 that performs processing, and a lower-level device 62 that analyzes and executes commands issued from the higher-level device 61.The higher-level device 61 has a command issuing system that sequentially issues commands that include the contents to be processed. A section 63 is provided, which analyzes the command issued from the command issuing section 63, executes the content to be processed, and when the execution of the content to be processed is completed, notifies the host device 61 to that effect. Command analysis execution unit 64 to notify
It has been established.
ここで、前記コマンド発行部63はプロセッサA及びメ
モリにより実現され、前記コマンド解析実行部64はプ
ロセッサB及びメモリにより実現されるものとする。Here, it is assumed that the command issuing unit 63 is realized by a processor A and a memory, and the command analysis execution unit 64 is realized by a processor B and a memory.
第4図(a)のタイムチャート及び第5図(a)の処理
流れ図に示すように、前記上位装置61のコマンド発行
部63によりコマンド1が作成され(■)、前記プロセ
ッサBに送出されると(■)、プロセッサBは当該コマ
ンド1を解析しく■)、当該コマンド1の処理内容であ
るアクセスを行い(■)、当該アク七不処理が正常終了
すると(■)、当該プロセッサBはその旨を表すレスポ
ンス・コマンド1を作成しく■)当該プロセッサAを含
む上位装置61に送出する(■)。As shown in the time chart of FIG. 4(a) and the processing flowchart of FIG. 5(a), command 1 is created by the command issuing unit 63 of the host device 61 (■) and sent to the processor B. (■), Processor B analyzes the command 1 (■), performs the access that is the processing content of the command 1 (■), and when the access processing completes normally (■), the processor B Create a response command 1 indicating this.■) Send it to the host device 61 including the processor A (■).
当該通知を受信し、確認すると(■)、上位装置61は
当該上位装置61に設けられた外部記憶装置等へアクセ
スし、自身で処理を行い、処理が終了した段階で前記コ
マンド発行部63はコマンド2を作成発行することにな
る。Upon receiving and confirming the notification (■), the higher-level device 61 accesses the external storage device etc. installed in the higher-level device 61, performs the process itself, and when the process is completed, the command issuing unit 63 Command 2 will be created and issued.
このようにして以上の手順が繰り返されることになる(
■)。In this way, the above steps will be repeated (
■).
ところで、以上説明したように、従来例に係るコマンド
処理方式を用いたマルチプロセッサ・システムにあって
は、前記リクエスト・コマンドを発行したプロセッサA
か、そのリクエスト・コマンドを受けとって処理結果と
してのレスポンス・コマンドを相手プロセッサから返さ
れるまで待たされる間は、他の処理を行うことができず
、その間の処理時間が無駄になるおそれがあるという問
題点を有していた。By the way, as explained above, in a multiprocessor system using the conventional command processing method, the processor A that issued the request command
However, while the other processor is waiting for the request command and the response command as the processing result to be returned from the other processor, other processing cannot be performed, and the processing time during that time may be wasted. It had some problems.
また、リクエスト・コマンドを割り込みで受は取り、割
り込みを受けるまで他の処理を行うことにより待ち時間
を必要としない割込み処理方式が考えられているが、制
御が複雑であり、特に記憶容量が少ない情報処理装置に
あっては、限られたステップ数で制御プログラムを作成
しなければならないという問題点を有していた。In addition, an interrupt processing method that does not require waiting time by receiving a request/command with an interrupt and performing other processing until the interrupt is received has been considered, but the control is complicated and the storage capacity is particularly small. Information processing devices have had the problem of having to create control programs with a limited number of steps.
そこで、本発明は単純な制御により、待ち時間を利用し
て、並行処理を実現して処理速度が高く、処理効率の良
いコマンド処理方式を提供することを目的としてなされ
たものである。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a command processing method that achieves parallel processing by utilizing waiting time through simple control, resulting in high processing speed and high processing efficiency.
以上の技術的課題を解決するため、本発明は第1図に示
すように、自分自身で処理を行うとともに、下位装置2
に対しコマンドを発行して処理を要求し、要求した処理
が正常終了するのを待って、次の処理を順次行う上位装
置1と、上位装置1から発行されたコマンドに従って処
理を行う下位装置2とを有するコマンド処理方式におい
て、前記上位装置1には現に処理すべき内容の他に、推
測可能ならば、次に処理すべき内容を、現に処理すべき
内容からの変化により表した推測情報を包含させたコマ
ンドを順次発行する推測情報包含コマンド発行部3を設
けるとともに、当該発行部3から発行されたコマンドを
解析し、現に処理すべき内容及び次に処理すべき内容を
順次実行し、現に処理すべき内容の実行が終了した場合
には、その旨を上位装置1に通知する推測情報包含コマ
ンド解析実行部4を設けたものである。In order to solve the above technical problems, the present invention, as shown in FIG.
A higher-level device 1 issues a command to request a process, waits for the requested process to complete normally, and then sequentially performs the next process, and a lower-level device 2 performs processing according to the command issued by the higher-level device 1. In the command processing system having the following, in addition to the contents to be processed, the host device 1 also includes, if possible, estimated information representing the contents to be processed next based on changes from the contents to be processed currently. In addition to providing a guess information inclusion command issuing unit 3 that sequentially issues the included commands, it analyzes the commands issued from the issuing unit 3, sequentially executes the content to be processed now and the content to be processed next, and When the execution of the content to be processed is completed, a guess information inclusive command analysis/execution unit 4 is provided which notifies the host device 1 to that effect.
前記上位装置1に設けられた前記推測情報包含コマンド
発行部3は推測情報を包含させたコマンドを発行し、前
記下位装置2に送出する。The estimated information inclusion command issuing unit 3 provided in the higher-level device 1 issues a command including estimated information, and sends it to the lower-level device 2.
当該コマンドが発行されると当該下位装置2の前記推測
情報包含コマンド解析実行部4は当該コマンドを解析し
、現に処理すべき内容及び当該推測情報から得られた次
に処理すべき内容を順次実行する。When the command is issued, the estimated information-inclusive command analysis execution unit 4 of the lower-level device 2 analyzes the command and sequentially executes the content to be processed currently and the content to be processed next obtained from the estimated information. do.
ここで、前記推測情報を「次に処理すべき内容を、現に
処゛理すべき内容からの変化により表した」のは、コマ
ンドのデータ量が固定されているため、できるだけ少な
い情報量で、次に処理すべき内容を表すようにするため
である。Here, the reason why the above-mentioned estimated information is "expressing the content to be processed next by a change from the content to be processed currently" is because the amount of data of the command is fixed, so the amount of information is as small as possible. This is to represent the content to be processed next.
現に処理すべき内容の処理が終了した場合は、前記コマ
ンド解析実行部4は前記上位装置1に対し、正常終了し
た旨の通知を行う。When the processing of the content to be processed is completed, the command analysis execution unit 4 notifies the host device 1 that the processing has been completed normally.
当該通知があると、上位装置1は下位装置2が前記コマ
ンドに包含された次の処理を実行している間に、並行し
て自身の情報の処理を行い、当該処理が終了すると、前
記コマンド発行部3により次のコマンドが発行されるこ
とになる。Upon receiving the notification, the higher-level device 1 processes its own information in parallel while the lower-level device 2 executes the next process included in the command, and when the process is completed, the higher-level device 1 executes the command. The issuing unit 3 will issue the next command.
ところで、当該「次のコマンド」に包含されている「現
に処理すべき内容」は既に前のコマンドに包含された[
次に処理すべき内容」の実行により処理が終了している
ため、前記コマンド解析実行部4は直ちに前記上位装置
1に対し、当該処理が正常終了した旨を通知し、下位装
置2は当該「次のコマンド」に包含されている「次に処
理すべき内容」を実行し、当該通知を受けとった前記上
位装置1は次の情報処理を実行することになる。By the way, the "content to be processed" included in the "next command" has already been included in the previous command [
Since the process has ended with the execution of "Content to be processed next," the command analysis execution unit 4 immediately notifies the higher-level device 1 that the process has ended normally, and the lower-level device 2 Upon receiving the notification, the host device 1 executes the "content to be processed next" included in the "next command" and executes the next information processing.
こうして、上位装置1と下位装置2とは、コマンド終了
までの待ち時間内に、情報処理を並行して実行すること
になる。In this way, the higher-level device 1 and the lower-level device 2 execute information processing in parallel within the waiting time until the command ends.
尚、「次に処理すべき内容」にはコマンド長及び処理時
間を考慮して可能ならば「次の次に処理すべき内容」・
・・・・・を包含させることもできる。In addition, "content to be processed next" should be "content to be processed next" if possible considering the command length and processing time.
...can also be included.
続いて、本発明の実施例について説明する。 Next, examples of the present invention will be described.
第2図に本実施例に係るシステムを示す。FIG. 2 shows a system according to this embodiment.
本システムは同図に示すように、ホストコンピュータ3
0と、通信制御装置(CCP;Communicati
on Control Proccessor) 20
と、を有するものである。As shown in the figure, this system consists of a host computer 3
0 and a communication control device (CCP).
on Control Processor) 20
It has the following.
CCP2Oにはホスト・コンピュータ30との接続の制
御を行うCA (Channel Adapter )
21と、回線制御用のプログラムN CR(Net+
vorkControl Prog’ram)や送受信
用データ等の格納を行うメモリ(MSU)2Bと、当該
通信制御装置20の種々の制御を行うために、前記メモ
リ28から前記NCPを読み出して実行を行うCCU
(Central Control Unit) 22
と、回線制御装置間の接続診断を行う他、当該通信制御
装置全体の保守に関するエラー情報のロギング等の処理
を行うCM P (Communication Ma
nagementProcessor) 10と、回線
を通して送られてくるデータを文字として組み立て前記
メモリ28に転送するとともに、逆に文字をビット列に
分解して前記回線へ送り出すという文字とビットとの間
での組立・分解を行うCS (Communicati
onScanner ) 23と、前記CMP10と接
続されたキーボード26、表示部25及び外部記憶装置
24と、前記CS23と接続されたL I A (Li
neInterface Adapter) 40と、
当該LIA40と接続された回線制御装置(L S ;
Line 5et) 41とを有するものである。CCP2O has a CA (Channel Adapter) that controls the connection with the host computer 30.
21 and the line control program NCR (Net+
a memory (MSU) 2B that stores data such as volkControl Prog'ram) and data for transmission/reception, and a CCU that reads and executes the NCP from the memory 28 in order to perform various controls of the communication control device 20.
(Central Control Unit) 22
In addition to diagnosing the connection between the communication controller and the line controller, the CMP (Communication Manager) performs processing such as logging error information related to maintenance of the entire communication controller.
nagementProcessor) 10, and assembles and disassembles the data sent through the line into characters and transfers them to the memory 28, and conversely disassembles the characters into bit strings and sends them out to the line. CS (Communication)
onScanner) 23, a keyboard 26, a display unit 25, and an external storage device 24 connected to the CMP 10, and an LIA (Li
neInterface Adapter) 40,
A line control device (LS;
Line 5et) 41.
さらに、前記CMP10には同図に示すように、前記プ
ロセッサA及びメモリを有する上位装置11と、データ
及びコマンドのやりとりの用いられる共用メモリ15と
、プロセッサB及びメモリを有する下位装置12とを有
し、当該プロセッサAを含む上位装置11には現に処理
すべき内容の他に、推測可能ならば、次に処理すべき内
容を、現に処理すべき内容からの変化により表した推測
情報を包含させたコマンドを発行して前記共用メモリ1
5に保持する推測情報包含コマンド発行部13を有する
。Furthermore, as shown in the figure, the CMP 10 includes a higher-level device 11 having the processor A and memory, a shared memory 15 used for exchanging data and commands, and a lower-level device 12 having the processor B and memory. However, in addition to the contents to be currently processed, the host device 11 including the processor A includes inferred information representing the contents to be processed next based on changes from the contents to be currently processed, if possible. issue a command to access the shared memory 1.
It has a guess information inclusive command issuing unit 13 held in 5.
また、前記プロセッサBを含む下位装置12には前記発
行部13から発行されたコマンドを解析し、現に処理す
べき内容及び次に処理すべき内容を順次実行し、現に処
理すべき内容の実行が終了した場合には、現に処理すべ
き内容の実行が終了した旨を表すレスポンス・コマンド
を発行して前記共用メモリ15に保持させる推測情報包
含コマンド解析実行部14を有する。Further, the lower device 12 including the processor B analyzes the command issued from the issuing unit 13, sequentially executes the content to be processed now and the content to be processed next, and executes the content to be processed currently. When the process is finished, the speculative information-inclusive command analysis/execution unit 14 issues a response command indicating that the execution of the content to be processed is finished, and causes the command to be stored in the shared memory 15.
尚、前記プロセッサAを含む上位装置11にはキーボー
ド26及び表示部25が接続され、前記プロセッサBを
含む下位装置12には外部記憶装置24が接続されてい
る。Note that a keyboard 26 and a display section 25 are connected to the upper level device 11 including the processor A, and an external storage device 24 is connected to the lower level device 12 including the processor B.
続いて、本実施例に係るコマンド処理方式の動作につい
て説明する。Next, the operation of the command processing method according to this embodiment will be explained.
第3図(b)の流れ図及び第4図(b)のタイムチャー
トに示すように、処理要求プロセッサとしての上位装置
11にある推測情報包含コマンド発行部13から他の情
報処理装置としての下位装置12に対し、リクエスト・
コマンドによるアクセスの指示は前記共用メモリ15を
介して前記下位装置12に送出される(第3図■)。As shown in the flowchart of FIG. 3(b) and the time chart of FIG. 4(b), from the estimated information inclusive command issuing unit 13 in the higher-level device 11 as a processing request processor to the lower-level device as another information processing device. For 12, request/
Access instructions by commands are sent to the lower-level device 12 via the shared memory 15 (FIG. 3).
ここで、当該リクエスト・コマンドは推測情報が包含さ
れたコマンドであって、第3図(a)に示すように、コ
マンド長の固定されたコマンド形式を持つものであり、
当該コマンドには少なくとも、どの記憶装置(例えばM
SU28のまたは外部記憶装置24等)に対するアクセ
スであるかを示すアクセス対象データ、当該アクセス対
象のどの番地であるかを示すアクセス・アドレス・デー
タ、当該番地に対し読み出しを行うのか書込みを行うの
かを表す動作内容データ、アクセス長を示すデータ、デ
ータを書き込むべき前記共用メモリ10の番地を表すデ
ータ・ポインタ、及び推測情報フラグが包含されている
。Here, the request command is a command that includes estimated information, and has a command format with a fixed command length, as shown in FIG. 3(a).
The command includes at least which storage device (for example, M
access target data indicating whether the access is to SU28 or external storage device 24, etc.), access address data indicating which address of the access target, and whether to read or write to the address. It includes data indicating the operation content, data indicating the access length, a data pointer indicating the address of the shared memory 10 to which data should be written, and a guess information flag.
当該リクエスト・コマンドを具体的に説明すると、第3
図(b)、(f)に示すように、アクセス対象としては
、例えば、最初に必ずアクセスが行われる前記メモリ2
8は“旧”′、外部レジスタは11 Q 2 II、外
部記憶装置24(ローカル・ストレージ)は“03゛°
とする。また、前記動作内容としては、書込みの場合に
は“01′、読出しの場合にはパ02°′とする。To specifically explain the request/command, the third
As shown in FIGS. (b) and (f), the access target is, for example, the memory 2, which is always accessed first.
8 is “old”, external register is 11 Q 2 II, external storage device 24 (local storage) is “03゛°
shall be. The operation contents are "01" for writing and "02°" for reading.
また、推測可能ならば、次に処理すべき内容を、固定さ
れたコマンド長を考慮し、なるべく少ない情報量で表現
するために、現に処理すべき内容からの変化により表し
た推測情報に相当する推測フラグを包含させる。当該推
測フラグは例えば、第3図(e)のように定め、次に処
理すべきアクセス対象が同一で、アクセス・アドレスを
連続的にアクセスする場合、例えば、最初のリクエスト
・コマンドで前記メモリ28の0番地から100(16
進)バイトずつ読み出し、順に共用メモリ18の200
0 (16進)番地から書いていく場合には、第3図(
e)に示す前記推測フラグの値は’00010001
” = ’“11”(16進)であり、第3図(f)
に示す形式のコマンドとなる。In addition, if it is possible to infer the content to be processed next, in order to express the content to be processed next with as little amount of information as possible considering the fixed command length, it corresponds to estimated information expressed by changes from the content to be processed currently. Include guess flag. The estimation flag is set, for example, as shown in FIG. from address 0 to 100 (16
200 of shared memory 18
When writing from address 0 (hexadecimal), use Figure 3 (
The value of the guess flag shown in e) is '00010001
" = '11" (hexadecimal), as shown in Figure 3 (f)
The command has the format shown in .
一方、アクセス対象のみ変化させて連続的にアクセスす
る場合には第3図(e)に示すように、推測フラグは“
ot oo oo ooo”冨 “40″となる。On the other hand, when accessing continuously by changing only the access target, the estimation flag is set to "
ot oo oo ooo” wealth “40”.
尚、第3図(b)はアクセス対象が“03”すなわち外
部記憶装置24であって、アクセス位置が“70”(1
6進)、動作内容は“02” 、すなわち読出しを意味
し、推測フラグは無変化であることを示している。In FIG. 3(b), the access target is "03", that is, the external storage device 24, and the access position is "70" (1
(hex), the operation content is "02", meaning reading, and the estimation flag indicates no change.
第4図(b)及び第5図(b)に示すように、前記共用
メモリ15に書き込まれ、下位装置12により読み出さ
れた(■)コマンド1は当該下位装置12の推測情報コ
マンド解析実行部14により受信及び解析され、当該コ
マンド1の内容のうち、現に処理すべき内容が実行され
る。As shown in FIG. 4(b) and FIG. 5(b), (■) command 1 written in the shared memory 15 and read out by the lower device 12 executes the estimated information command analysis of the lower device 12. The command 14 receives and analyzes the command 1, and among the contents of the command 1, the contents to be processed are executed.
例えば、当該コマンド1が第3図(f)である場合には
、前記メモリ28に対しアクセスを行い、読み出したデ
ータは前記共用メモリ18の2000番地に書き込まれ
ることになる(■)。For example, if the command 1 is as shown in FIG. 3(f), the memory 28 is accessed and the read data is written to address 2000 of the shared memory 18 (■).
こうして、現に処理すべき内容の実行が終了した場合に
は(■)、当該コマンド解析実行部14はレスポンス・
コマンド1を作成しく■)、当該レスポンス・コマンド
1を発行して共用メモリ15に保持させる(■)。In this way, when the execution of the content to be processed is completed (■), the command analysis execution unit 14 responds
Create command 1 (■), issue the corresponding response command 1, and store it in the shared memory 15 (■).
レスポンス・コマンド1を発行した前記コマンド解析実
行部14は前記リクエスト・コマンド1に包含されてい
る推測フラグに表されている「次に処理すべき内容」の
実行に着手するとともに、第4図(b)のタイムチャー
ト及び第5図(b)の流れ図に示すように、並行して、
レスポンス・コマンドlを受は取った前記上位装置11
のプロセッサAは当該レスポンス・コマンド1を解析し
第4図(b)に示すように、自分自身でデータの処理を
行うことになる(■)。当該レスポンス・コマンドの形
式例は第3図(C)に示され、具体的な例が同図(d)
に示されている。The command analysis execution unit 14 that issued the response command 1 starts executing the "next processing content" indicated by the guess flag included in the request command 1, and also starts executing the "content to be processed next" as shown in FIG. As shown in the time chart of b) and the flow chart of FIG. 5(b), in parallel,
The host device 11 that received the response command l
Processor A analyzes the response command 1 and processes the data by itself as shown in FIG. 4(b) (■). An example of the format of the response command is shown in Figure 3 (C), and a specific example is shown in Figure 3 (d).
is shown.
その際、前記コマンド解析実行部14は、例えば、第3
図(f)に示すような推測フラグ“11′′(16進)
= “’00010n 01”を有す不場合には、アク
セス対象は現アクセス対象と変化はないが、アクセス位
置が「現アドレス+現アクセス長」分増えた位置に対し
てアクセスが行われることになる。尚、当該推測情報に
関する処理分が終了しても、前述したようなレスポンス
・コマンドの発行は行われない。At that time, the command analysis execution unit 14, for example,
The guess flag “11'' (hexadecimal) as shown in figure (f)
= In the case of "'00010n 01", the access target is the same as the current access target, but the access position is increased by "current address + current access length". Become. Note that even if the processing related to the estimated information is completed, the response command as described above is not issued.
一方、前記レスポンス・コマンドを受けとった上位装置
11のプロセッサAは自身で行うべき処理が終了すると
、第4図(b)及び第5図(b)に示すように、前記下
位装置12のプロセッサBに対し次に処理すべきリクエ
スト・コマンド2を作成し、発行することになる。On the other hand, when the processor A of the higher-level device 11 that has received the response command completes the processing that should be performed by itself, the processor B of the lower-level device 12, as shown in FIGS. 4(b) and 5(b), A request command 2 to be processed next is created and issued.
ここで、当該リクエスト・コマンドに包含される「現に
処理すべき内容」は、前述した前回のリクエスト・コマ
ンド1内に包含された前記推測フラグが表す内容である
。Here, the "content to be currently processed" included in the request command is the content represented by the estimation flag included in the previous request command 1 described above.
当該上位装置11のプロセッサAは前述したように、リ
クエスト・コマンド2を発行して前記共用メモリ15に
書き込み(O)) 、下位装置12の前記プロセッサB
は当該リクエスト・コマンド2を共用メモリ15から読
み出して解析を行う(0)。その際、当該リクエスト・
コマンド2に包含される「現に処理すべき内容」は前述
したリフスト・コマンド1に包含されている推測フラグ
により表された「次に処理すべき内容」として既に処理
が終了しているため、直ちに当該コマンド解析実行部1
4はレスポンス・コマンド2を作成して(0)、上位装
置11のプロセッサAに対してレスポンス・コマンド2
を発行することになる(o)。As described above, the processor A of the higher-level device 11 issues request command 2 and writes it to the shared memory 15 (O)), and the processor B of the lower-level device 12 issues the request command 2 and writes it to the shared memory 15 (O)).
reads the request command 2 from the shared memory 15 and analyzes it (0). In that case, the request
The "content to be processed now" contained in command 2 has already been processed as the "content to be processed next" represented by the guess flag contained in lift command 1, so it is not processed immediately. The command analysis execution unit 1
4 creates response command 2 (0) and sends response command 2 to processor A of host device 11.
will be issued (o).
当該レスポンス・コマンド2を受信した前記プロセッサ
Aは当該内容を解析しく■)、所定の処理を行うととも
に、第4図(b)に示すように前記下位装置12の前記
コマンド解析実行部14は前記リクエスト・コマンド2
に包含された推測フラグに従って、データの処理を行う
ことになる。以下同様にして処理が続行される。The processor A that has received the response command 2 analyzes the content and performs a predetermined process, and as shown in FIG. Request command 2
The data will be processed according to the guess flag included in the . The processing continues in the same manner.
以上説明したように、本実施例に係るコマンド処理方式
にあっては、各リクエスト・コマンド内に次に処理すべ
き内容を表す推測情報としての推測フラグを包含させる
ようにし、現に処理すべき内容が終了した段階で、処理
を要求した上位装置のプロセッサAに対し、レスポンス
・コマンドを発行するようにしているため、上位装置の
プロセッサA及び下位装置のプロセッサBは互いに処理
が完了してから動作し始めるのではなく、並行して処理
を行うことができるため、作業効率の良い、高速な処理
を行うことになる。As explained above, in the command processing method according to the present embodiment, each request/command includes a guess flag as guess information indicating the content to be processed next, and the content to be currently processed is When the processing is completed, a response command is issued to Processor A of the higher-level device that requested the processing, so Processor A of the higher-level device and Processor B of the lower-level device do not operate until each other's processing is completed. Because the process can be performed in parallel instead of starting from the beginning, it is possible to perform high-speed processing with high work efficiency.
以上説明したように、本発明では、前記上位装置には現
に処理すべき内容の他に、推測可能ならば、次に処理す
べき内容を、現に処理すべき内容との差異により表した
推測情報を包含させたコマンドを順次発行する推測情報
包含コマンド発行部を設けるとともに、当該発行部から
発行されたコマンドを解析し、現に処理すべき内容及び
次に処理すべき内容を順次実行し、現に処理すべき内容
の実行が終了した場合には、その旨を上位装置に通知す
る推測情報包含コマンド解析実行部を設けている。As explained above, in the present invention, in addition to the content to be actually processed, the host device is provided with estimated information that indicates the content to be processed next based on the difference from the content to be processed, if it is possible to infer the content to be processed next. In addition to providing a guess information-inclusive command issuing unit that sequentially issues commands containing information, it analyzes the commands issued from the issuing unit, sequentially executes the content to be processed now and the content to be processed next, and executes the content to be processed currently. When the execution of the content to be executed is completed, a guess information inclusive command analysis/execution unit is provided which notifies the higher-level device to that effect.
したがって、上位装置は、下位装置が現に処理すべき内
容を処理した後に他の処理を行う間に、下位装置は前記
推測情報に基づいて、次に処理すべき内容を並行して行
うことができることになり、処理速度及び処理効率の向
上を図ることができることになる。Therefore, while the lower-level device performs other processing after processing the current content to be processed, the lower-level device can perform the next content to be processed in parallel based on the estimated information. This makes it possible to improve processing speed and processing efficiency.
第1図は本発明の原理ブロック図、第2図は実施例に係
るブロック図、第3図は実施例に係るコマンド形式の例
を示す図、第4図は従来例及び実施例に係るタイムチャ
ート、第5図は従来例及び実施例に係る処理流れ図、及
び第6図は従来例に係るブロック図である。
1.11・・・上位装置
2.12・・・下位装置Fig. 1 is a block diagram of the principle of the present invention, Fig. 2 is a block diagram of an embodiment, Fig. 3 is a diagram showing an example of a command format in the embodiment, and Fig. 4 is a timing diagram of the conventional example and the embodiment. FIG. 5 is a process flowchart according to a conventional example and an embodiment, and FIG. 6 is a block diagram according to a conventional example. 1.11... Upper device 2.12... Lower device
Claims (1)
ンド長の固定されたコマンドを発行して情報の処理を要
求し、要求した処理が正常終了するのを待って、次の処
理を順次行う上位装置(1)と、上位装置(1)から発
行されたコマンドに従って処理を行う下位装置(2)と
を有するコマンド処理方式において、 前記上位装置(1)には現に処理すべき内容の他に、推
測可能ならば、次に処理すべき内容を、現に処理すべき
内容からの変化により表した推測情報を包含させたコマ
ンドを順次発行する推測情報包含コマンド発行部(3)
を設けるとともに、当該発行部(3)から発行されたコ
マンドを解析し、現に処理すべき内容及び(少なくとも
)次に処理すべき内容を順次実行し、現に処理すべき内
容の実行が終了した場合には、その旨を上位装置(1)
に通知する推測情報包含コマンド解析実行部(4)を設
けたことを特徴とするコマンド処理方式。[Claims] While processing information, issuing a command with a fixed command length to the lower-level device (2) to request processing of the information, waiting for the requested processing to complete normally, In a command processing method that includes a higher-level device (1) that sequentially performs the following processes, and a lower-level device (2) that performs processing according to commands issued from the higher-level device (1), the higher-level device (1) currently has a In addition to the content to be processed, if it is possible to predict the content to be processed next, a guess information-inclusive command issuing unit (3 )
At the same time, it analyzes the command issued from the issuing unit (3), sequentially executes the content to be processed currently and (at least) the content to be processed next, and when the execution of the content to be processed currently is completed. In this case, the host device (1)
A command processing method characterized by comprising a command analysis execution unit (4) including inferred information that notifies the inferred information included command.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15040690A JPH0443450A (en) | 1990-06-08 | 1990-06-08 | Command processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15040690A JPH0443450A (en) | 1990-06-08 | 1990-06-08 | Command processing system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0443450A true JPH0443450A (en) | 1992-02-13 |
Family
ID=15496268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15040690A Pending JPH0443450A (en) | 1990-06-08 | 1990-06-08 | Command processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0443450A (en) |
-
1990
- 1990-06-08 JP JP15040690A patent/JPH0443450A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110609730A (en) | A method and device for realizing interrupt transparent transmission between virtual processors | |
| CN119201822B (en) | A PCIe switch chip with storage and network acceleration functions | |
| CN118427135A (en) | A PCIE DMA data transmission method and system based on FPGA | |
| CN112711442A (en) | Host command writing method, device and system and readable storage medium | |
| JP2006209448A (en) | Direct memory access control method, direct memory access control device, information processing system, program | |
| CN114610472A (en) | Multi-process management method in heterogeneous computing and computing equipment | |
| JPH08212178A (en) | Parallel computer | |
| JPH0443450A (en) | Command processing system | |
| JPH1185673A (en) | Method and apparatus for controlling shared bus | |
| KR0145932B1 (en) | Dma controller in high speed computer system | |
| JP2522412B2 (en) | Communication method between programmable controller and input / output device | |
| JPH06324861A (en) | System and method for controlling cpu | |
| JPH0363822A (en) | Computer control system | |
| JPH0447350A (en) | Main storage read/response control | |
| JP2594567B2 (en) | Memory access control device | |
| JPS61240333A (en) | Input and output interruption processing system | |
| JP2002259209A (en) | Arithmetic processing system | |
| JPH02291039A (en) | Memory control system | |
| JP3457535B2 (en) | Communication device between processors | |
| CN114647599A (en) | Computer network and data processing method | |
| CN119127730A (en) | A method and system for injecting and writing data | |
| JP2785855B2 (en) | Information processing device | |
| JPH0535507A (en) | Central processing unit | |
| JPH0290331A (en) | Interprocessor communication instruction processing device for virtual computer system | |
| JPH0424733B2 (en) |