JPH0443775A - 電荷結合素子の信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電荷結合素子の信号処理装置に関する。

〔従来の技術〕

現行のテレビジョン標準方式において、フレームレート
は３０フレ一ム／秒であり、電荷結合撮像素子（以後、
ＣＯＤと記す）の場合、このフレームレートと走査線数
および水平画素数より水平クロックレートが決まる０通
常の動作では水平クロックレートは一定であるが、近年
、画像の多様化・高画質化の要求から、スローモーショ
ン撮影順次走査化のために画像のフレームレートを６０
フレ一ム／秒と早くしたり、画面の一部分の時間軸を拡
大して出力する（いわゆる、電子ズーム機能）ために、
水平クロックレートを変化させて駆動する手法がしばし
ば用いられる。水平クロックレートを変化させて駆動す
る場合、信号処理回路においてもサンプリングレートを
クロックレートに応じて変化させて動作させる必要があ
る。

第４図に、従来の相関二重サンプリング法（以後、ＣＤ
Ｓと記す）を用いて雑音除去を行う信号処理回路の一例
を示す、第４図において、撮像領域１０１で光電変換さ
れた信号電荷は、水平シフトレジスタ１０２に垂直転送
された後、出力回路１０３より出力される。出力回路１
０３の出力信号は、バッファ回路４０４を介して、クラ
ンプコンデンサ４０５、スイッチ回路４０８及び基準電
圧源４０９で構成されるクランプ回路４１２に入力され
る。そして、クランプされた後のＣＣＤ出力信号は、バ
ッファ回路４０６を介して、スイッチ回路４０７とホー
ルドコンデンサ４１０で構成されるサンプルホールド回
路４１３によってサンプルホールドされる。ここで、ク
ランプ回路４１２、サンプルホールド回路４１３に印加
されるパルスは、ＣＣＤの駆動周波数に応じてパルス発
生器４１１により制御される。

次に、通常のフレームレート（３０フレ一ム／秒）での
従来例の動作を第５図のタイムチャートを用いて説明す
る。ＣＣＤの出力信号Ａの一周期は、リセットトランジ
スタがオンさせられるリセット期間２０１、次に、浮遊
拡散層が一定電位に保たれるフィードスルー期間２０２
、そして、電荷転送路から電荷検出部に信号電荷が送り
込まれる信号期間２０３より成る。有効信号電圧は電荷
検出部におけるフィードスルー期間２０２の電位と信号
期間２０３の電位の差ＶＰとして検出される。一画素周
期Ｔｐごとのフィードスルー期間２０２に、クランプパ
ルスＤがクランプ回路４１２に印加され、フィードスル
ーレベルは一定電位Ｖｏｐにクランプされる。そして、
その後、信号期間２０３にサンプルホールドパルスＥが
印加され、有効信号電圧ＶＰがサンプルホールドされる
０以上の動作によって、フィードスルー期間２０２の電
位と信号期間２０３の電位差を有効信号電圧ＶＰとして
取り出すことができ、同時に雨期間に重畳されたＷ音成
分を除去することができる。

次に、通常の２倍のフレームレート（６０フレ一ム／秒
）での動作を第６図のタイムチャートを使って説明する
。フレームレートが２倍になると、水平クロノクレート
も２倍になるため、クランプ回路４１２において２倍の
周波数（周期１／２、ＴＰ）でクランプされ、続いてサ
ンプルホールド回路４１３において有効信号電圧■、が
同じ周期（１／２・Ｔｐ＞でサンプルホールドされる。

〔発明が解決しようとする課題〕

以上述べた従来のＣＤＳ法による雑音除去を行う信号処
理回路では、クランプ動作およびサンプルホールド動作
によって有効信号電圧を取り出している。クランプ動作
においては、クランプパルスの印加時間内で、フィード
スルーレベルを一定電位ＶｃＰにクランプしなければな
らない、そこで、高速化され信号期間の時間が短くなる
と、クランプ時定数を小さく（つまり、ハードクランプ
）する必要がある。しかしながら、クランプ時定数を小
さくすると、クランプ回路の低域での減衰特性が劣化し
まい、出力アンプ雑音の低域成分に対する十分な抑制効
果が得られなくなる。よって、ＣＤＳ法を用いた信号処
理回路では、駆動周波数に関係なく常に良好な雑音抑制
効果を得ることは困難である。

本発明の目的は、駆動周波数を２倍、あるいは半分に変
化させても常に良好な雑音抑制効果を呈する電荷結合素
子の信号処理回路を提供することにある。

〔課題を解決するための手段〕 本発明の電荷結合素子の信号処理回路は、駆動周波数に
対応した信号期間とフィードスルー期間とを有する信号
を出力する電荷結合素子と、信号の遅延及び反射を行う
ディレィラインと、前記電荷結合素子からの信号を前記
ディレィラインにインピーダンス整合して出力するバッ
ファ増幅手段と、前記ディレィラインの出力端を出力端
が接地されインピーダンス整合された抵抗素子側と接地
側間で切替え接続する切替手段と、前記バッファ増幅手
段の分岐出力に一方の入力を接続され前記切替手段の前
記抵抗素子の入力端に他方の入力を接続され両入力の差
信号を出力する差動増幅手段と、前記差動増幅手段の出
力端に接続され所定タイミングでサンプリングされた信
号を出力するサンプリング手段とを備え、前記電荷結合
素子の第１の駆動周波数に対し、前記バッファ増幅手段
を介した前記電荷結合素子の出力信号の信号期間と、前
記ディレィラインに入力され出力端で反射し入力端に戻
ってきた遅延信号のフィードスルー期間とが重なるよう
に前記ディレィラインの遅延時間を設定し、第１の駆動
周波数では前記ディレィラインの出力端が前記抵抗素子
側に接続され、前記第１の駆動周波数の１／２の第２の
駆動周波数では接地側に接続されるように前記切替手段
を切替え、前記差動増幅手段の有効信号電圧を前記サン
プリング手段により抜出す構成である。

〔作用〕

本発明では、ディレィラインによりＣＣＤの出力信号を
遅延させることにより、遅延信号のフィードスルー期間
と被遅延信号の信号期間を一致させ、雨期間の電位差を
ディレィラインの反射、または差動増幅器を利用して求
める。よって、クランプ動作を伴わず、ＣＣＤの駆動周
波数に関係なく良好な雑音抑制効果が得られる。

また、１個のディレィラインを用いて２種類の遅延時間
、つまりτと２τ（τ：ディレイラインの遅延時間）が
得られるので、比較的簡単な回路で２つの駆動周波数に
適応できる。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の電荷結合撮像素子の信号処理装置の一
実施例を示す構成図である。第１図において、撮像領域
１０１で光電変換された信号電荷は、水平シフトレジス
タ１０２に垂直転送された後、水平転送され出力回路１
０３より出力される。出力回路１０３の出力信号は、バ
ッファ回路１０４、抵抗器１０５を介してディレィライ
ン１ｏ８に供給される。また、ディレィラインの出力端
子は、スイッチ回路１０９によってグランドまたは接地
された抵抗器１１１に選択して接続される。ここで、各
抵抗器１０５，１１．１のインピーダンスはディレィラ
イン１０８の特性インピーダンスに等しい、さらにディ
レィラインの入力端に現れる電圧はバッファ回路１０６
を介して差動増幅器１０７の正入力端子に入力され（信
号Ｓ３）、抵抗器１１１の入力端の電圧はバッファ回路
１１０を介して差動増幅器１０７の負入力端子に入力さ
れる。そして、差動増幅器１０７の出力信号Ｓ５のうち
有効信号電圧ｖ５は、パルス発生器１１３に制御された
サンプリング回路１１２によってサンプリングされる。

次に例えばＣＣＤのフレームレートを３０フレ一ム／秒
および６０フレ一ム／秒で動作させた場合の本実施例の
動作を、第２図および第３図のタイムチャートを用いて
説明する。

第２図は３０フレ一ム／秒で動作させた場合で、ディレ
ィライン１０８の出力端はスイッチ回路１０９を介して
接地されている。バッファ回路１０４の出力信号は、抵
抗器１０５を介してディレィライン１０８に入力され（
信号Ｓ１）、遅延時間τだけ遅延された後、出力端に達
する。ここで出力端はスイッチ回路１０９を介して接地
されているので、出力端に達した信号は位相が反転し反
射（全反射）されて、再び遅延時間τだけ遅延されて入
力端に達する（信号Ｓ２）、ここで、全体の遅延時間２
τは、ディレィライン１０８の入力信号Ｓ１の信号期間
２０３と反射して再び入力端に達した信号Ｓ２のフィー
ドスルー期間２０２とが重なるよう（つまり、一画素周
期の約半分：２τ＝１／２・Ｔｐ）に設定される。ディ
レィライン１０８の入力端には信号Ｓ１と信号Ｓ２が混
合された信号が現れ、バッファ回路１０６を介して差動
増幅器１０７の正入力端子に入力される（信号Ｓ３）、
ここで差動増幅器１０７の負入力端子はグランドレベル
となっている。そして、パルス発生器１１３よりサンプ
リング回路１１２にサンプリングパルスが一画素周期Ｔ
Ｐごとに印加され、差動増幅器１０７の出力信号Ｓ３の
うち有効信号電圧Ｖｓがサンプリングされる。

第３図は６０フレ一ム／秒で動作させた場合で、ディレ
ィライン１０８の出力端はスイッチ回路１０９を介して
、ディレィライン１０８の特性インピーダンスと等しい
抵抗器１１１に接続される。ここで出力端において、イ
ンピーダンス整合が完全にとれているため、反射は全く
生じず、出力端にはディレィライン１０８に入力された
信号Ｓ１が遅延時間τだけ遅延された信号が現れる。

よって、ディレィライン１０６の入力端には、出力端か
らの反射波は生じず、ＣＣＤからの出力信号がそのま！
現れる。そして、ディレィライン１０８の入力信号Ｓ１
は、差動増幅器１０７の正入力端子に入力され（信号Ｓ
３）、ディレィライン１０８によって遅延時間τだけ遅
延された信号は、差動増幅器１０７の負入力端子に入力
される（信号Ｓ４）、ここでフレームレートは３０フレ
一ム／秒の２倍になっているの、で、ＣＣＤの出力信号
の一画素周期は３０フレ一ム／秒の場合の半分の１／２
・ＴＰとなる。よってディレィライン１０８の遅延時間
τは、この場合の一画素周期１／２・Ｔｐの半分（つま
り、τ＝１／４・Ｔｐ）であるので、遅延信号Ｓ４のフ
ィードスルー期間２０２は入力信号Ｓ３の信号期間２０
３と重なることになる０次に、差動増幅器１０７によっ
て入力信号Ｓ３と遅延信号Ｓ４の差がとられ、その出力
信号Ｓ５においてフィードスルー期間２０２と信号期間
２０３が重なった期間に有効信号電圧Ｖｓが一画素周期
ごとに現れ、サンプリング回路１１２によってサンプリ
ングされる。

以上の動作によって、フレームレートがそれぞれ３０フ
レ一ム／秒、６０フレーム／秒という２つの駆動周波数
において、ＣＣＤの有効信号電圧であるフィードスルー
期間と信号期間の電位差を、雨期間に重畳された雑音成
分を除去しながらサンプリングすることができる。

〔発明の効果〕

以上述べたように本発明によれば、クランプ動作なしに
、ディレィラインと差動増幅器によって構成される簡単
な回路によってフィードスルー期間と信号期間の電位差
を求めることができる。よってＣＣＤの駆動周波数によ
らず、雑音成分を十分除去して有効信号電圧のみを正確
にサンプリングすることができる。

また、本発明によれば、遅延信号の遅延時間をディレィ
ラインの遅延時間τとその２倍の遅延時間２τに設定し
て演算ができるので、１個のディレィラインを用いて大
きさが１：２の関係にある２つのＣＣＤの駆動周波数に
対応した良好な雑音抑制が可能である。

なお、本実施例においてフレームレート３ｏフレーム／
秒、６０フレ一ム／秒に対応した駆動周波数における動
作を示したが、ディレィラインの遅延時間の設定を変え
ることにより任意の駆動周波数に適応できる。また、１
水平走査期間（＝ＩＨ）内の任意の期間で、駆動周波数
を２倍または半分にして変化させることにも適応できる
。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図、第３
図は第１図の実施例の動作を説明するためのタイムチャ
ート、第４図は従来の信号処理回路を示す構成図、第５
図、第６図は第４図の従来例の動作を説明するためのタ
イムチャートである。 １０１・・・撮像領域、１０２・・・水平シフトレジス
タ、１０３　、、、出力回路、１０４，１０６　１１０
．４０４，４０６・・・バッファ増幅器、１０５゜１１
１・・・抵抗器、１０７・・差動増幅器、１０８・・・
ディレィライン、１０９．４０７．４０８・・・スイッ
チ回路、１１２・・・サンプリング回路、１１３゜４１
１・・・パルス発生器、４０５，４０７・・・コンデン
サ、４０９・・・基準電圧源、４１２・・・クランプ回
路、４１３・・・サンプルホールド回路。

Claims (1)

【特許請求の範囲】
1. 　駆動周波数に対応した信号期間とフィードスルー期間
   とを有する信号を出力する電荷結合素子と、信号の遅延
   及び反射を行うディレイラインと、前記電荷結合素子か
   らの信号を前記ディレイラインにインピーダンス整合し
   て出力するバッファ増幅手段と、前記ディレイラインの
   出力端を出力端が接地されインピーダンス整合された抵
   抗素子側と接地側間で切替え接続する切替手段と、前記
   バッファ増幅手段の分岐出力に一方の入力を接続され前
   記切替手段の前記抵抗素子の入力端に他方の入力を接続
   され両入力の差信号を出力する差動増幅手段と、前記差
   動増幅手段の出力端に接続され所定タイミングでサンプ
   リングされた信号を出力するサンプリング手段とを備え
   、前記電荷結合素子の第１の駆動周波数に対し、前記バ
   ッファ増幅手段を介した前記電荷結合素子の出力信号の
   信号期間と、前記ディレイラインに入力され出力端で反
   射し入力端に戻ってきた遅延信号のフィードスルー期間
   とが重なるように前記ディレイラインの遅延時間を設定
   し、第１の駆動周波数では前記ディレイラインの出力端
   が前記抵抗素子側に接続され、前記第１の駆動周波数の
   １／２の第２の駆動周波数では接地側に接続されるよう
   に前記切替手段を切替え、前記差動増幅手段の有効信号
   電圧を前記サンプリング手段により抜出すことを特徴と
   する電荷結合素子の信号処理装置。