JPH0443836Y2 - - Google Patents

Info

Publication number
JPH0443836Y2
JPH0443836Y2 JP8354887U JP8354887U JPH0443836Y2 JP H0443836 Y2 JPH0443836 Y2 JP H0443836Y2 JP 8354887 U JP8354887 U JP 8354887U JP 8354887 U JP8354887 U JP 8354887U JP H0443836 Y2 JPH0443836 Y2 JP H0443836Y2
Authority
JP
Japan
Prior art keywords
circuit
signal
alarm
ring
bell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8354887U
Other languages
Japanese (ja)
Other versions
JPS63190996U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8354887U priority Critical patent/JPH0443836Y2/ja
Publication of JPS63190996U publication Critical patent/JPS63190996U/ja
Application granted granted Critical
Publication of JPH0443836Y2 publication Critical patent/JPH0443836Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Electromechanical Clocks (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は、打鈴音によるアラームを発生させる
アラーム時計に関するものであり、特にその報知
停止装置に関する。
[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to an alarm clock that generates an alarm by the sound of a striking bell, and particularly relates to an alarm stop device thereof.

(従来技術) 従来よりアラーム時計には、通常アラーム報知
を停止させるための鳴り止めスイツチが設けられ
ている。
(Prior Art) Alarm clocks have conventionally been provided with a stop switch for stopping alarm notification.

この鳴り止めスイツチは一般に操作し易い所に
設けられている。しかしながらこのようにスイツ
チを設けると時計のデザインを著しく制約するこ
とになり、また誤操作を招き、さらに操作が面倒
で操作性を改善することを希望する使用者が少な
くなかつた。
This stop switch is generally located at a location where it can be easily operated. However, the provision of such a switch significantly restricts the design of the watch, and also invites erroneous operation. Furthermore, the operation is cumbersome, and many users desire improved operability.

そのため、実開昭61−28097号公報及び実開昭
53−115069号公報に示されている時計のように、
時計体に振動検出素子を設け、この振動検出素子
が振動を検出したとき、即ち使用者が時計を叩い
たときには、アラーム報知が鳴り止めされるよう
に構成したものが提案された。
Therefore, Utility Model Application Publication No. 61-28097 and Utility Model Application No. 61-28097
Like the clock shown in Publication No. 53-115069,
A watch has been proposed in which a vibration detecting element is provided in the watch body, and when the vibration detecting element detects vibration, that is, when the user taps the watch, the alarm notification is stopped.

このように構成することにより、外部スイツチ
を設ける必要がなくなり、操作性を改善すること
ができる。
With this configuration, there is no need to provide an external switch, and operability can be improved.

(考案が解決しようとする問題点) 上記従来技術における振動検出素子は、アラー
ム報知中に何らかの振動が時計に加わると報知が
停止してしまう等、誤動作が多く、また打鈴音を
使う時計のように報知音発生時に時計に振動が発
生するものには使用することができないという問
題点があつた。
(Problems to be solved by the invention) The vibration detection element in the above-mentioned conventional technology has many malfunctions, such as stopping the alarm if any vibration is applied to the watch while notifying the alarm. Another problem was that it could not be used for watches that vibrated when the notification sound was generated.

(問題点を解決するための手段) 本考案の目的は、動作の信頼性を向上させ、か
つ操作性をより良くし、さらに打鈴音を使用した
時計にも適用することができる報知停止装置を備
えたアラーム時計を提供することにある。
(Means for Solving Problems) The purpose of the present invention is to provide an alarm stop device that improves operational reliability, improves operability, and can be applied to watches that use a striking bell sound. The objective is to provide an alarm clock with the following features.

前記の問題点を解決し、かつその目的を達成す
るため、本考案のアラーム時計は、打鈴音による
アラーム報知が開始されたときに、例えば振動し
ている打鈴用リンを抑えることにより報知が停止
するように構成している。
In order to solve the above-mentioned problems and achieve the purpose, the alarm clock of the present invention is designed such that when the alarm notification by the sound of a bell is started, the notification is made by, for example, suppressing the vibrating ring for striking the bell. It is configured to stop.

このように報知停止するために、本考案におい
てはリンの内側に振動検出用の圧電素子を設け、
さらにこの圧電素子に発生する起電力からリンの
振動が一定レベル以下になつたことを検知する振
動抑圧検出回路と、その検知信号をアラーム報知
時にのみ鳴り止め信号として出力するゲート回路
とを設けたことを特徴とする。
In order to stop the notification in this way, in the present invention, a piezoelectric element for vibration detection is installed inside the ring.
Furthermore, a vibration suppression detection circuit that detects when the vibration of phosphorus falls below a certain level from the electromotive force generated in this piezoelectric element, and a gate circuit that outputs the detection signal as a ringing stop signal only when an alarm is notified are provided. It is characterized by

(実施例) 以下図面に基づいて本考案の実施例を説明す
る。
(Example) An example of the present invention will be described below based on the drawings.

第2図は本考案の一実施例に係るアラーム時計
の平面図、 第3図は第2図に示すアラーム時計の底面図、 第4図は第3図のA−A断面図、 第5図は第3図のB−B断面図、 第6図は本実施例における打鈴装置を示す図で
ある。
Fig. 2 is a plan view of an alarm clock according to an embodiment of the present invention, Fig. 3 is a bottom view of the alarm clock shown in Fig. 2, Fig. 4 is a sectional view taken along line A-A in Fig. 3, and Fig. 5. is a cross-sectional view taken along the line BB in FIG. 3, and FIG. 6 is a diagram showing the bell striking device in this embodiment.

本実施例における時計ケース2は、半球形状の
リン4と、このリン4を支持する台部6とから構
成されている。
The watch case 2 in this embodiment includes a hemispherical ring 4 and a base 6 that supports the ring 4.

このリン4の内面にはその振動により起電力を
発生する圧電素子8が取り付けられている。
A piezoelectric element 8 is attached to the inner surface of the ring 4, which generates an electromotive force by its vibration.

また、台部6には時計回路と、その底面側から
視認できる表示部10と、時刻修正スイツチ12
と、アラームセツトスイツチ14と、打鈴装置1
6等が取り付けられている。
In addition, the base part 6 includes a clock circuit, a display part 10 that can be seen from the bottom side, and a time correction switch 12.
, alarm set switch 14 , and bell striking device 1
6 etc. is attached.

この打鈴装置16は、第6図等に示すように、
モータ18と、このモータ18の回転軸に取り付
けられたカム20と、一端がバネ22を介してカ
ム20に取り付けられ他端には打ち玉26が取り
付けられているシユモク24とから構成されてい
る。この打鈴装置16によれば、モータ18が回
転するとカム20とバネ22を介してシユモク2
4が揺動し、その端部の打ち玉26がリン4に断
続的に当接して打鈴音が発声する。
This bell striking device 16, as shown in FIG.
It is composed of a motor 18, a cam 20 attached to the rotating shaft of the motor 18, and a shaft 24 having one end attached to the cam 20 via a spring 22 and a hitting ball 26 attached to the other end. . According to this bell striking device 16, when the motor 18 rotates, the bell striking device 16 strikes the bell 2 via the cam 20 and the spring 22.
4 swings, and the striking ball 26 at its end intermittently contacts the ring 4, producing a striking sound.

本実施例においては、アラーム時刻になると、
この打鈴装置16が駆動されて打鈴音が発生さ
れ、このときのリン4の振動により圧電素子8が
起電力を出力する。その後、使用者がリン4に触
れてその振動を抑圧すると、圧電素子8の出力電
圧が低下し、これを検出してアラーム報知を停止
するようにしたものである。
In this embodiment, when the alarm time comes,
The bell striking device 16 is driven to generate a striking sound, and the vibration of the ring 4 at this time causes the piezoelectric element 8 to output an electromotive force. Thereafter, when the user touches the ring 4 to suppress its vibration, the output voltage of the piezoelectric element 8 decreases, and this is detected to stop the alarm notification.

次に第1図に基づいて本実施例におけるアラー
ム時計の回路構成を説明する。
Next, the circuit configuration of the alarm clock in this embodiment will be explained based on FIG.

30は基準信号発生回路、32はこの基準信号
発生回路30からの基準信号を分周する分周回路
である。34は分周回路32からの出力信号によ
り時刻を表示する時刻表示部であり、分周回路3
2からの信号を入力して時刻を計時する計時回路
36と、その出力信号を表示駆動信号に変換する
デコーダドライバ38と、表示駆動信号により駆
動される表示部40とからなる。
30 is a reference signal generation circuit, and 32 is a frequency division circuit that divides the frequency of the reference signal from this reference signal generation circuit 30. 34 is a time display section that displays the time based on the output signal from the frequency dividing circuit 32;
2, a decoder driver 38 that converts the output signal into a display drive signal, and a display section 40 that is driven by the display drive signal.

42は設定されたアラーム時刻になるとこれを
検出して一定時間一致信号を出力するアラーム回
路である。
42 is an alarm circuit that detects a set alarm time and outputs a coincidence signal for a certain period of time.

このアラーム回路42は、設定したアラーム時
刻を記憶するアラームメモリ44と、計時回路3
6とアラームメモリ44からの信号を入力して一
致すると信号を出力する一致回路46と、その出
力信号を入力するとパルスを出力するワンシヨツ
トマルチバイブレータ48と、アラームセツトス
イツチ56と後述するカウンタ及びアンドゲート
からの信号を入力するオアゲート50と、ワンシ
ヨツトマルチバイブレータ48からの信号とオア
ゲート50からの信号をそれぞれセツト入力Sと
リセツト入力Rに入力するフリツプフロツプ52
と、その出力からの信号をリセツト入力Rに入
力しかつ分周回路32からのクロツク信号φ1を
クロツク入力φに入力してオアゲート50に信号
を印加するカウンタ54とから構成されている。
This alarm circuit 42 includes an alarm memory 44 that stores the set alarm time, and a clock circuit 3.
A matching circuit 46 that inputs signals from the alarm memory 44 and 6 and outputs a signal when they match, a one-shot multivibrator 48 that outputs a pulse when the output signal is input, an alarm set switch 56, and a counter and AND circuit that will be described later. An OR gate 50 which inputs a signal from the gate, and a flip-flop 52 which inputs a signal from the one-shot multivibrator 48 and a signal from the OR gate 50 to a set input S and a reset input R, respectively.
and a counter 54 which inputs the signal from the output to the reset input R and inputs the clock signal φ 1 from the frequency divider circuit 32 to the clock input φ to apply the signal to the OR gate 50.

58は打鈴用モータ60を駆動する駆動回路で
あり、フリツプフロツプ52の出力Qからの信号
を抵抗62を介してベースに入力し、かつモータ
60の一端子がコレクタに接続され、エミツタが
接地されているトランジスタ64から構成されて
いる。
Reference numeral 58 denotes a drive circuit for driving the bell-striking motor 60, which inputs the signal from the output Q of the flip-flop 52 to the base via the resistor 62, one terminal of the motor 60 is connected to the collector, and the emitter is grounded. It is composed of a transistor 64.

66は圧電素子68の起電力が一定レベル以下
になると検出信号を出力する振動抑圧検出回路で
ある。この振動抑圧検出回路66は、圧電素子6
8からの起電力信号を整流するダイオード70
と、その信号の電圧を定電圧化するツエナーダイ
オード72と、定電圧化された信号を積分するコ
ンデンサ74と抵抗76と、一定の基準電圧を得
るための抵抗78,80と、その基準電圧を
(+)入力に入力しかつ圧電素子68からの起電
力信号を(−)入力に入力するコンパレータ82
とから構成されている。
66 is a vibration suppression detection circuit that outputs a detection signal when the electromotive force of the piezoelectric element 68 becomes below a certain level. This vibration suppression detection circuit 66 includes a piezoelectric element 6
Diode 70 rectifying the electromotive force signal from 8
, a Zener diode 72 that makes the voltage of the signal constant, a capacitor 74 and a resistor 76 that integrate the constant voltage signal, resistors 78 and 80 that obtain a constant reference voltage, and a Zener diode 72 that makes the voltage of the signal constant. A comparator 82 that inputs the (+) input and the electromotive force signal from the piezoelectric element 68 to the (-) input.
It is composed of.

84はこのコンパレータ82の出力信号と前述
したアラーム回路42内のフリツプフロツプ52
の出力Qからの信号を入力し、オアゲート50に
信号を印加するアンドゲートである。
84 is the output signal of this comparator 82 and the flip-flop 52 in the alarm circuit 42 mentioned above.
This is an AND gate that receives a signal from the output Q of the AND gate and applies the signal to the OR gate 50.

次に上記構成からなるアラーム時計の動作を説
明する。
Next, the operation of the alarm clock having the above configuration will be explained.

設定したアラーム時刻になると、アラームメモ
リ44の記憶内容と計時回路36のカウント内容
とが一致し、これを検出した一致回路46はその
出力信号をHレベルにする。このHレベルの信号
を入力したワンシヨツトマルチバイブレータ48
は、この入力信号に応答してパルスを出力する。
When the set alarm time arrives, the contents stored in the alarm memory 44 and the count contents of the timer circuit 36 match, and the coincidence circuit 46 detecting this matches its output signal to the H level. One-shot multivibrator 48 to which this H level signal is input
outputs a pulse in response to this input signal.

このパルスはフリツプフロツプ52のセツト入
力Sに印加され、これをセツト状態にする。
This pulse is applied to the set input S of flip-flop 52, placing it in the set state.

このため、フリツプフロツプ52の出力Q,
はそれぞれH,Lレベルになり、出力Qからの信
号を抵抗62を介してベースに入力するトランジ
スタ64は導通状態になる。このトランジスタ6
4が導通状態になるとモータ60は作動し、これ
により打鈴音が発生される。
Therefore, the output Q of the flip-flop 52,
become H and L levels, respectively, and the transistor 64, which inputs the signal from the output Q to its base via the resistor 62, becomes conductive. This transistor 6
4 becomes conductive, the motor 60 operates, thereby producing a striking sound.

このように打鈴音が発生するとリン4(第1図
等)は振動し、この振動により圧電素子68は即
座に起電力を発生する。このため、コンパレータ
82の入力電圧は、圧電素子68からの起電力に
より(−)入力側の電位の方が(+)入力側の基
準電圧より高くなり、その出力信号はLレベルに
なる。
When the ringing sound is generated in this manner, the ring 4 (see FIG. 1, etc.) vibrates, and this vibration causes the piezoelectric element 68 to immediately generate an electromotive force. Therefore, in the input voltage of the comparator 82, the potential on the (-) input side is higher than the reference voltage on the (+) input side due to the electromotive force from the piezoelectric element 68, and its output signal becomes L level.

従つて、前述したようにアラーム回路42内の
フリツプフロツプ52の出力Qからの信号がHレ
ベルになつても、これと同時に振動抑圧検出回路
66内のコンパレータ82の出力信号がLレベル
になるため、アンドゲート84の出力信号はLレ
ベルに保たれ、このアンドゲート84からの信号
によりフリツプフロツプ52がリセツトされるこ
とはない。
Therefore, as described above, even if the signal from the output Q of the flip-flop 52 in the alarm circuit 42 goes to H level, the output signal from the comparator 82 in the vibration suppression detection circuit 66 goes to L level at the same time. The output signal of AND gate 84 is kept at L level, and flip-flop 52 is not reset by the signal from AND gate 84.

その後、使用者がリン4を抑えると、リン4の
振動が弱まり、圧電素子68が出力する起電力の
電圧も低下する。これにより、今度はコンパレー
タ82の(+)入力側の基準電圧の方が(−)入
力側の電圧より高くなり、その出力信号はHレベ
ルになる。このときにアンドゲート84はフリツ
プフロツプ52の出力Qからの信号により開状態
になつているため、コンパレータ82の出力信号
はこのアンドゲート84の出力信号に発生する。
After that, when the user suppresses the phosphor 4, the vibration of the phosphor 4 weakens, and the voltage of the electromotive force output by the piezoelectric element 68 also decreases. As a result, the reference voltage on the (+) input side of the comparator 82 becomes higher than the voltage on the (-) input side, and its output signal becomes H level. At this time, the AND gate 84 is in an open state due to the signal from the output Q of the flip-flop 52, so the output signal of the comparator 82 is generated in the output signal of the AND gate 84.

この信号はオアゲート50を介してフリツプフ
ロツプ52のリセツト入力Rに印加され、これを
リセツトする。
This signal is applied via OR gate 50 to the reset input R of flip-flop 52 to reset it.

このようにフリツプフロツプ52がリセツトさ
れると、その出力Qからの信号はLレベルにな
り、この信号をベースに入力するトランジスタ6
4は非導通状態になる。このため、モータ60は
停止し、アラーム報知は停止する。
When the flip-flop 52 is reset in this way, the signal from its output Q becomes L level, and the transistor 6 input to the base receives this signal.
4 becomes non-conductive. Therefore, the motor 60 stops and the alarm notification stops.

尚、アラーム報知中にアラームセツトスイツチ
56をオン操作した場合にもフリツプフロツプ5
2をリセツトさせてアラーム報知を停止させるこ
とができ、またフリツプフロツプ52がセツト状
態になるとリセツト解除されてカウントを開始す
るカウンタ54が一定時間カウントしてその出力
Cからパルスを出力した場合にもフリツプフロツ
プ52はリセツトされ、アラーム報知は停止す
る。
Furthermore, even if the alarm set switch 56 is turned on during alarm notification, the flip-flop 5
2 can be reset to stop the alarm notification, and the flip-flop can also be reset when the flip-flop 52 is reset and starts counting when the counter 54 counts for a certain period of time and outputs a pulse from its output C. 52 is reset and the alarm notification is stopped.

(考案の効果) 本考案によれば、リン、即ち時計ケースを抑え
るだけでアラーム報知を止めることができ、操作
性を向上させることができる。
(Effects of the invention) According to the invention, alarm notification can be stopped by simply holding down the ring, that is, the watch case, and operability can be improved.

また、打鈴音を使用したアラーム時計のように
時計が振動するものにも使用することができ、適
用範囲を広げることができる。
Furthermore, it can be used for clocks that vibrate, such as alarm clocks that use a ringing sound, and the range of application can be expanded.

さらに、時計を抑えてその振動を弱めること
は、従来技術のように時計に振動を加えることに
比べて、特に使用者が意識して行なう行為以外に
はほとんど起らない。即ち、時計を落したり、ぶ
つけたり、あるいは倒すことはしばしばあるが、
時計を抑え込むことはごく稀であり、このため外
的要因による誤動作が少ない。
Furthermore, suppressing the watch to weaken its vibrations hardly occurs unless the user is consciously doing so, compared to adding vibration to the watch as in the prior art. In other words, although watches are often dropped, hit, or knocked over,
It is extremely rare for a clock to be held down, and therefore malfunctions due to external factors are rare.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例に係るアラーム時計
の回路構成を示す回路図。第2図は本考案の一実
施例に係るアラーム時計の平面図。第3図は第2
図に示すアラーム時計の底面図。第4図は第3図
のA−A断面図。第5図は第3図のB−B断面
図。第6図は第4図及び第5図に示す打鈴装置の
みを示す平面図。 2……時計ケース、4……リン、6……台部、
8,68……圧電素子、10,40……表示部、
18,60……モータ、24……シユモク、30
……基準信号発生器、32……分周回路、34…
…時刻表示部、42……アラーム回路、58……
駆動回路、66……振動抑圧検出回路、84……
ゲート回路。
FIG. 1 is a circuit diagram showing the circuit configuration of an alarm clock according to an embodiment of the present invention. FIG. 2 is a plan view of an alarm clock according to an embodiment of the present invention. Figure 3 is the second
FIG. 2 is a bottom view of the alarm clock shown in the figure. FIG. 4 is a sectional view taken along the line AA in FIG. 3. FIG. 5 is a sectional view taken along line BB in FIG. 3. FIG. 6 is a plan view showing only the bell striking device shown in FIGS. 4 and 5. FIG. 2...Watch case, 4...Rin, 6...Base,
8, 68... piezoelectric element, 10, 40... display section,
18, 60...motor, 24...shuttle, 30
...Reference signal generator, 32... Frequency dividing circuit, 34...
...Time display section, 42...Alarm circuit, 58...
Drive circuit, 66... Vibration suppression detection circuit, 84...
gate circuit.

Claims (1)

【実用新案登録請求の範囲】 基準信号発生回路と、この基準信号発生回路か
らの基準信号を分周する分周回路と、この分周回
路からの出力信号により時刻を表示する時刻表示
部と、設定されたアラーム時刻になるとこれを検
出して一定時間一致信号を出力するアラーム回路
と、打鈴用モータと、前記アラーム回路からの一
致信号に応答して前記打鈴用モータを回転させる
駆動回路と、前記打鈴用モータの回転によつて揺
動するシユモクと、このシユモクによつて打鈴さ
れるリンと、からなるアラーム時計において、 前記リンの内側に取り付けられ前記リンの振動
により起電力を発生する圧電素子と、 この圧電素子の起電力が一定レベル以下のとき
に検出信号を出力する振動抑圧検出回路と、 前記アラーム回路からの一致信号が発生してい
るときのみ前記振動抑圧検出回路からの検出信号
を前記アラーム回路からの一致信号を停止させる
信号として出力するゲート回路と、 を設けることを特徴とするアラーム時計。
[Claims for Utility Model Registration] A reference signal generation circuit, a frequency division circuit that divides the frequency of the reference signal from the reference signal generation circuit, and a time display section that displays the time based on the output signal from the frequency division circuit; an alarm circuit that detects a set alarm time and outputs a coincidence signal for a certain period of time; a bell-striking motor; and a drive circuit that rotates the bell-striking motor in response to the coincidence signal from the alarm circuit. , an alarm clock comprising a ring that is oscillated by the rotation of the bell-striking motor, and a ring that is struck by the ring, the ring being attached inside the ring and generating an electromotive force by the vibration of the ring a vibration suppression detection circuit that outputs a detection signal when the electromotive force of the piezoelectric element is below a certain level; and a vibration suppression detection circuit that outputs a detection signal only when a matching signal from the alarm circuit is generated. a gate circuit that outputs a detection signal from the alarm circuit as a signal for stopping the coincidence signal from the alarm circuit.
JP8354887U 1987-05-28 1987-05-28 Expired JPH0443836Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8354887U JPH0443836Y2 (en) 1987-05-28 1987-05-28

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8354887U JPH0443836Y2 (en) 1987-05-28 1987-05-28

Publications (2)

Publication Number Publication Date
JPS63190996U JPS63190996U (en) 1988-12-08
JPH0443836Y2 true JPH0443836Y2 (en) 1992-10-15

Family

ID=30937240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8354887U Expired JPH0443836Y2 (en) 1987-05-28 1987-05-28

Country Status (1)

Country Link
JP (1) JPH0443836Y2 (en)

Also Published As

Publication number Publication date
JPS63190996U (en) 1988-12-08

Similar Documents

Publication Publication Date Title
JPH1082870A (en) Electronic watch including a generator driven by a spring barrel
EP0562817A2 (en) Electronic apparatus with ultrasonic motor
JPH10186062A (en) Alarm clock
US4196583A (en) Analogue electronic alarm timepiece
CN1040274A (en) multi-function digital watch
TW488181B (en) Electronic converter for converting an acoustic signal into a pseudo-digital signal, timepiece including such a converter and two-directional communication method via acoustic waves
JPWO1995013570A1 (en) Alarm clock
JP3625395B2 (en) Electronic timepiece and pointer position detection method
JP3742128B2 (en) Electronic clock
CN108720780B (en) Key control method and device, dishwasher
JPH0587952A (en) Watch with alarm function
JPS63190996U (en)
JP2017122604A (en) Pointer driving motor unit and method for controlling the pointer driving motor unit
JPS59171881A (en) Electronic wristwatch with alarm
JPH074633Y2 (en) Silent notification watch
JP2000310690A (en) Electronic clock with timer function
JPH0729760Y2 (en) Stepping motor drive circuit
JP3903696B2 (en) Proximity switch
JP3469471B2 (en) Radio-controlled clock
USRE26817E (en) Patrick transistor alarm clock
JPS5833798B2 (en) Clock motor motion detection device
JP2000338980A (en) Striking mechanism
JPS5844397Y2 (en) clock device
JPS6027435Y2 (en) chime sound generator
JPS5657957A (en) Revolution detector