JPH0444251B2 - - Google Patents
Info
- Publication number
- JPH0444251B2 JPH0444251B2 JP57009189A JP918982A JPH0444251B2 JP H0444251 B2 JPH0444251 B2 JP H0444251B2 JP 57009189 A JP57009189 A JP 57009189A JP 918982 A JP918982 A JP 918982A JP H0444251 B2 JPH0444251 B2 JP H0444251B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- film transistor
- liquid crystal
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
本発明はマトリツクス型液晶表示装置に関し、
より詳しくは、各絵素に薄膜トランジスタを付加
したマトリツクス型液晶表示装置の表示品位の改
良に関するものである。
より詳しくは、各絵素に薄膜トランジスタを付加
したマトリツクス型液晶表示装置の表示品位の改
良に関するものである。
一般に、各絵素にMOSトランジスタあるいは
薄膜トランジスタ（TFT）などのスイツチング
素子を付加することにより、液晶表示装置の高デ
ユーテイ化および高コントラスト表示化を達成す
ることができる。
薄膜トランジスタ（TFT）などのスイツチング
素子を付加することにより、液晶表示装置の高デ
ユーテイ化および高コントラスト表示化を達成す
ることができる。
MOSトランジスタを各絵素に付加することは、
基板がシリコン（Si）に限られるために、液晶表
示装置の大面積表示が困難で基板も高価となり、
偏光フイルタを２枚使用する表示コントラストの
優れたTN−FEMには不適当であるのに対し、
ガラス基板上に薄膜トランジスタを形成した液晶
表示装置では、各絵素にMOSトランジスタを付
加する場合の上記のような制約がないため、注目
されている。
基板がシリコン（Si）に限られるために、液晶表
示装置の大面積表示が困難で基板も高価となり、
偏光フイルタを２枚使用する表示コントラストの
優れたTN−FEMには不適当であるのに対し、
ガラス基板上に薄膜トランジスタを形成した液晶
表示装置では、各絵素にMOSトランジスタを付
加する場合の上記のような制約がないため、注目
されている。
そこで、先ず、第１図の等価回路を参照して、
各絵素に薄膜トランジスタを付加したマトリツク
ス型液晶表示装置の動作原理を説明する。
各絵素に薄膜トランジスタを付加したマトリツク
ス型液晶表示装置の動作原理を説明する。
第１図に示すように、上記マトリツクス型液晶
表示装置の各絵素１０には、薄膜トランジスタ１
１と薄膜トランジスタ１２が夫々１個づつ付加さ
れており、薄膜コンデンサ１２と液晶の静電容量
１３とは並列に接続され、また、薄膜トランジス
タ１１と薄膜トランジスタ１２とは直列に接続さ
れている。
表示装置の各絵素１０には、薄膜トランジスタ１
１と薄膜トランジスタ１２が夫々１個づつ付加さ
れており、薄膜コンデンサ１２と液晶の静電容量
１３とは並列に接続され、また、薄膜トランジス
タ１１と薄膜トランジスタ１２とは直列に接続さ
れている。
上記各絵素１０の表示は、薄膜トランジスタ１
１のゲート電極と接続した行電極１４に走査信号
を与え、上記薄膜トランジスタ１１のソース電極
と接続した列電極１５にデータ信号を与えること
により、薄膜コンデンサ１２の充放電を制御、即
ち、液晶に印加される電圧を制御して行われる。
１のゲート電極と接続した行電極１４に走査信号
を与え、上記薄膜トランジスタ１１のソース電極
と接続した列電極１５にデータ信号を与えること
により、薄膜コンデンサ１２の充放電を制御、即
ち、液晶に印加される電圧を制御して行われる。
上記の如き動作原理を有するマトリツクス型液
晶表示装置としては、従来より、第２図に示すよ
うなものが一般に知られている。
晶表示装置としては、従来より、第２図に示すよ
うなものが一般に知られている。
上記第２図において、２１は薄膜トランジス
タ、２２は薄膜トランジスタ１２の一方の電極で
あつて薄膜トランジスタ２１のドレイン電極およ
び表示電極を兼ねている。２４は薄膜トランジス
タ２１のゲート電極と接続した行電極、２５は上
記薄膜トランジスタのソース電極と接続した列電
極、２６は上記行電極２４と列電極２５を絶縁す
るための絶縁膜である。これら行電極２４と列電
極２５は、各絵素１０間に形成されている。
タ、２２は薄膜トランジスタ１２の一方の電極で
あつて薄膜トランジスタ２１のドレイン電極およ
び表示電極を兼ねている。２４は薄膜トランジス
タ２１のゲート電極と接続した行電極、２５は上
記薄膜トランジスタのソース電極と接続した列電
極、２６は上記行電極２４と列電極２５を絶縁す
るための絶縁膜である。これら行電極２４と列電
極２５は、各絵素１０間に形成されている。
上記のような従来のマトリツクス型液晶表示装
置で明るい表示画面を得ようとすれば、行電極２
４および列電極２５の材料として透明導電膜を使
用すればよい。
置で明るい表示画面を得ようとすれば、行電極２
４および列電極２５の材料として透明導電膜を使
用すればよい。
ところが、透明導電膜の面抵抗は、最良のもの
でも10Ω／口と金属と比べて大きく、行電極２４
および列電極２５での電圧降下のため、薄膜トラ
ンジスタの正常動作が望めない。例えば、10Ω／
口の透明導電膜を、絵素ピツチ1000μm、絵素寸
法970μmのマトリツクス型液晶表示装置に適用す
れば、行電極２４および列電極２５の形成のため
に残された領域は30μm未満となつて、例えば、
行電極２４および列電極２５の巾は10μmとなり、
このとき、11cm隔てた液晶表示装置の両端では、
約110KΩの抵抗値が生じることになり、100ライ
ン走査を1/60秒のフイールド周波数で行うと、薄
膜コンデンサ１２の静電容量CsがCs＝0.1nF／mm2
で、薄膜トランジスタ２１のオン抵抗が通常
100KΩであるから、この電圧降下は無視できな
いことになる。
でも10Ω／口と金属と比べて大きく、行電極２４
および列電極２５での電圧降下のため、薄膜トラ
ンジスタの正常動作が望めない。例えば、10Ω／
口の透明導電膜を、絵素ピツチ1000μm、絵素寸
法970μmのマトリツクス型液晶表示装置に適用す
れば、行電極２４および列電極２５の形成のため
に残された領域は30μm未満となつて、例えば、
行電極２４および列電極２５の巾は10μmとなり、
このとき、11cm隔てた液晶表示装置の両端では、
約110KΩの抵抗値が生じることになり、100ライ
ン走査を1/60秒のフイールド周波数で行うと、薄
膜コンデンサ１２の静電容量CsがCs＝0.1nF／mm2
で、薄膜トランジスタ２１のオン抵抗が通常
100KΩであるから、この電圧降下は無視できな
いことになる。
そこで、行電極２４および列電極２５として、
アルミニウム（Al）もしくは金（Au）等の金属
を使用すれば、上記の電圧降下の問題は解決する
が、このようなマトリツクス型液晶表示装置で
は、格子状にアルミニウム（Al）もしくは金
（Au）の金属配線がなされることになり、開口率
が低下し、表示画面が非常に暗いものとなつて表
示品位の著しい低下をもたらすことになる。
アルミニウム（Al）もしくは金（Au）等の金属
を使用すれば、上記の電圧降下の問題は解決する
が、このようなマトリツクス型液晶表示装置で
は、格子状にアルミニウム（Al）もしくは金
（Au）の金属配線がなされることになり、開口率
が低下し、表示画面が非常に暗いものとなつて表
示品位の著しい低下をもたらすことになる。
本発明は従来のマトリツクス型液晶表示装置に
おける上記事情に鑑みてなされたものであつて、
行電極および列電極を透明電極膜とするととも
に、積層配線技術を用いて行電極および列電極の
形成場所として表示電極の領域をも利用すること
により、行電極および列電極の巾を広くし、透明
導電膜の使用による電圧降下を改善するととも
に、明るい表示画面が得られるようにしたマトリ
ツクス型液晶表示装置を提供することを目的とし
ている。
おける上記事情に鑑みてなされたものであつて、
行電極および列電極を透明電極膜とするととも
に、積層配線技術を用いて行電極および列電極の
形成場所として表示電極の領域をも利用すること
により、行電極および列電極の巾を広くし、透明
導電膜の使用による電圧降下を改善するととも
に、明るい表示画面が得られるようにしたマトリ
ツクス型液晶表示装置を提供することを目的とし
ている。
本発明の実施例を、第３図ａおよび第３図ｂを
参照しながら説明する。
参照しながら説明する。
第３図ａおよび第３図ｂにおいて、３０はガラ
ス等の透明基板であつて、該透明基板３０には、
1500オングストローム（10Ω／口）の透明導電膜
を電子ビーム蒸着した後、該透明導電膜を巾
200μm、抜き巾800μmでフオトエツチングによ
り、ストライプ状にパターン化して、薄膜トラン
ジスタ３１の後述するゲート電極４１と接続され
る行電極３２を形成する。
ス等の透明基板であつて、該透明基板３０には、
1500オングストローム（10Ω／口）の透明導電膜
を電子ビーム蒸着した後、該透明導電膜を巾
200μm、抜き巾800μmでフオトエツチングによ
り、ストライプ状にパターン化して、薄膜トラン
ジスタ３１の後述するゲート電極４１と接続され
る行電極３２を形成する。
次に、絶縁膜（第１絶縁膜）３３としてSiO2
をCVD法により0.5μmないし3.0μm堆積した後、
薄膜トランジスタ３１の形成位置のα部分にスル
ーホールを開ける。
をCVD法により0.5μmないし3.0μm堆積した後、
薄膜トランジスタ３１の形成位置のα部分にスル
ーホールを開ける。
上記スルーホールの形成は、CF4プラズマで
SiO2をドライエツチングすることにより行う。
SiO2をドライエツチングすることにより行う。
上記スルーホールの形成後、1500オングストロ
ーム（10Ω／口）の透明導電膜を透明基板３０に
電子ビーム蒸着し、該透明導電膜を巾200μm、抜
き巾800μmでフオトエツチングによりストライプ
状にパターン化して、薄膜トランジスタ３１の後
述するソース電極４４と接続される列電極３４を
形成する。
ーム（10Ω／口）の透明導電膜を透明基板３０に
電子ビーム蒸着し、該透明導電膜を巾200μm、抜
き巾800μmでフオトエツチングによりストライプ
状にパターン化して、薄膜トランジスタ３１の後
述するソース電極４４と接続される列電極３４を
形成する。
このとき、第３図ｂのβ部分、即ち、上記のス
ルーホールの周辺部分の透明導電膜も同時にエツ
チングする。
ルーホールの周辺部分の透明導電膜も同時にエツ
チングする。
次に、CVD法により、SiO2膜（第２の絶縁膜）
３５を0.5μmないし3.0μm堆積し、CF4プラズマ
によりSiO2膜３５をドライエツチングして、第
３図ａに示すα部分および上記列電極３４のγ部
分に夫々スルーホールを形成する。
３５を0.5μmないし3.0μm堆積し、CF4プラズマ
によりSiO2膜３５をドライエツチングして、第
３図ａに示すα部分および上記列電極３４のγ部
分に夫々スルーホールを形成する。
次に、1500オングストローム（10Ω／口）の透
明導電膜を電子ビーム蒸着し、第３図ａに示すβ
部分および上記α部分の周辺のδ部分の透明導電
膜をフオトエツチングにより取り除く。上記透明
導電膜は薄膜コンデンサ１２の一方の電極３６と
なる。
明導電膜を電子ビーム蒸着し、第３図ａに示すβ
部分および上記α部分の周辺のδ部分の透明導電
膜をフオトエツチングにより取り除く。上記透明
導電膜は薄膜コンデンサ１２の一方の電極３６と
なる。
上記薄膜コンデンサ１２の絶縁膜（第３の絶縁
膜）３７として、SiO2をCVD法により0.6μm堆
積した後、CF4プラズマでα部分およびγ部分の
SiO2をエツチングする。次に、透明導電膜を
1500オングストローム（10Ω／口）蒸着して、表
示電極のパターンにフオトエツチングし、上記薄
膜コンデンサ１２の他方の電極としても機能する
表示電極３８を形成する。本実施例では、表示電
極３８は一辺970μmの正方形内に形成され、隣接
する絵素１０とは30μmの隔りがある。
膜）３７として、SiO2をCVD法により0.6μm堆
積した後、CF4プラズマでα部分およびγ部分の
SiO2をエツチングする。次に、透明導電膜を
1500オングストローム（10Ω／口）蒸着して、表
示電極のパターンにフオトエツチングし、上記薄
膜コンデンサ１２の他方の電極としても機能する
表示電極３８を形成する。本実施例では、表示電
極３８は一辺970μmの正方形内に形成され、隣接
する絵素１０とは30μmの隔りがある。
以上の操作により、行電極３２および列電極３
４および上記薄膜コンデンサ１２が形成される。
４および上記薄膜コンデンサ１２が形成される。
薄膜トランジスタ３１は、ゲート電極４１、ゲ
ート絶縁膜４２、半導体層４３、ソース電極４
４、ドレイン電極４５の順に形成する。
ート絶縁膜４２、半導体層４３、ソース電極４
４、ドレイン電極４５の順に形成する。
先ず、ゲート電極４１として、アルミニウム
（Al）あるいはタンタル（Ta）を蒸着し、α部
分のスルーホールにより行電極３２と接続され
る。
（Al）あるいはタンタル（Ta）を蒸着し、α部
分のスルーホールにより行電極３２と接続され
る。
次に、ゲート電極４１をホウ酸アンモニウム水
溶液中で陽極酸化し、Al2O3あるいはTa2O5のゲ
ート絶縁膜４２を形成する。ゲート絶縁膜４２は
200オングストロームないし10000オングストロー
ムの膜厚である。
溶液中で陽極酸化し、Al2O3あるいはTa2O5のゲ
ート絶縁膜４２を形成する。ゲート絶縁膜４２は
200オングストロームないし10000オングストロー
ムの膜厚である。
上記ゲート絶縁膜４２の上には、半導体層４３
としてCdS、SiあるいはCdSeもしくはTeを30オ
ングストロームないし5000オングストローム蒸着
し、その後、ソース電極４４、ドレイン電極４５
として、アルミニウム（Al）、金（Au）もしく
はニツケル（Ni）を蒸着して薄膜トランジスタ
３１が構成される。
としてCdS、SiあるいはCdSeもしくはTeを30オ
ングストロームないし5000オングストローム蒸着
し、その後、ソース電極４４、ドレイン電極４５
として、アルミニウム（Al）、金（Au）もしく
はニツケル（Ni）を蒸着して薄膜トランジスタ
３１が構成される。
この時、上記ソース電極４４は、γ部分のスル
ーホールにより列電極３４と接続される。
ーホールにより列電極３４と接続される。
上記のようにして、薄膜トランジスタ３１の付
加された透明基板３０ともう一つの基板（図示せ
ず。）とを所定の距離を隔てて貼り合せ、液晶を
封入することにより、一つの液晶表示装置を形成
している。
加された透明基板３０ともう一つの基板（図示せ
ず。）とを所定の距離を隔てて貼り合せ、液晶を
封入することにより、一つの液晶表示装置を形成
している。
上記実施例では、絵素ピツチは1000μm、行電
極３２および列電極３４の巾は200μmであつた。
極３２および列電極３４の巾は200μmであつた。
ところで、透明導電膜は10Ω／口であるから、
11cm隔てた両端では5.5KΩの抵抗となり、従来
の液晶表示装置の110KΩに比べて大きな改善が
なされ、通常の薄膜トランジスタ３１のオン抵抗
がおよそ100KΩであることから、充分に薄膜ト
ランジスタ３１を動作させることが確認された。
11cm隔てた両端では5.5KΩの抵抗となり、従来
の液晶表示装置の110KΩに比べて大きな改善が
なされ、通常の薄膜トランジスタ３１のオン抵抗
がおよそ100KΩであることから、充分に薄膜ト
ランジスタ３１を動作させることが確認された。
また、薄膜トランジスタ３１以外はすべて透明
であるから、透過光に対する開口率も高く、明る
い画面を得ることができる。
であるから、透過光に対する開口率も高く、明る
い画面を得ることができる。
上記実施例においては、第２図に示す従来のマ
トリツクス型液晶表示装置に比較して、行電極３
２と列電極３４間の容量が大きくなるが、例え
ば、絶縁膜３３の膜厚が2.0μmのとき、薄膜コン
デンサ１２の1/100の電気容量となり、薄膜トラ
ンジスタ３１をドライブする上で何ら問題のない
ことが分る。
トリツクス型液晶表示装置に比較して、行電極３
２と列電極３４間の容量が大きくなるが、例え
ば、絶縁膜３３の膜厚が2.0μmのとき、薄膜コン
デンサ１２の1/100の電気容量となり、薄膜トラ
ンジスタ３１をドライブする上で何ら問題のない
ことが分る。
上記実施例では、先ず、行電極３２を形成し、
次に列電極３４を形成したが、これとは逆に、列
電極３４を形成した後、行電極３２を形成するよ
うにしてもよい。
次に列電極３４を形成したが、これとは逆に、列
電極３４を形成した後、行電極３２を形成するよ
うにしてもよい。
また、行電極３２と列電極３４の巾も同じであ
る必要はなく、薄膜コンデンサ１２の容量値に比
べて、電極間のストレー容量が充分小さくなる条
件の下に、任意に変化させることができる。
る必要はなく、薄膜コンデンサ１２の容量値に比
べて、電極間のストレー容量が充分小さくなる条
件の下に、任意に変化させることができる。
さらに、行電極３２および列電極３４とを絶縁
している絶縁膜３３もSiO2に限定されるもので
はなく、Si3N4やその他の透明な金属酸化物、チ
ツ化物等を使用できることは言うまでもない。
している絶縁膜３３もSiO2に限定されるもので
はなく、Si3N4やその他の透明な金属酸化物、チ
ツ化物等を使用できることは言うまでもない。
以上、詳述したことからも明らかなように、本
発明は、マトリツクス型液晶表示装置の行電極お
よび列電極の形成場所として表示電極の領域も利
用するようにして透明導電膜により形成した行電
極および列電極の巾を広くするようにしたから、
各絵素間に行および列電極を形成する従来の液晶
表示装置の欠点、すなわち、金属配線することに
よる画面の暗さおよび透明導電膜を同一面内の絵
素間の配線に使用することによる電圧降下を小さ
くし、明るい、表示品位のすぐれた液晶表示装置
を提供することができる。
発明は、マトリツクス型液晶表示装置の行電極お
よび列電極の形成場所として表示電極の領域も利
用するようにして透明導電膜により形成した行電
極および列電極の巾を広くするようにしたから、
各絵素間に行および列電極を形成する従来の液晶
表示装置の欠点、すなわち、金属配線することに
よる画面の暗さおよび透明導電膜を同一面内の絵
素間の配線に使用することによる電圧降下を小さ
くし、明るい、表示品位のすぐれた液晶表示装置
を提供することができる。
第１図は薄膜トランジスタを付加したマトリツ
クス型液晶表示装置の等価回路図、第２図は従来
のマトリツクス型液晶表示装置の平面図、第３図
ａは本発明に係るマトリツクス型液晶表示装置の
一実施例の平面図、第３図ｂは第３図ａの−
′線断面図である。 １２……薄膜コンデンサ、３０……透明基板、
３１……薄膜トランジスタ、３２……行電極、３
３……絶縁膜、３４……列電極、３５……SiO2
膜、３６……電極、３７……絶縁膜、３８……表
示電極、４１……ゲート電極、４２……ゲート絶
縁膜、４３……半導体層、４４……ソース電極、
４５……ドレイン電極。
クス型液晶表示装置の等価回路図、第２図は従来
のマトリツクス型液晶表示装置の平面図、第３図
ａは本発明に係るマトリツクス型液晶表示装置の
一実施例の平面図、第３図ｂは第３図ａの−
′線断面図である。 １２……薄膜コンデンサ、３０……透明基板、
３１……薄膜トランジスタ、３２……行電極、３
３……絶縁膜、３４……列電極、３５……SiO2
膜、３６……電極、３７……絶縁膜、３８……表
示電極、４１……ゲート電極、４２……ゲート絶
縁膜、４３……半導体層、４４……ソース電極、
４５……ドレイン電極。
Claims (1)
- 【特許請求の範囲】 １ 各絵素に薄膜トランジスタを有する一つの透
明基板と、上記各絵素の表示電極の対向電極を有
するいま一つの透明基板との間に液晶層を挾持し
てなるマトリツクス型液晶表示装置において、 上記一つの透明基板上に形成されかつ上記薄膜
トランジスタのゲート電極に接続される透明電極
膜からなる行電極と、該行電極上を被覆する第１
の絶縁膜と、該第１の絶縁膜上に形成されかつ上
記薄膜トランジスタのソース電極に接続される透
明電極膜から成る列電極と、が順次積層されると
ともに、上記第１の絶縁膜及び上記列電極の上に
は第２の絶縁膜が堆積され、該第２の絶縁膜の上
に上記薄膜トランジスタのドレイン電極に接続さ
れる表示電極に対向してその間に静電容量を形成
するための薄膜コンデンサの電極が形成され、こ
れら電極を覆つて第２の絶縁膜の上に第３の絶縁
膜が形成され、この第３の絶縁膜の上に上記行電
極と列電極の交差部分に上記薄膜トランジスタが
形成されるとともに、上記薄膜トランジスタの形
成部分を残して上記表示電極が形成され、各薄膜
トランジスタはそのゲート電極およびソース電極
がスルーホールを通して上記行電極および列電極
夫々に接続されていることを特徴とするマトリツ
クス型液晶表示装置。 ２ 上記第１の絶縁膜がSiO2又はSi3N4から構成
される特許請求の範囲第１項記載のマトリツクス
型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57009189A JPS58125087A (ja) | 1982-01-21 | 1982-01-21 | マトリツクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57009189A JPS58125087A (ja) | 1982-01-21 | 1982-01-21 | マトリツクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58125087A JPS58125087A (ja) | 1983-07-25 |
| JPH0444251B2 true JPH0444251B2 (ja) | 1992-07-21 |
Family
ID=11713573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57009189A Granted JPS58125087A (ja) | 1982-01-21 | 1982-01-21 | マトリツクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58125087A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5677547A (en) * | 1982-04-30 | 1997-10-14 | Seiko Epson Corporation | Thin film transistor and display device including same |
| US5365079A (en) * | 1982-04-30 | 1994-11-15 | Seiko Epson Corporation | Thin film transistor and display device including same |
| US5650637A (en) | 1982-04-30 | 1997-07-22 | Seiko Epson Corporation | Active matrix assembly |
| JPS61184517A (ja) * | 1985-02-12 | 1986-08-18 | Sharp Corp | 薄膜素子 |
| JP3009438B2 (ja) * | 1989-08-14 | 2000-02-14 | 株式会社日立製作所 | 液晶表示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5665176A (en) * | 1979-10-31 | 1981-06-02 | Canon Kk | Display device |
-
1982
- 1982-01-21 JP JP57009189A patent/JPS58125087A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58125087A (ja) | 1983-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| US8068188B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US20010040649A1 (en) | Manufacturing method of a liquid crystal display | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH01217325A (ja) | 液晶表示装置 | |
| JP2575052B2 (ja) | 液晶表示素子 | |
| JPH06281956A (ja) | アクティブマトリクス配線基板 | |
| JP5046473B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JP3084981B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JPH0580650B2 (ja) | ||
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JPS58125087A (ja) | マトリツクス型液晶表示装置 | |
| KR20050070325A (ko) | 액정표시장치 및 그 제조방법 | |
| KR20020011574A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JP3113480B2 (ja) | 液晶表示装置 | |
| JP3187004B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3218308B2 (ja) | 液晶表示装置 | |
| JP2947299B2 (ja) | マトリックス型表示装置 | |
| US20060197085A1 (en) | Thin film transistor array panel | |
| JP3498912B2 (ja) | アクティブマトリクス基板 | |
| JPH04268536A (ja) | アクティブマトリクス基板およびその製造方法 |