JPH0444760B2 - - Google Patents

Info

Publication number
JPH0444760B2
JPH0444760B2 JP58182442A JP18244283A JPH0444760B2 JP H0444760 B2 JPH0444760 B2 JP H0444760B2 JP 58182442 A JP58182442 A JP 58182442A JP 18244283 A JP18244283 A JP 18244283A JP H0444760 B2 JPH0444760 B2 JP H0444760B2
Authority
JP
Japan
Prior art keywords
data
input signal
reverberation
parameters
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58182442A
Other languages
Japanese (ja)
Other versions
JPS6073694A (en
Inventor
Juji Kakubo
Koji Niimi
Juji Ikegaya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP58182442A priority Critical patent/JPS6073694A/en
Publication of JPS6073694A publication Critical patent/JPS6073694A/en
Publication of JPH0444760B2 publication Critical patent/JPH0444760B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Reverberation, Karaoke And Other Acoustics (AREA)

Description

【発明の詳細な説明】 この発明は、楽音信号などに人工的に残響を付
加する装置に関する。更に詳細には、入力信号と
残響特性の時間関数との畳み込み演算によつて残
響信号を作り出す畳み込み方式の残響付加装置の
改良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device for artificially adding reverberation to a musical tone signal or the like. More specifically, the present invention relates to an improvement of a convolution-type reverberation adding device that generates a reverberation signal by convolving an input signal with a time function of reverberation characteristics.

従来、畳み込み方式の残響付加装置として第1
図〜第3図に示す構成が知られている。
Conventionally, it was the first convolutional reverberation adding device.
The configurations shown in FIGS. 3 to 3 are known.

この残響付加装置は、アナログの楽音信号など
をデイジタル化してなる入力信号X(t)を所定サン
プル分順次記憶するデータメモリ23と、仮想化
する部屋のインパルス応答などに相当する残響特
性を記憶するパラメータメモリ20と、これら両
メモリ23と20のデータに従つて畳み込み演算
を行なつて残響信号OUTを得る畳み込み演算手
段を備える。
This reverberation adding device includes a data memory 23 that sequentially stores a predetermined number of samples of an input signal X(t) obtained by digitizing an analog musical tone signal, etc., and stores reverberation characteristics corresponding to the impulse response of a room to be virtualized. It is provided with a parameter memory 20 and a convolution calculation means for performing a convolution calculation according to the data in both memories 23 and 20 to obtain a reverberation signal OUT.

データメモリ23は、タイミングコントローラ
32から出力される周期TのクロツクC2が発生
する毎に書込みモードになり、また同じ周期Tの
クロツクC1で歩進されるカウンタ24の出力が
書込みアドレスとして与えられる(なお、カウン
タ24の出力は減算器27を介して与えられる
が、後述するようにこのときの減算入力は0であ
る)。つまり、データメモリ23には入力信号X
(t)が一定のサンプリング周期Tで順次書込まれ、
所定個数の最新のサンプルデータX1〜Xj(新しい
順にX1,X2,X3…とする)が順次更新されなが
ら記憶される。
The data memory 23 enters the write mode every time the clock C2 with the period T output from the timing controller 32 is generated, and the output of the counter 24, which is incremented by the clock C1 with the same period T, is given as the write address ( Note that the output of the counter 24 is given via the subtracter 27, but as will be described later, the subtraction input at this time is 0). In other words, the input signal X is stored in the data memory 23.
(t) are written sequentially at a constant sampling period T,
A predetermined number of latest sample data X 1 to Xj (X 1 , X 2 , X 3 . . . in order of newest) are stored while being updated sequentially.

パラメータメモリ22は、第3図Aに示すよう
なインパルス応答特性が同図Bに示すデータ形態
で記憶される。1個のパラメータは遅延時間デー
タDiとゲインデータGi(i=1〜m)の対からな
り、時間軸上のm点の遅延時間データDiとその
各点に対応するゲインデータGiで所望の残響特
性が表現される。パラメータメモリ20はm+1
個のアドレスを有し、先頭のアドレス0にはデー
タ0が書込まれ、以降のアドレスにパラメータ
Di,Diが順番に格納されている(なおアドレス
0のデータをD0,G0とする)。
The parameter memory 22 stores impulse response characteristics as shown in FIG. 3A in the data format shown in FIG. 3B. One parameter consists of a pair of delay time data Di and gain data Gi (i = 1 to m), and the desired reverberation is achieved using delay time data Di at m points on the time axis and gain data Gi corresponding to each point. Characteristics are expressed. Parameter memory 20 is m+1
Data 0 is written to the first address 0, and parameters are written to the subsequent addresses.
Di and Di are stored in order (note that data at address 0 is assumed to be D 0 and G 0 ).

ここでの遅延時間データDiは、入力信号のサ
ンプリング周期Tの何倍かを示す整数値で与えら
れる。つまり、Di×Tが時間次元の値である。
The delay time data Di here is given as an integer value indicating how many times the sampling period T of the input signal is. That is, Di×T is the value of the time dimension.

メモリ20へのパラメータの書込みはコントロ
ーラ22によつて予め行なわれる。メモリ20の
アドレス入力に接続されているマルチプレクサ2
6はコントローラ22によつて切換制御され、パ
ラメータ書込み時にのみアドレスラインがコント
ローラ22に引き込まれる。その他の通常の動作
状態では、カウンタ26の出力がパラメータメモ
リ2に読出しアドレスとして印加される。
Writing of the parameters to the memory 20 is performed in advance by the controller 22. Multiplexer 2 connected to address input of memory 20
6 is switched and controlled by the controller 22, and the address line is drawn into the controller 22 only when writing parameters. In other normal operating conditions, the output of the counter 26 is applied to the parameter memory 2 as a read address.

カウンタ26は、クロツクC1の直後に発生す
るクロツクC4でクリアされるとともに、サンプ
リング周期Tの1/(m+1)の周期のクロツク
C5で歩進され、その計数出力をパラメータメモ
リ20に読出しアドレスとして与える。
The counter 26 is cleared by a clock C4 that occurs immediately after the clock C1, and is also cleared by a clock having a period of 1/(m+1) of the sampling period T.
It is incremented at C5 and its count output is given to the parameter memory 20 as a read address.

従つてサンプリング周期T毎に、パラメータメ
モリ20に記憶された全てのデータが順番に読出
される。メモリ20から読出されたパラメータの
うちの遅延時間データDiは上記減算器27の減
算入力となる。またゲインデータGiは乗算器2
8に入力され、後述のようにデータメモリ23か
ら読出されるデータXiと乗算される。その乗算
出力は、加算器30とレジスタ35とアンド回路
31からなるアキユムレータ29に入力される。
Therefore, every sampling period T, all data stored in the parameter memory 20 are sequentially read out. The delay time data Di among the parameters read from the memory 20 becomes the subtraction input of the subtracter 27. Also, the gain data Gi is multiplier 2
8 and is multiplied by data Xi read out from the data memory 23 as described later. The multiplication output is input to an accumulator 29 consisting of an adder 30, a register 35, and an AND circuit 31.

詳述すると、第2図に示すようにクロツクC1
の立ち上がりでカウンタ24が歩進され、同時に
このときクロツクC4がLレベルになつてカウン
タ25がクリアされる。従つて、パラメータメモ
リ20はカウンタ25の出力によつてアドレス0
が指定され、前述のようにアドレス0に記憶され
たデータD0=0,G0=0が読出される。
In detail, as shown in Figure 2, clock C1
The counter 24 is incremented at the rising edge of the clock C4, and at the same time, the clock C4 goes to L level and the counter 25 is cleared. Therefore, the parameter memory 20 is set to address 0 by the output of the counter 25.
is specified, and the data D 0 =0, G 0 =0 stored at address 0 as described above is read out.

そして、次のクロツクC5の立ち上がりでクロ
ツクC2も立ち上がり、データメモリ23は書込
み状態になる。このときパラメータメモリ20の
出力は0であるから、減算器27の出力はカウン
タ24の出力そのものである。従つてこのときの
入力信号X(t)は、カウンタ24の出力Akが示
すアドレスに書込まれる。これが最新のサンプル
データX1であり、同様にして最新の過去一定量
のサンプルデータX1〜Xjがデータメモリ23に
蓄えられる。
Then, when the next clock C5 rises, the clock C2 also rises, and the data memory 23 enters the write state. At this time, since the output of the parameter memory 20 is 0, the output of the subtracter 27 is the output of the counter 24 itself. Therefore, the input signal X(t) at this time is written to the address indicated by the output Ak of the counter 24. This is the latest sample data X 1 , and a certain amount of latest past sample data X 1 to Xj is similarly stored in the data memory 23 .

データメモリ23への1サンプルデータの書込
みが終了すると、データメモリ23は読出しモー
ドとなる。またクロツクC1の次の立ち上がりま
での間に、カウンタ25はクロツクC5同期して
歩進され、これの出力によつてパラメータメモリ
20のアドレス1〜mが順次指定され、パラメー
タDi.Giが順次読出される。
When writing of one sample data to the data memory 23 is completed, the data memory 23 enters the read mode. Furthermore, until the next rising edge of the clock C1, the counter 25 is incremented in synchronization with the clock C5, and the output of the counter 25 sequentially specifies addresses 1 to m of the parameter memory 20, and the parameters Di.Gi are sequentially read out. be done.

遅延時間データDi(これは前述のように整数値
である)がパラメータメモリ20から読出される
と、カウンタ24の出力AkからDiを引いた値Ak
−Diが減算器27から出力され、これがデータ
メモリ23の読出しアドレスとなり、このアドレ
スに該当するデータがメモリ23から読出され
る。
When the delay time data Di (which is an integer value as described above) is read from the parameter memory 20, the value Ak obtained by subtracting Di from the output Ak of the counter 24 is obtained.
-Di is output from the subtracter 27, which becomes the read address of the data memory 23, and the data corresponding to this address is read from the memory 23.

データメモリ23のアドレスAkは最新のサン
プルデータX1の格納アドレスであり、これに対
しアドレスAk−DiはDi回だけ過去のサンプルデ
ータの格納アドレスである。このアドレスAk−
Diから読出されたサンプルデータをXiとする。
このデータXiは入力信号X(t)を時間Di×Tだけ
遅延したデータである。
The address Ak of the data memory 23 is the storage address of the latest sample data X1 , whereas the address Ak-Di is the storage address of the past sample data Di times. This address Ak−
Let the sample data read from Di be Xi.
This data Xi is data obtained by delaying the input signal X(t) by a time Di×T.

データメモリ23から読出された上記の遅延デ
ータXiは、遅延時間データDiとともにパラメー
タメモリ20から読出されたゲインデータGiと
乗算器28にて乗算される(重み付けされる)。
乗算器28の出力Gi×Xiはアキユムレータ29
に入力される。
The delay data Xi read from the data memory 23 is multiplied (weighted) by the gain data Gi read from the parameter memory 20 together with the delay time data Di in the multiplier 28.
The output Gi×Xi of the multiplier 28 is the accumulator 29
is input.

アキユムレータ29はクロツクC5に同期して、
乗算器28の出力Gi×Xiを加算器30とレジス
タ35によつて順次累算する。そしてクロツク
C1の次に立ち上がり直後には、1周期分の累算
結果、 Y=ni=1 Gi×Xi が得られ、これが残響信号出力OUTとなる。
Accumulator 29 is synchronized with clock C5.
The output Gi×Xi of the multiplier 28 is sequentially accumulated by an adder 30 and a register 35. And the clock
Immediately after the next rise of C1, the cumulative result for one cycle, Y= ni=1 Gi×Xi, is obtained, and this becomes the reverberation signal output OUT.

その後カウンタ25の出力が1になる期間にク
ロツクC3がLレベルとなり、これでアキユムレ
ータ29のアンド回路31が遮断される。つまり
アキユムレータ29の内容がこの時点で一旦クリ
アされ、再び次の周期の累算が開始される。
Thereafter, during the period when the output of the counter 25 becomes 1, the clock C3 becomes L level, and the AND circuit 31 of the accumulator 29 is cut off. In other words, the contents of the accumulator 29 are once cleared at this point, and the accumulation for the next cycle is started again.

以上が第1図に示した残響付加装置の構成と動
作である。この種の畳み込み式残響付加装置にお
いて問題なのは、一定時間内に直列遂次処理によ
つて行なえる畳み込み演算の点数がハードウエア
的に大きく制限されることである。先の例では1
サンプリング周期T内でm点の畳み込み演算を行
なつているが、演算速度の制約から演算点数mを
自由に大きくすることができないのである。
The above is the configuration and operation of the reverberation adding device shown in FIG. A problem with this type of convolution type reverberation adding device is that the number of convolution operations that can be performed by serial sequential processing within a certain period of time is greatly limited by hardware. In the previous example, 1
Although m-point convolution calculations are performed within the sampling period T, the number of calculation points m cannot be freely increased due to restrictions on calculation speed.

畳み込み演算点数mを大きくできないというこ
とは、余り長い遅延時間の残響を作り出せないと
いうことである。なぜなら、演算点数mはすなわ
ち演算に使われるパラメータDi,Giの個数mで
あり、少ない個数のパラメータで長い遅延時間に
まで及ぶ残響特性を適切に表現することができな
いからである。
The fact that the number m of convolution calculation points cannot be increased means that reverberation with a very long delay time cannot be created. This is because the number of calculation points m is the number m of parameters Di and Gi used in calculation, and it is not possible to appropriately express reverberation characteristics extending to a long delay time with a small number of parameters.

このことは第3図Aから容易に理解できるであ
ろう。遅延時間データDiを時間軸上で非常に粗
にとれば、少ないパラメータ数で長い時間帯にわ
たる残響特性を表現できることになる。しかし、
これでは残響の長さを満足しても、残響の質を満
足させることができない(この方式はパラメータ
の間引と称されている)。希望する自然な残響を
実現するには、一般に、時間軸上で充分に密に配
置される多数のパラメータが必要である。
This can be easily understood from FIG. 3A. If the delay time data Di is taken very roughly on the time axis, reverberation characteristics over a long time period can be expressed with a small number of parameters. but,
In this case, even if the length of the reverberation is satisfied, the quality of the reverberation cannot be satisfied (this method is called parameter thinning). Achieving the desired natural reverberation generally requires a large number of parameters that are spaced sufficiently close together in time.

これらのことから従来の多くは、希望する残響
特性の初期遅延時間帯のみの残響を畳み込み演算
によつて作り出すようにしている。限られた初期
遅延時間帯のみであれば、m個のパラメータでも
高密度に残響特性を表現することができる。しか
しこの場合、本来希望する大きな時間帯にわたる
残響特性のうちの後半部分(後期遅延時間帯)を
無視し、割愛しているのである。
For these reasons, in most conventional systems, reverberation of only the initial delay time period of a desired reverberation characteristic is created by convolution calculation. As long as there is only a limited initial delay time period, the reverberation characteristics can be expressed with high density even with m parameters. However, in this case, the latter part (later delay time range) of the originally desired reverberation characteristics over a large time range is ignored and omitted.

ところで、後期遅延時間帯を割愛しても、入力
音(入力信号)が連続している場合には、聴感上
はそれほど問題にならない。後期遅延時間帯の残
響レベルは非常に小さくなるので、この後半部分
の微小レベルの残響が存在していても、連続する
入力音にマスキングされて聴感上の影響はわずか
である。従つて、後半部分の残響が割愛されても
余り悪影響はない。
By the way, even if the latter delay time period is omitted, if the input sound (input signal) is continuous, it will not cause much of a problem in terms of auditory sensation. Since the reverberation level in the later delay time period is extremely low, even if a minute level of reverberation exists in the latter half, it is masked by the continuous input sound and has only a slight effect on the auditory sense. Therefore, even if the reverberation in the latter half is omitted, there is no negative effect.

しかし後期遅延時間帯の残響が割愛されている
と、連続していた入力音が途絶えたとき、その後
の残響効果において著しい不自然感をもたらす。
入力音が途絶えた状態では微小レベルの残響も明
瞭に認識される。そのため、減衰しながら続くべ
き残響が途中で消失するという不自然感がはつき
りと目立つてしまう。
However, if the reverberation in the late delay time period is omitted, when the continuous input sound is interrupted, the subsequent reverberation effect will give a markedly unnatural feel.
Even minute level reverberations can be clearly recognized when the input sound is interrupted. As a result, the unnatural feeling that the reverberation, which should continue while attenuating, disappears midway becomes very noticeable.

この発明は以上のような背景の下になされたも
のであり、その目的は、畳み込み演算点数が限ら
れるという制約下において、より自然な残響効果
が得られるようにした畳み込み方式の残響付加装
置を提供することにある。詳細には、入力音が途
絶えた状態のときは、充分に大きな遅延時間にま
で及ぶ自然な残響が発生できるようにすることを
目的としている。
This invention was made against the above-mentioned background, and its purpose is to provide a reverberation adding device using a convolution method that allows a more natural reverberation effect to be obtained under the constraint that the number of convolution calculation points is limited. It is about providing. Specifically, the purpose is to generate natural reverberation that extends to a sufficiently large delay time when the input sound is interrupted.

上記の目的を達成するために、この発明は、一
定のサンプリング周期Tで入力信号データを読込
み、所定時間分のデータを順次更新しながら記憶
するデータメモリと; 所定の残響特性に対応して遅延時間データとゲ
インデータの対を1個のパラメータとして、時間
軸上の多点の遅延データとその各点に対応するゲ
インデータで表現された残響特性を記憶するパラ
メータメモリと; 上記データメモリに1サンプルデータを書込む
毎に、上記時間T内に、上記パラメータメモリか
らその一部である連続する所定数m個のパラメー
タを読出し、上記データメモリに格納されている
入力信号データのうち当該パラメータで指定され
るm個のデータに当該パラメータで指定される重
み付けをして加算する畳み込み演算を行ない、そ
の結果を残響信号として時間T毎に出力する畳み
込み演算手段と; 上記入力信号レベルと微小な基準レベルとを比
較するレベル弁別手段と; 上記入力信号レベルが上記基準レベル以上のと
き、上記畳み込み演算手段の処理対象となる上記
m個のパラメータを最初期の遅延時間帯から選
び、また上記入力信号レベルが上記基準レベル以
下の状態が続くとき、上記m個のパラメータを選
ぶ遅延時間帯を遅延時間の大きい側へ順次移行さ
せる処理対象時間帯移行手段と; をと備えることを特徴とする。
In order to achieve the above object, the present invention includes a data memory that reads input signal data at a constant sampling period T and stores data for a predetermined period of time while sequentially updating; a parameter memory that stores reverberation characteristics expressed by delay data at multiple points on the time axis and gain data corresponding to each point, using a pair of time data and gain data as one parameter; Every time sample data is written, a predetermined number m of consecutive parameters are read out from the parameter memory within the time T, and the input signal data stored in the data memory is read from the parameter memory. a convolution calculation means that performs a convolution calculation of adding weights specified by the parameters to the specified m pieces of data, and outputs the result as a reverberation signal at each time T; the input signal level and minute reference; level discrimination means for comparing the input signal level with the reference level; when the input signal level is equal to or higher than the reference level, the m parameters to be processed by the convolution calculation means are selected from the earliest delay time period; When the level continues to be below the reference level, processing target time period shifting means sequentially shifts the delay time period for selecting the m parameters to a side with a larger delay time.

演算対象となる遅延時間帯を後半側へ移行させ
ると、最初期遅延時間帯が割愛されることにな
る。しかし、この期間この時間帯の入力信号は0
(無音)であるので、これを演算対象としても結
果は0であり、ここを割愛しても実質上の影響は
全く生じない。ここを割愛した分がより後半の残
響を作成するために有効に生かされる。
When the delay time period to be calculated is shifted to the latter half, the earliest delay time period is omitted. However, the input signal at this time during this period is 0.
(silence), even if this is the object of calculation, the result will be 0, and omitting this will have no practical effect at all. The amount omitted here can be effectively utilized to create more reverberations in the latter half.

以下、この発明の実施例を図面に基づいて詳細
に説明する。
Hereinafter, embodiments of the present invention will be described in detail based on the drawings.

第4図はこの発明の第1実施例の構成を示して
いる。この残響付加装置の構成の多くの部分は第
1図の装置と全く同じであり、その共通部分には
同一の符号を付している。第1図の装置と共通す
る構成およびその動作については先の説明を緩用
し、以下では第4図の装置の第1図の装置と異な
る部分を中心にして説明する。各クロツクC5は
やはり第2図に示したタイミングで発生する。
FIG. 4 shows the configuration of a first embodiment of the invention. Many parts of the configuration of this reverberation adding apparatus are exactly the same as the apparatus shown in FIG. 1, and the common parts are given the same reference numerals. The previous explanation will be used loosely for the configuration and operation common to the device shown in FIG. 1, and the following description will focus on the parts of the device shown in FIG. 4 that are different from the device shown in FIG. Each clock C5 also occurs at the timing shown in FIG.

また、1サンプリング周期T内に直列遂次処理
によつて行なえる畳み込み演算点数は、この発明
の装置においても第1図のものと同じm点である
とする。
Further, it is assumed that the number of convolution calculation points that can be performed by serial sequential processing within one sampling period T is m points, which is the same as that in FIG. 1 in the apparatus of the present invention.

この発明の装置では、パラメータメモリ20に
m個より更に多量のz個のパラメータDi,Gi(i
=1〜m〜z)が格納されている。この多量のパ
ラメータDi,Giによつて大きな遅延時間にまで
及ぶ残響特性が表現されている。この様子を第5
図A,Bに示している。つまり、希望する自然な
残響を得るために必要な広い時間帯にわたる残響
特性が、多量のパラメータによつて充分高密度に
表現され、パラメータメモリ20に格納されてい
る。またこの実施例においては、入力信号X(t)の
レベルと微小な基準レベルとを比較するレベル弁
別手段として入力信号X(t)の絶対値を検出する絶
対値検出回路41と、この回路41の出力とほぼ
0に近い基準値Nとを比較するコンパレータ42
が設けられている。コンパレータ42は、入力信
号レベルが基準値N以上あるときは、カウンタ4
3をクリアし、入力信号レベルが基準値N以下の
ときはそのクリアを解除する。
In the device of the present invention, the parameter memory 20 stores z parameters Di, Gi(i
=1~m~z) are stored. These large numbers of parameters Di and Gi express reverberation characteristics that extend to long delay times. This situation can be seen in the fifth
Shown in Figures A and B. In other words, the reverberation characteristics over a wide time period necessary to obtain the desired natural reverberation are expressed with a sufficiently high density by a large number of parameters, and are stored in the parameter memory 20. Further, in this embodiment, an absolute value detection circuit 41 for detecting the absolute value of the input signal X(t) as a level discrimination means for comparing the level of the input signal X(t) with a minute reference level; A comparator 42 that compares the output with a reference value N that is close to 0.
is provided. When the input signal level is equal to or higher than the reference value N, the comparator 42 outputs a counter 4.
3 is cleared, and when the input signal level is below the reference value N, the clearing is canceled.

カウンタ43はコンパレータ42の出力により
クリアされているときは、その出力は1になつて
いる(0ではない)。またカウンタ43のクリア
が解除されている状態では、このカウンタ43は
クロツクC1によつて歩進され、その出力が1→
2→3→と増加する。
When the counter 43 is cleared by the output of the comparator 42, its output is 1 (not 0). When the counter 43 is cleared, the counter 43 is incremented by the clock C1, and its output changes from 1 to
It increases from 2→3→.

パラメータメモリ20の読出しアドレスを与え
るカウンタ25は、クロツクC4によつてクリア
され(その出力は0になる)、クロツクC5の1周
期分遅れてクロツクC2によつて前記カウンタ4
3の出力を読込む(プリセツトする)。そしてそ
の後にクロツクC5によつて順次歩進される。
The counter 25, which provides the read address of the parameter memory 20, is cleared by the clock C4 (its output becomes 0), and after one cycle of the clock C5, the counter 25 is cleared by the clock C2.
Read (preset) the output of step 3. Thereafter, it is sequentially stepped by clock C5.

すなわちカウンタ43がクリアされていてその
出力が1であればカウンタ25の出力は、クロツ
クC4に同期して0となり、クロツクC2に同期し
て1になり、その後次のクロツクC1が発生する
までの間に、m−1発のクロツクC5を受けてm
まで増加する。つまりカウンタ25の出力は0→
1→2→…mと変化する。これは第1図の装置の
動作と全く同じである。
That is, if the counter 43 is cleared and its output is 1, the output of the counter 25 becomes 0 in synchronization with clock C4, becomes 1 in synchronization with clock C2, and then continues until the next clock C1 occurs. In the meantime, m-1 clock C5 was received and m
increase to. In other words, the output of counter 25 is 0→
It changes from 1 → 2 →...m. This is exactly the same operation as the device shown in FIG.

従つて上記の状態にては、パラメータメモリ2
0に格納されているz個のパラメータのうち、最
初期遅延時間帯のm個のパラメータが使用されて
畳み込み演算が行なわれる。従つて、このときの
残響信号出力OUTは第1図の装置の動作と全く
同じになる。
Therefore, in the above state, parameter memory 2
Among the z parameters stored in 0, m parameters in the earliest delay time period are used to perform the convolution operation. Therefore, the reverberation signal output OUT at this time becomes exactly the same as the operation of the apparatus shown in FIG.

以上の動作は、入力信号のレベルが基準値N以
上で連続している場合の動作である。この動作で
はパラメータメモリ20に格納されている残響特
性の後半部分が無視されているが、これは連続し
ている入力音のマスキング効果などによつて残響
効果にそれほどの悪影響は与えない。
The above operation is an operation when the level of the input signal is continuously equal to or higher than the reference value N. In this operation, the second half of the reverberation characteristics stored in the parameter memory 20 is ignored, but this does not have much of an adverse effect on the reverberation effect due to the masking effect of continuous input sound.

入力音が途絶えると、すなわち入力信号レベル
が基準値Nより小さくなると、カウンタ43のク
リアが解除され、カウンタ43はクロツクC1に
よつてインクリメントされる。カウンタ43が1
だけ歩進されるとその出力は2となり、この状態
ではカウンタ25の出力は0→2→3→4→…m
+1と変化する。つまりパラメータD2,G2〜Dm
+1,Gm+1のmのパラメータが使用されて畳
み込み演算が行なわれる。
When the input sound stops, that is, when the input signal level becomes smaller than the reference value N, the counter 43 is cleared, and the counter 43 is incremented by the clock C1. Counter 43 is 1
When the counter 25 is incremented by 2, the output becomes 2, and in this state, the output of the counter 25 is 0 → 2 → 3 → 4 →...m
Changes to +1. In other words, the parameters D 2 , G 2 ~Dm
The convolution operation is performed using m parameters of +1 and Gm+1.

更に無音状態が続くとカウンタ43の出力が3
になり、カウンタ25の出力は0→3→4→5→
…m+2と変化する。このときはD3,G3〜Dm+
2,Gm+2までのm個のパラメータが使用され
て畳み込み演算が行なわれる。
If the silence continues further, the output of the counter 43 becomes 3.
The output of the counter 25 is 0 → 3 → 4 → 5 →
...changes to m+2. At this time, D 3 , G 3 ~Dm+
The convolution operation is performed using m parameters up to 2.Gm+2.

このようにして、入力信号レベルが基準レベル
以下の状態が続くとき、上記m個のパラメータを
選ぶ遅延時間帯が遅延時間の大きい側へ順次移行
される。そうすると最初期遅延時間帯のパラメー
タがD1,G1から順番に無視されるようになる。
しかしこのとき入力信号レベルは無音状態が続い
ているので、無視されたパラメータに対応する入
力信号のサンプルデータはほぼ0であり、0×
Giの結果も0であることから、この演算はもと
もと行なう必要がないのである。
In this way, when the input signal level remains below the reference level, the delay time periods for selecting the m parameters are sequentially shifted to the side with larger delay times. Then, the parameters of the earliest delay time zone will be ignored in order from D 1 to G 1 .
However, at this time, the input signal level continues to be silent, so the sample data of the input signal corresponding to the ignored parameter is almost 0, 0×
Since the result of Gi is also 0, there is no need to perform this operation in the first place.

最初期遅延時間帯のパラメータを無視する代わ
りに、パラメータDm,Gm以降の遅延時間帯の
パラメータを順次使用して畳み込み演算を行なう
ので、入力音が途絶えた後の無音状態にては、パ
ラメータメモリ20に格納されている残響特性に
従つて大きな遅延時間帯に及ぶ残響が作り出さ
れ、長時間をかけて徐々に減衰する自然な残響が
発生するのである。
Instead of ignoring the parameter in the earliest delay time period, the convolution operation is performed using the parameters in the delay time period after parameters Dm and Gm, so in the silent state after the input sound has stopped, the parameter memory is According to the reverberation characteristics stored in 20, reverberation over a long delay period is created, and natural reverberation that gradually decays over a long period of time is generated.

第6図はこの発明の第2実施例の構成を示して
いる。この装置において第4図と異なるのは、第
4図における絶対値検出回路41がパワー算出回
路44に置き代わつている点である。このパワー
算出回路44は、入力信号X(t)を二乗回路で二乗
し、その出力を加算器46とレジスタ47からな
る積分回路でクロツクC5に同期して積分し、そ
の出力をレジスタ48を介してクロツクC1に同
期してコンパレータ42に与えるように構成され
ている。
FIG. 6 shows the configuration of a second embodiment of the invention. This device differs from FIG. 4 in that the absolute value detection circuit 41 in FIG. 4 is replaced by a power calculation circuit 44. This power calculation circuit 44 squares the input signal X(t) using a squaring circuit, integrates its output in synchronization with a clock C5 using an integrating circuit consisting of an adder 46 and a register 47, and outputs the output via a register 48. It is configured to apply the signal to the comparator 42 in synchronization with the clock C1.

なお、最新の入力信号があつた時点には、同時
にその際のパワーを認識している必要があるた
め、この実施例では、過去の一定期間の入力デー
タを一旦プリメモリ49に保持しておき、この保
持メモリの内容に基づいて事前にパワーを算出し
ておくように構成してある。これらプリメモリ4
9ではパワー算出に必要な個数だけ入力データを
デイレイさせ、その間にこれらデータからパワー
を算出すると同時にデータメモリに該当する入力
データをバツフアレジスタ50を介して送出して
タイミングを合せている。これらの制御には前述
した制御信号C2およびデータメモリのアドレス
指定信号ラインを兼用して利用している。
Note that when the latest input signal is received, it is necessary to recognize the power at that time, so in this embodiment, input data for a certain period of time in the past is temporarily held in the pre-memory 49. The power is calculated in advance based on the contents of this holding memory. These pre-memory 4
In step 9, the input data is delayed by the number of pieces required for power calculation, and during this time, the power is calculated from these data, and at the same time, the corresponding input data is sent to the data memory via the buffer register 50 to synchronize the timing. For these controls, the aforementioned control signal C2 and the address designation signal line of the data memory are also used.

つまり入力信号X(t)のパワーの平均値に基づい
て入力信号が途絶えたかどうか(有音状態か無音
状態か)を弁別するものである。この実施例によ
れば、楽音信号などの統計的性質に合せて、より
的確な有音・無音の状態弁別が行なえる。
In other words, it is determined whether the input signal is interrupted (sound state or silent state) based on the average value of the power of the input signal X(t). According to this embodiment, it is possible to more accurately discriminate between voiced and silent states in accordance with the statistical properties of musical tone signals and the like.

なお、入力信号の周波数帯域を幾つかに分割
し、各帯域毎にこの発明の残響付加装置を設け、
それらの出力を合成して最終残響信号としても良
い。この場合は各周波数帯域毎に適切な残響特性
を設定することができる。周知のように残響音の
高域成分は減衰が速く、残響時間が短いが、低域
成分は減衰が遅く、残響時間が長くなる。このよ
うな実際の残響特性に見合つた残響効果を、複数
の帯域毎に残響負荷装置を設けることで実現する
ことができる。
Note that the frequency band of the input signal is divided into several parts, and the reverberation adding device of the present invention is provided for each band.
These outputs may be combined to form a final reverberant signal. In this case, appropriate reverberation characteristics can be set for each frequency band. As is well known, high-frequency components of reverberant sound decay quickly and have a short reverberation time, while low-frequency components decay slowly and have a long reverberation time. A reverberation effect commensurate with such actual reverberation characteristics can be achieved by providing a reverberation load device for each of a plurality of bands.

特に、複数の周波数帯域に分けて残響装置を設
けるものに前述した本発明が適用された場合、次
のような効果が加わる。つまり、楽音信号の低域
成分が途絶えたか、高域成分がその後も持続する
か、あるいは断続している状態を想定する。この
場合でも上記の構成によれば、途絶えた低域成分
については、継続している高域成分に全く影響さ
れず、低域成分単独で長時間にわたる自然な残響
が発生する。
In particular, when the present invention described above is applied to a system in which reverberation devices are provided in a plurality of frequency bands, the following effects are added. In other words, it is assumed that the low-frequency component of the musical tone signal has disappeared, or that the high-frequency component continues or is intermittent. Even in this case, according to the above configuration, the discontinued low frequency component is completely unaffected by the continuing high frequency component, and natural reverberation occurs for a long time with the low frequency component alone.

以上詳細に説明したように、この発明によれ
ば、畳み込み演算点数がハードウエア的に限られ
るという制約下においても、より自然な広い残響
時間帯にわたる残響効果が得られる。
As described in detail above, according to the present invention, even under the constraint that the number of convolution calculation points is limited in terms of hardware, a more natural reverberation effect over a wide reverberation time zone can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の残響付加装置のブロツク図、第
2図は第1図の装置の動作を示すタイミングチヤ
ート、第3図は第1図の装置におけるパラメータ
メモリに格納される残響特性の説明図、第4図は
この発明に係る残響付加装置の第1実施例のブロ
ツク図、第5図は第4図の装置におけるパラメー
タメモリに格納される残響特性の説明図、第6図
はこの発明に係る残響付加装置の第2実施例を示
すブロツク図である。 20…パラメータメモリ、23…データメモ
リ、29…アキユムレータ、41…絶対値検出回
路、42…コンパレータ、43…カウンタ、44
…パワー算出回路。
Fig. 1 is a block diagram of a conventional reverberation adding device, Fig. 2 is a timing chart showing the operation of the device shown in Fig. 1, and Fig. 3 is an explanatory diagram of the reverberation characteristics stored in the parameter memory in the device shown in Fig. 1. , FIG. 4 is a block diagram of the first embodiment of the reverberation adding device according to the present invention, FIG. 5 is an explanatory diagram of the reverberation characteristics stored in the parameter memory in the device of FIG. 4, and FIG. FIG. 2 is a block diagram showing a second embodiment of such a reverberation adding device. 20...Parameter memory, 23...Data memory, 29...Accumulator, 41...Absolute value detection circuit, 42...Comparator, 43...Counter, 44
...Power calculation circuit.

Claims (1)

【特許請求の範囲】 1 一定のサンプリング周期Tで入力信号データ
を読込み、所定時間分のデータを順次更新しなが
ら記憶するデータメモリと; 所定の残響特性に対応して遅延時間データとゲ
インデータの対を1個のパラメータとして、時間
軸上の多点の遅延データとその各点に対応するゲ
インデータで表現された残響特性を記憶するパラ
メータメモリと; 上記データメモリに1サンプルデータを書込む
毎に、上記時間T内に、上記パラメータメモリか
らその一部である連続する所定数m個のパラメー
タを読出し、上記データメモリに格納されている
入力信号データのうち当該パラメータで指定され
るm個のデータに当該パラメータで指定される重
み付けをして加算する畳み込み演算を行ない、そ
の結果を残響信号として時間T毎に出力する畳み
込み演算手段と; 上記入力信号レベルと微小な基準レベルとを比
較するレベル弁別手段と; 上記入力信号レベルが上記基準レベル以上のと
き、上記畳み込み演算手段の処理対象となる上記
m個のパラメータを最初期の遅延時間帯から選
び、また上記入力信号レベルが上記基準レベル以
下の状態が続くとき、上記m個のパラメータを選
ぶ遅延時間帯を遅延時間の大きい側へ順次移行さ
せる処理対象時間帯移行手段と; を備えることを特徴とする残響付加装置。
[Claims] 1. A data memory that reads input signal data at a constant sampling period T and stores the data for a predetermined time while sequentially updating; A parameter memory that stores reverberation characteristics expressed by delayed data at multiple points on the time axis and gain data corresponding to each point, with each pair as one parameter; each time one sample data is written to the data memory. Then, within the time T, read out a predetermined number of consecutive m parameters that are part of the parameter memory, and read m pieces of input signal data specified by the parameters out of the input signal data stored in the data memory. a convolution calculation means that performs a convolution calculation that adds weights to the data specified by the parameters, and outputs the result as a reverberant signal every time T; a level that compares the input signal level with a minute reference level; Discrimination means: When the input signal level is above the reference level, selects the m parameters to be processed by the convolution calculation means from the earliest delay time period, and when the input signal level is below the reference level. A reverberation adding device characterized by comprising: processing target time period shifting means for sequentially shifting the delay time period in which the m parameters are selected to a side with a larger delay time when the condition continues.
JP58182442A 1983-09-30 1983-09-30 Reverberation adder Granted JPS6073694A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58182442A JPS6073694A (en) 1983-09-30 1983-09-30 Reverberation adder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58182442A JPS6073694A (en) 1983-09-30 1983-09-30 Reverberation adder

Publications (2)

Publication Number Publication Date
JPS6073694A JPS6073694A (en) 1985-04-25
JPH0444760B2 true JPH0444760B2 (en) 1992-07-22

Family

ID=16118335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58182442A Granted JPS6073694A (en) 1983-09-30 1983-09-30 Reverberation adder

Country Status (1)

Country Link
JP (1) JPS6073694A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635800U (en) * 1986-06-27 1988-01-14
JP7307929B1 (en) * 2021-10-25 2023-07-13 ピクシーダストテクノロジーズ株式会社 SIGNAL PROCESSING DEVICE, COGNITIVE FUNCTION IMPROVEMENT SYSTEM, SIGNAL PROCESSING METHOD, AND PROGRAM

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6060071B2 (en) * 1977-12-19 1985-12-27 パイオニア株式会社 Reverberation adding device
JPS5535388A (en) * 1978-09-05 1980-03-12 Matsushita Electric Industrial Co Ltd Reverberation adding device

Also Published As

Publication number Publication date
JPS6073694A (en) 1985-04-25

Similar Documents

Publication Publication Date Title
US4706291A (en) Reverberation imparting device
JP3106774B2 (en) Digital sound field creation device
JPH03150910A (en) Digital audio signal processing unit
JP2976429B2 (en) Address control circuit
US5386529A (en) Digital signal processor for use in sound quality treatment by filtering
EP0917707B1 (en) Audio effects synthesizer with or without analyser
JPH0444760B2 (en)
KR100302030B1 (en) Voice Information Processing Device
US5703956A (en) External memory control circuit for sound field processing digital signal processor
JP2003263178A (en) Reverberator, method of reverberation, program, and recording medium
JP3901475B2 (en) Signal coupling device, signal coupling method and program
JP3147562B2 (en) Audio speed conversion method
JP2626315B2 (en) Signal processing device
JP2566418B2 (en) Digital audio tone control device
JPH0410078B2 (en)
US5880390A (en) Reverberation effect imparting apparatus
JP3200940B2 (en) Music control device
JPS60111299A (en) Reverberation adder
JP3308646B2 (en) Delay device
JP3632874B2 (en) Information reproducing device with a function for adding reflected sound
JPH0719246B2 (en) Digital signal processor
JPH0345400B2 (en)
JPH0262876B2 (en)
JP2626474B2 (en) Tone generator
JPH03201900A (en) Sound field correction device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees