JPH0444760B2 - - Google Patents

Info

Publication number
JPH0444760B2
JPH0444760B2 JP58182442A JP18244283A JPH0444760B2 JP H0444760 B2 JPH0444760 B2 JP H0444760B2 JP 58182442 A JP58182442 A JP 58182442A JP 18244283 A JP18244283 A JP 18244283A JP H0444760 B2 JPH0444760 B2 JP H0444760B2
Authority
JP
Japan
Prior art keywords
data
input signal
reverberation
parameters
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58182442A
Other languages
English (en)
Other versions
JPS6073694A (ja
Inventor
Juji Kakubo
Koji Niimi
Juji Ikegaya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP58182442A priority Critical patent/JPS6073694A/ja
Publication of JPS6073694A publication Critical patent/JPS6073694A/ja
Publication of JPH0444760B2 publication Critical patent/JPH0444760B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Reverberation, Karaoke And Other Acoustics (AREA)

Description

【発明の詳細な説明】 この発明は、楽音信号などに人工的に残響を付
加する装置に関する。更に詳細には、入力信号と
残響特性の時間関数との畳み込み演算によつて残
響信号を作り出す畳み込み方式の残響付加装置の
改良に関する。
従来、畳み込み方式の残響付加装置として第1
図〜第3図に示す構成が知られている。
この残響付加装置は、アナログの楽音信号など
をデイジタル化してなる入力信号X(t)を所定サン
プル分順次記憶するデータメモリ23と、仮想化
する部屋のインパルス応答などに相当する残響特
性を記憶するパラメータメモリ20と、これら両
メモリ23と20のデータに従つて畳み込み演算
を行なつて残響信号OUTを得る畳み込み演算手
段を備える。
データメモリ23は、タイミングコントローラ
32から出力される周期TのクロツクC2が発生
する毎に書込みモードになり、また同じ周期Tの
クロツクC1で歩進されるカウンタ24の出力が
書込みアドレスとして与えられる(なお、カウン
タ24の出力は減算器27を介して与えられる
が、後述するようにこのときの減算入力は0であ
る)。つまり、データメモリ23には入力信号X
(t)が一定のサンプリング周期Tで順次書込まれ、
所定個数の最新のサンプルデータX1〜Xj(新しい
順にX1,X2,X3…とする)が順次更新されなが
ら記憶される。
パラメータメモリ22は、第3図Aに示すよう
なインパルス応答特性が同図Bに示すデータ形態
で記憶される。1個のパラメータは遅延時間デー
タDiとゲインデータGi(i=1〜m)の対からな
り、時間軸上のm点の遅延時間データDiとその
各点に対応するゲインデータGiで所望の残響特
性が表現される。パラメータメモリ20はm+1
個のアドレスを有し、先頭のアドレス0にはデー
タ0が書込まれ、以降のアドレスにパラメータ
Di,Diが順番に格納されている(なおアドレス
0のデータをD0,G0とする)。
ここでの遅延時間データDiは、入力信号のサ
ンプリング周期Tの何倍かを示す整数値で与えら
れる。つまり、Di×Tが時間次元の値である。
メモリ20へのパラメータの書込みはコントロ
ーラ22によつて予め行なわれる。メモリ20の
アドレス入力に接続されているマルチプレクサ2
6はコントローラ22によつて切換制御され、パ
ラメータ書込み時にのみアドレスラインがコント
ローラ22に引き込まれる。その他の通常の動作
状態では、カウンタ26の出力がパラメータメモ
リ2に読出しアドレスとして印加される。
カウンタ26は、クロツクC1の直後に発生す
るクロツクC4でクリアされるとともに、サンプ
リング周期Tの1/(m+1)の周期のクロツク
C5で歩進され、その計数出力をパラメータメモ
リ20に読出しアドレスとして与える。
従つてサンプリング周期T毎に、パラメータメ
モリ20に記憶された全てのデータが順番に読出
される。メモリ20から読出されたパラメータの
うちの遅延時間データDiは上記減算器27の減
算入力となる。またゲインデータGiは乗算器2
8に入力され、後述のようにデータメモリ23か
ら読出されるデータXiと乗算される。その乗算
出力は、加算器30とレジスタ35とアンド回路
31からなるアキユムレータ29に入力される。
詳述すると、第2図に示すようにクロツクC1
の立ち上がりでカウンタ24が歩進され、同時に
このときクロツクC4がLレベルになつてカウン
タ25がクリアされる。従つて、パラメータメモ
リ20はカウンタ25の出力によつてアドレス0
が指定され、前述のようにアドレス0に記憶され
たデータD0=0,G0=0が読出される。
そして、次のクロツクC5の立ち上がりでクロ
ツクC2も立ち上がり、データメモリ23は書込
み状態になる。このときパラメータメモリ20の
出力は0であるから、減算器27の出力はカウン
タ24の出力そのものである。従つてこのときの
入力信号X(t)は、カウンタ24の出力Akが示
すアドレスに書込まれる。これが最新のサンプル
データX1であり、同様にして最新の過去一定量
のサンプルデータX1〜Xjがデータメモリ23に
蓄えられる。
データメモリ23への1サンプルデータの書込
みが終了すると、データメモリ23は読出しモー
ドとなる。またクロツクC1の次の立ち上がりま
での間に、カウンタ25はクロツクC5同期して
歩進され、これの出力によつてパラメータメモリ
20のアドレス1〜mが順次指定され、パラメー
タDi.Giが順次読出される。
遅延時間データDi(これは前述のように整数値
である)がパラメータメモリ20から読出される
と、カウンタ24の出力AkからDiを引いた値Ak
−Diが減算器27から出力され、これがデータ
メモリ23の読出しアドレスとなり、このアドレ
スに該当するデータがメモリ23から読出され
る。
データメモリ23のアドレスAkは最新のサン
プルデータX1の格納アドレスであり、これに対
しアドレスAk−DiはDi回だけ過去のサンプルデ
ータの格納アドレスである。このアドレスAk−
Diから読出されたサンプルデータをXiとする。
このデータXiは入力信号X(t)を時間Di×Tだけ
遅延したデータである。
データメモリ23から読出された上記の遅延デ
ータXiは、遅延時間データDiとともにパラメー
タメモリ20から読出されたゲインデータGiと
乗算器28にて乗算される(重み付けされる)。
乗算器28の出力Gi×Xiはアキユムレータ29
に入力される。
アキユムレータ29はクロツクC5に同期して、
乗算器28の出力Gi×Xiを加算器30とレジス
タ35によつて順次累算する。そしてクロツク
C1の次に立ち上がり直後には、1周期分の累算
結果、 Y=ni=1 Gi×Xi が得られ、これが残響信号出力OUTとなる。
その後カウンタ25の出力が1になる期間にク
ロツクC3がLレベルとなり、これでアキユムレ
ータ29のアンド回路31が遮断される。つまり
アキユムレータ29の内容がこの時点で一旦クリ
アされ、再び次の周期の累算が開始される。
以上が第1図に示した残響付加装置の構成と動
作である。この種の畳み込み式残響付加装置にお
いて問題なのは、一定時間内に直列遂次処理によ
つて行なえる畳み込み演算の点数がハードウエア
的に大きく制限されることである。先の例では1
サンプリング周期T内でm点の畳み込み演算を行
なつているが、演算速度の制約から演算点数mを
自由に大きくすることができないのである。
畳み込み演算点数mを大きくできないというこ
とは、余り長い遅延時間の残響を作り出せないと
いうことである。なぜなら、演算点数mはすなわ
ち演算に使われるパラメータDi,Giの個数mで
あり、少ない個数のパラメータで長い遅延時間に
まで及ぶ残響特性を適切に表現することができな
いからである。
このことは第3図Aから容易に理解できるであ
ろう。遅延時間データDiを時間軸上で非常に粗
にとれば、少ないパラメータ数で長い時間帯にわ
たる残響特性を表現できることになる。しかし、
これでは残響の長さを満足しても、残響の質を満
足させることができない(この方式はパラメータ
の間引と称されている)。希望する自然な残響を
実現するには、一般に、時間軸上で充分に密に配
置される多数のパラメータが必要である。
これらのことから従来の多くは、希望する残響
特性の初期遅延時間帯のみの残響を畳み込み演算
によつて作り出すようにしている。限られた初期
遅延時間帯のみであれば、m個のパラメータでも
高密度に残響特性を表現することができる。しか
しこの場合、本来希望する大きな時間帯にわたる
残響特性のうちの後半部分(後期遅延時間帯)を
無視し、割愛しているのである。
ところで、後期遅延時間帯を割愛しても、入力
音(入力信号)が連続している場合には、聴感上
はそれほど問題にならない。後期遅延時間帯の残
響レベルは非常に小さくなるので、この後半部分
の微小レベルの残響が存在していても、連続する
入力音にマスキングされて聴感上の影響はわずか
である。従つて、後半部分の残響が割愛されても
余り悪影響はない。
しかし後期遅延時間帯の残響が割愛されている
と、連続していた入力音が途絶えたとき、その後
の残響効果において著しい不自然感をもたらす。
入力音が途絶えた状態では微小レベルの残響も明
瞭に認識される。そのため、減衰しながら続くべ
き残響が途中で消失するという不自然感がはつき
りと目立つてしまう。
この発明は以上のような背景の下になされたも
のであり、その目的は、畳み込み演算点数が限ら
れるという制約下において、より自然な残響効果
が得られるようにした畳み込み方式の残響付加装
置を提供することにある。詳細には、入力音が途
絶えた状態のときは、充分に大きな遅延時間にま
で及ぶ自然な残響が発生できるようにすることを
目的としている。
上記の目的を達成するために、この発明は、一
定のサンプリング周期Tで入力信号データを読込
み、所定時間分のデータを順次更新しながら記憶
するデータメモリと; 所定の残響特性に対応して遅延時間データとゲ
インデータの対を1個のパラメータとして、時間
軸上の多点の遅延データとその各点に対応するゲ
インデータで表現された残響特性を記憶するパラ
メータメモリと; 上記データメモリに1サンプルデータを書込む
毎に、上記時間T内に、上記パラメータメモリか
らその一部である連続する所定数m個のパラメー
タを読出し、上記データメモリに格納されている
入力信号データのうち当該パラメータで指定され
るm個のデータに当該パラメータで指定される重
み付けをして加算する畳み込み演算を行ない、そ
の結果を残響信号として時間T毎に出力する畳み
込み演算手段と; 上記入力信号レベルと微小な基準レベルとを比
較するレベル弁別手段と; 上記入力信号レベルが上記基準レベル以上のと
き、上記畳み込み演算手段の処理対象となる上記
m個のパラメータを最初期の遅延時間帯から選
び、また上記入力信号レベルが上記基準レベル以
下の状態が続くとき、上記m個のパラメータを選
ぶ遅延時間帯を遅延時間の大きい側へ順次移行さ
せる処理対象時間帯移行手段と; をと備えることを特徴とする。
演算対象となる遅延時間帯を後半側へ移行させ
ると、最初期遅延時間帯が割愛されることにな
る。しかし、この期間この時間帯の入力信号は0
(無音)であるので、これを演算対象としても結
果は0であり、ここを割愛しても実質上の影響は
全く生じない。ここを割愛した分がより後半の残
響を作成するために有効に生かされる。
以下、この発明の実施例を図面に基づいて詳細
に説明する。
第4図はこの発明の第1実施例の構成を示して
いる。この残響付加装置の構成の多くの部分は第
1図の装置と全く同じであり、その共通部分には
同一の符号を付している。第1図の装置と共通す
る構成およびその動作については先の説明を緩用
し、以下では第4図の装置の第1図の装置と異な
る部分を中心にして説明する。各クロツクC5は
やはり第2図に示したタイミングで発生する。
また、1サンプリング周期T内に直列遂次処理
によつて行なえる畳み込み演算点数は、この発明
の装置においても第1図のものと同じm点である
とする。
この発明の装置では、パラメータメモリ20に
m個より更に多量のz個のパラメータDi,Gi(i
=1〜m〜z)が格納されている。この多量のパ
ラメータDi,Giによつて大きな遅延時間にまで
及ぶ残響特性が表現されている。この様子を第5
図A,Bに示している。つまり、希望する自然な
残響を得るために必要な広い時間帯にわたる残響
特性が、多量のパラメータによつて充分高密度に
表現され、パラメータメモリ20に格納されてい
る。またこの実施例においては、入力信号X(t)の
レベルと微小な基準レベルとを比較するレベル弁
別手段として入力信号X(t)の絶対値を検出する絶
対値検出回路41と、この回路41の出力とほぼ
0に近い基準値Nとを比較するコンパレータ42
が設けられている。コンパレータ42は、入力信
号レベルが基準値N以上あるときは、カウンタ4
3をクリアし、入力信号レベルが基準値N以下の
ときはそのクリアを解除する。
カウンタ43はコンパレータ42の出力により
クリアされているときは、その出力は1になつて
いる(0ではない)。またカウンタ43のクリア
が解除されている状態では、このカウンタ43は
クロツクC1によつて歩進され、その出力が1→
2→3→と増加する。
パラメータメモリ20の読出しアドレスを与え
るカウンタ25は、クロツクC4によつてクリア
され(その出力は0になる)、クロツクC5の1周
期分遅れてクロツクC2によつて前記カウンタ4
3の出力を読込む(プリセツトする)。そしてそ
の後にクロツクC5によつて順次歩進される。
すなわちカウンタ43がクリアされていてその
出力が1であればカウンタ25の出力は、クロツ
クC4に同期して0となり、クロツクC2に同期し
て1になり、その後次のクロツクC1が発生する
までの間に、m−1発のクロツクC5を受けてm
まで増加する。つまりカウンタ25の出力は0→
1→2→…mと変化する。これは第1図の装置の
動作と全く同じである。
従つて上記の状態にては、パラメータメモリ2
0に格納されているz個のパラメータのうち、最
初期遅延時間帯のm個のパラメータが使用されて
畳み込み演算が行なわれる。従つて、このときの
残響信号出力OUTは第1図の装置の動作と全く
同じになる。
以上の動作は、入力信号のレベルが基準値N以
上で連続している場合の動作である。この動作で
はパラメータメモリ20に格納されている残響特
性の後半部分が無視されているが、これは連続し
ている入力音のマスキング効果などによつて残響
効果にそれほどの悪影響は与えない。
入力音が途絶えると、すなわち入力信号レベル
が基準値Nより小さくなると、カウンタ43のク
リアが解除され、カウンタ43はクロツクC1に
よつてインクリメントされる。カウンタ43が1
だけ歩進されるとその出力は2となり、この状態
ではカウンタ25の出力は0→2→3→4→…m
+1と変化する。つまりパラメータD2,G2〜Dm
+1,Gm+1のmのパラメータが使用されて畳
み込み演算が行なわれる。
更に無音状態が続くとカウンタ43の出力が3
になり、カウンタ25の出力は0→3→4→5→
…m+2と変化する。このときはD3,G3〜Dm+
2,Gm+2までのm個のパラメータが使用され
て畳み込み演算が行なわれる。
このようにして、入力信号レベルが基準レベル
以下の状態が続くとき、上記m個のパラメータを
選ぶ遅延時間帯が遅延時間の大きい側へ順次移行
される。そうすると最初期遅延時間帯のパラメー
タがD1,G1から順番に無視されるようになる。
しかしこのとき入力信号レベルは無音状態が続い
ているので、無視されたパラメータに対応する入
力信号のサンプルデータはほぼ0であり、0×
Giの結果も0であることから、この演算はもと
もと行なう必要がないのである。
最初期遅延時間帯のパラメータを無視する代わ
りに、パラメータDm,Gm以降の遅延時間帯の
パラメータを順次使用して畳み込み演算を行なう
ので、入力音が途絶えた後の無音状態にては、パ
ラメータメモリ20に格納されている残響特性に
従つて大きな遅延時間帯に及ぶ残響が作り出さ
れ、長時間をかけて徐々に減衰する自然な残響が
発生するのである。
第6図はこの発明の第2実施例の構成を示して
いる。この装置において第4図と異なるのは、第
4図における絶対値検出回路41がパワー算出回
路44に置き代わつている点である。このパワー
算出回路44は、入力信号X(t)を二乗回路で二乗
し、その出力を加算器46とレジスタ47からな
る積分回路でクロツクC5に同期して積分し、そ
の出力をレジスタ48を介してクロツクC1に同
期してコンパレータ42に与えるように構成され
ている。
なお、最新の入力信号があつた時点には、同時
にその際のパワーを認識している必要があるた
め、この実施例では、過去の一定期間の入力デー
タを一旦プリメモリ49に保持しておき、この保
持メモリの内容に基づいて事前にパワーを算出し
ておくように構成してある。これらプリメモリ4
9ではパワー算出に必要な個数だけ入力データを
デイレイさせ、その間にこれらデータからパワー
を算出すると同時にデータメモリに該当する入力
データをバツフアレジスタ50を介して送出して
タイミングを合せている。これらの制御には前述
した制御信号C2およびデータメモリのアドレス
指定信号ラインを兼用して利用している。
つまり入力信号X(t)のパワーの平均値に基づい
て入力信号が途絶えたかどうか(有音状態か無音
状態か)を弁別するものである。この実施例によ
れば、楽音信号などの統計的性質に合せて、より
的確な有音・無音の状態弁別が行なえる。
なお、入力信号の周波数帯域を幾つかに分割
し、各帯域毎にこの発明の残響付加装置を設け、
それらの出力を合成して最終残響信号としても良
い。この場合は各周波数帯域毎に適切な残響特性
を設定することができる。周知のように残響音の
高域成分は減衰が速く、残響時間が短いが、低域
成分は減衰が遅く、残響時間が長くなる。このよ
うな実際の残響特性に見合つた残響効果を、複数
の帯域毎に残響負荷装置を設けることで実現する
ことができる。
特に、複数の周波数帯域に分けて残響装置を設
けるものに前述した本発明が適用された場合、次
のような効果が加わる。つまり、楽音信号の低域
成分が途絶えたか、高域成分がその後も持続する
か、あるいは断続している状態を想定する。この
場合でも上記の構成によれば、途絶えた低域成分
については、継続している高域成分に全く影響さ
れず、低域成分単独で長時間にわたる自然な残響
が発生する。
以上詳細に説明したように、この発明によれ
ば、畳み込み演算点数がハードウエア的に限られ
るという制約下においても、より自然な広い残響
時間帯にわたる残響効果が得られる。
【図面の簡単な説明】
第1図は従来の残響付加装置のブロツク図、第
2図は第1図の装置の動作を示すタイミングチヤ
ート、第3図は第1図の装置におけるパラメータ
メモリに格納される残響特性の説明図、第4図は
この発明に係る残響付加装置の第1実施例のブロ
ツク図、第5図は第4図の装置におけるパラメー
タメモリに格納される残響特性の説明図、第6図
はこの発明に係る残響付加装置の第2実施例を示
すブロツク図である。 20…パラメータメモリ、23…データメモ
リ、29…アキユムレータ、41…絶対値検出回
路、42…コンパレータ、43…カウンタ、44
…パワー算出回路。

Claims (1)

  1. 【特許請求の範囲】 1 一定のサンプリング周期Tで入力信号データ
    を読込み、所定時間分のデータを順次更新しなが
    ら記憶するデータメモリと; 所定の残響特性に対応して遅延時間データとゲ
    インデータの対を1個のパラメータとして、時間
    軸上の多点の遅延データとその各点に対応するゲ
    インデータで表現された残響特性を記憶するパラ
    メータメモリと; 上記データメモリに1サンプルデータを書込む
    毎に、上記時間T内に、上記パラメータメモリか
    らその一部である連続する所定数m個のパラメー
    タを読出し、上記データメモリに格納されている
    入力信号データのうち当該パラメータで指定され
    るm個のデータに当該パラメータで指定される重
    み付けをして加算する畳み込み演算を行ない、そ
    の結果を残響信号として時間T毎に出力する畳み
    込み演算手段と; 上記入力信号レベルと微小な基準レベルとを比
    較するレベル弁別手段と; 上記入力信号レベルが上記基準レベル以上のと
    き、上記畳み込み演算手段の処理対象となる上記
    m個のパラメータを最初期の遅延時間帯から選
    び、また上記入力信号レベルが上記基準レベル以
    下の状態が続くとき、上記m個のパラメータを選
    ぶ遅延時間帯を遅延時間の大きい側へ順次移行さ
    せる処理対象時間帯移行手段と; を備えることを特徴とする残響付加装置。
JP58182442A 1983-09-30 1983-09-30 残響付加装置 Granted JPS6073694A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58182442A JPS6073694A (ja) 1983-09-30 1983-09-30 残響付加装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58182442A JPS6073694A (ja) 1983-09-30 1983-09-30 残響付加装置

Publications (2)

Publication Number Publication Date
JPS6073694A JPS6073694A (ja) 1985-04-25
JPH0444760B2 true JPH0444760B2 (ja) 1992-07-22

Family

ID=16118335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58182442A Granted JPS6073694A (ja) 1983-09-30 1983-09-30 残響付加装置

Country Status (1)

Country Link
JP (1) JPS6073694A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635800U (ja) * 1986-06-27 1988-01-14
JP7307929B1 (ja) * 2021-10-25 2023-07-13 ピクシーダストテクノロジーズ株式会社 信号処理装置、認知機能改善システム、信号処理方法、及びプログラム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6060071B2 (ja) * 1977-12-19 1985-12-27 パイオニア株式会社 残響付加装置
JPS5535388A (en) * 1978-09-05 1980-03-12 Matsushita Electric Industrial Co Ltd Reverberation adding device

Also Published As

Publication number Publication date
JPS6073694A (ja) 1985-04-25

Similar Documents

Publication Publication Date Title
US4706291A (en) Reverberation imparting device
JP3106774B2 (ja) デジタル音場創生装置
JPH03150910A (ja) ディジタルオーディオ信号処理装置
JP2976429B2 (ja) アドレス制御回路
US5386529A (en) Digital signal processor for use in sound quality treatment by filtering
EP0917707B1 (en) Audio effects synthesizer with or without analyser
JPH0444760B2 (ja)
KR100302030B1 (ko) 음성정보처리장치
US5703956A (en) External memory control circuit for sound field processing digital signal processor
JP2003263178A (ja) 残響付与装置、残響付与方法、プログラムおよび記録媒体
JP3901475B2 (ja) 信号結合装置、信号結合方法及びプログラム
JP3147562B2 (ja) 音声速度変換方法
JP2626315B2 (ja) 信号処理装置
JP2566418B2 (ja) デジタル・オ−ディオ・ト−ン・コントロ−ル装置
JPH0410078B2 (ja)
US5880390A (en) Reverberation effect imparting apparatus
JP3200940B2 (ja) 楽音制御装置
JPS60111299A (ja) 残響付加装置
JP3308646B2 (ja) 遅延装置
JP3632874B2 (ja) 反射音付加機能を備えた情報再生装置
JPH0719246B2 (ja) デジタル信号処理装置
JPH0345400B2 (ja)
JPH0262876B2 (ja)
JP2626474B2 (ja) 楽音発生装置
JPH03201900A (ja) 音場補正装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees