JPH0444770B2 - - Google Patents

Info

Publication number
JPH0444770B2
JPH0444770B2 JP58043872A JP4387283A JPH0444770B2 JP H0444770 B2 JPH0444770 B2 JP H0444770B2 JP 58043872 A JP58043872 A JP 58043872A JP 4387283 A JP4387283 A JP 4387283A JP H0444770 B2 JPH0444770 B2 JP H0444770B2
Authority
JP
Japan
Prior art keywords
pattern
relay
contact
output
check relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58043872A
Other languages
Japanese (ja)
Other versions
JPS59183416A (en
Inventor
Yasuhisa Masuo
Mamoru Hatakawa
Kazuhiko Mitsuo
Tatsuo Kondo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP58043872A priority Critical patent/JPS59183416A/en
Publication of JPS59183416A publication Critical patent/JPS59183416A/en
Publication of JPH0444770B2 publication Critical patent/JPH0444770B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Program-control systems
    • G05B19/02Program-control systems electric
    • G05B19/04Program control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058Safety, monitoring
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/14Plc safety
    • G05B2219/14087Selecting parameters or states to be displayed on panel, displaying states

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は制御装置が正常に動作しているか、異
常時などの状態で停止しているかなどを早期に発
見するための診断方法に関する。
DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a diagnostic method for early detection of whether a control device is operating normally or has stopped due to an abnormality or the like.

従来技術 従来では、シーケンサは制御装置の診断のため
にランダムアクスメモリのストア領域を用いて入
出力接点のオン・オフ状態の動作パターンを複数
個登録し、動作中、登録パターン以外の動作を検
出して異常を検出する。またパターンのメモリへ
の書き込み、その書き込みが正しく行なわれたか
を確認するためのパターンの読み出し、および予
め定められたパターンが生じたときにそのパター
ンの番号を表示するパターンモニタを行なうため
に専用のプログラムを備えている。このような先
行技術では、構成および動作が明らかに複雑であ
る。
Conventional technology Conventionally, a sequencer registers multiple operation patterns of on/off states of input/output contacts using a random access memory storage area for diagnosis of a control device, and detects operations other than the registered patterns during operation. to detect abnormalities. There is also a dedicated pattern monitor for writing patterns into memory, reading out patterns to confirm whether the writing was done correctly, and pattern monitoring to display the pattern number when a predetermined pattern occurs. It has a program. Such prior art is clearly complex in construction and operation.

目 的 本発明の目的は、シーケンサの診断を簡単な構
成で達成するようにしたシーケンサの診断方法を
提供することである。
Purpose An object of the present invention is to provide a method for diagnosing a sequencer with a simple configuration.

構 成 本発明は、入力接点X、出力接点Yおよび内部
リレーCRをそれぞれ複数有し、これらの論理状
態が書き込まれるストア領域を有するシーケンサ
において、 出力接点Yまたは内部リレーCRの一部をチエ
ツクリレーとして動作させ、ストア領域における
入力接点X、出力接点Yおよび内部リレーCRの
論理状態の組合せパターンを検出し、予め定める
パターンを予め回数だけ検出したとき、検出した
パターンに対応する番号の表示を行うことを特徴
とするシーケンサの診断方法である。
Configuration The present invention provides a sequencer that has a plurality of input contacts Detects the combination pattern of the logical states of input contact This is a sequencer diagnostic method characterized by the following.

実施例 第1図は、本発明の前提となるブロツク図であ
る。シーケンサは、外部機器からの信号を受信す
る入力装置1と、外部機器への信号を導出する出
力装置2と、マイクロコンピユータなどによつて
実現される制御装置3と、診断結果を表示する表
示装置4とが備えられる。入力装置1は入力接点
を備えており、また出力装置2は出力接点を備え
ており、制御装置3はランダムアクセスメモリな
どのメモリによつて実現される内部リレーを含
む。
Embodiment FIG. 1 is a block diagram that is the premise of the present invention. The sequencer includes an input device 1 that receives signals from external devices, an output device 2 that derives signals to the external devices, a control device 3 realized by a microcomputer, etc., and a display device that displays diagnostic results. 4 is provided. The input device 1 has input contacts, the output device 2 has output contacts, and the control device 3 includes internal relays implemented by a memory, such as a random access memory.

第2図は、シーケンサの動作を示すフローチヤ
ートである。ステツプn1からステツプn2に移り、
系の初期化すなわち出力接点の遮断、、内部リレ
ーの遮断などの動作を行なう。ステツプn3では、
入力されたキーの処理およびプログラマ機能の実
行などのいわゆるプログラマ処理を行なう。ステ
ツプn4では、シーケンスプログラムの実行中で
あるか否かが判断される。実行中であれば、ステ
ツプn5に移り、入力装置1の接点情報を制御装
置3のストア領域にストアする。
FIG. 2 is a flowchart showing the operation of the sequencer. Move from step n1 to step n2,
Performs operations such as initializing the system, cutting off output contacts, and cutting off internal relays. At step n3,
It performs so-called programmer processing such as processing input keys and executing programmer functions. In step n4, it is determined whether or not a sequence program is being executed. If it is being executed, the process moves to step n5, and the contact information of the input device 1 is stored in the store area of the control device 3.

第3図は、制御装置3に含まれているランダム
アクセスメモリのメモリマツプを示す。入力接点
Xの論理状態および内部リレーCRの論理状態は、
それらに対応した各ストア領域に書き込まれる。
ステツプn5においては、入力接点Xが第3図に
示されるように各入力接点に対応したストア領域
に書き込まれることになる。
FIG. 3 shows a memory map of the random access memory included in the control device 3. The logic state of input contact X and the logic state of internal relay CR are:
They are written to their corresponding store areas.
In step n5, the input contacts X are written into the store areas corresponding to each input contact, as shown in FIG.

ステツプn6では、シーケンス命令を実行し、
その効果を出力接点Yおよび内部リレーCRのス
トア領域に書き込む。ステツプn7では出力接点
Yに対応した出力領域から出力装置2に出力を読
み出して導出する。従来からのシーケンサでは、
このステツプn7の後にn3に戻る。本発明に従え
ば、ステツプn7の後にステツプn8,n9から成る
パターンチエツク処理動作を行なう。内部リレー
CRおよび出力接点Yのうちの一部をパターンチ
エツクリレーとして兼用する。パターンチエツク
リレーは、入力接点X、出力接点Yおよび内部リ
レーCRなどの論理状態の組合せが予め定めたパ
ターンになつたときに、そのパターンに個別的に
対応したパターンチエツクリレーが論理「1」と
なつてONされる。ステツプn8では、パターンチ
エツクリレーがONであるかOFFであるかを診断
する。パターンチエツクリレーがONであるとき
にはステツプn9に移り、そのONであるパターン
チエツクリレーに対応したパターンの番号を表示
装置4によつて表示する。パターンチエツクリレ
ーがOFFであるときおよびパターン番号の表示
を行なつた後にはステツプn3に戻る。
At step n6, execute the sequence command,
The effect is written to the store area of output contact Y and internal relay CR. In step n7, the output is read out to the output device 2 from the output area corresponding to the output contact Y. With conventional sequencers,
After this step n7, return to n3. According to the present invention, after step n7, a pattern check processing operation consisting of steps n8 and n9 is performed. internal relay
A portion of CR and output contact Y is also used as a pattern check relay. A pattern check relay is a pattern check relay that, when a combination of logic states such as input contact It gets turned on as it gets older. In step n8, it is diagnosed whether the pattern check relay is ON or OFF. When the pattern check relay is ON, the process moves to step n9, and the display device 4 displays the number of the pattern corresponding to the pattern check relay that is ON. When the pattern check relay is OFF and after the pattern number is displayed, the process returns to step n3.

たとえば、第4図に示されるようにパターンチ
エツクリレーとして内部リレーCR7および出力接
点Y7を用いる場合を想定する。このとき入力接
点X0がONし、出力接点Y0がOFFし、出力接点
Y2がONであれば、パターンチエツクリレーとし
ての内部リレーCR7はONすることになる。これ
によつてパターンチエツクリレーとしての内部リ
レーCR7に対応するパターンの番号が表示装置4
によつて表示される。またパターンチエツクリレ
ーとしての出力接点Y7は入力接点X1がOFFであ
り、入力接点X2がONであるときにONとなり、
このパターンチエツクリレーとしての出力接点
Y7に対応したパターン番号が表示装置4によつ
て表示される。
For example, assume that internal relay CR7 and output contact Y7 are used as a pattern check relay as shown in FIG. At this time, input contact X0 turns ON, output contact Y0 turns OFF, and output contact
If Y2 is ON, internal relay CR7 as a pattern check relay will be ON. As a result, the pattern number corresponding to internal relay CR7 as a pattern check relay is displayed on display 4.
Displayed by. In addition, output contact Y7 as a pattern check relay turns ON when input contact X1 is OFF and input contact X2 is ON.
Output contact as this pattern check relay
The pattern number corresponding to Y7 is displayed on the display device 4.

上述の構成では、パターンチエツクリレーとし
て、内部リレーCRおよび出力接点Yを用いて兼
用しているのでパターンを記憶するためのランダ
ムアクセスメモリのストア領域を特別に基準する
ことはなく、このことによつてメモリ容量の低減
を図ることができる。
In the above configuration, since the internal relay CR and the output contact Y are used as the pattern check relay, there is no special reference to the storage area of the random access memory for storing patterns. As a result, memory capacity can be reduced.

他の構成としてパターンチエツクリレーは、制
御装置3に含まれているランダムアクセスメモリ
などのメモリの他のストア領域を用いるようにし
てもよい。
Alternatively, the pattern check relay may use another storage area of the memory, such as a random access memory included in the control device 3.

上述の構成では、ON状態のパターンチエツク
リレーをモニタしてパターン番号を表示している
けれども、本発明の一実施例としては、パターン
チエツクリレーがOFFからONになる状態が予め
定めた回数だけ生じたときに、そのパターンチエ
ツクリレーに対応するパターンの番号を表示す
る。このために本件実施例では、前述の第2図に
おけるステツプn8の構成に代えて、パターンチ
エツクリレーがOFFからONになる動作を検出
し、その動作の回数を計数し、その計数値が予め
定めた回数に達したかどうかを判断し、前記動作
の回数が、予め定めた回数に達したときには、ス
テツプn9に移つて、パターンチエツクリレーに
対応するパターンの番号を表示し、前記動作の回
数が予め定めた回数未満であるときにはステツプ
n3に戻るように構成する。その他の構成は、前
述の第1図〜第4図に示される構成と同様であ
る。このようにしてパターンチエツクリレーが
OFFからONになる動作が予め定めた回数だけ生
じたときに、そのパターンチエツクリレーに対応
するパターンの番号を表示するようにしたので、
シーケンサの使用目的に応じたパターンの検出が
容易に可能であり、したがつて用途が拡大され、
しかも複数のパターンチエツクリレーが設定され
ていても、前述の動作が予め定めた回数だけ生じ
たパターンの番号を表示するようにして、他のパ
ターンと区別して知ることが容易に可能となる。
In the above configuration, the pattern check relay in the ON state is monitored and the pattern number is displayed. However, in one embodiment of the present invention, the pattern check relay changes from OFF to ON a predetermined number of times. When the pattern check relay is selected, the pattern number corresponding to that pattern check relay is displayed. For this reason, in this embodiment, instead of the configuration of step n8 in FIG. When the number of operations has reached a predetermined number, the process moves to step n9, where the number of the pattern corresponding to the pattern check relay is displayed, and the number of operations is determined. If the number of times is less than the predetermined number, step
Configure to go back to n3. The other configurations are the same as those shown in FIGS. 1 to 4 described above. In this way, the pattern check relay
When the operation from OFF to ON occurs a predetermined number of times, the number of the pattern corresponding to that pattern check relay is displayed.
It is possible to easily detect patterns according to the purpose of use of the sequencer, which expands the range of applications.
Moreover, even if a plurality of pattern check relays are set, by displaying the number of the pattern in which the above-described operation has occurred a predetermined number of times, it is possible to easily distinguish it from other patterns.

効 果 以上のように本発明によれば、出力接点Yまた
は内部リレーCRの一部をチエツクリレーとして
動作させ、ストア領域における入力接点X、出力
接点Yおよび内部リレーCRの論理状態の組合せ
パターンを検出するので、特別にパターンの診断
のためのプログラムや構成を必要としない。ま
た、メモリ容量を低減することができる。パター
ンの登録は、従来のシーケンサと同様に、たとえ
ばラダーシンボルを使用してプログラム入力する
ことができるので、構成が簡略化されるととも
に、操作が容易である。
Effects As described above, according to the present invention, the output contact Y or a part of the internal relay CR is operated as a check relay, and the combination pattern of the logic states of the input contact X, the output contact Y, and the internal relay CR in the store area is determined. Detection requires no special program or configuration for pattern diagnosis. Furthermore, memory capacity can be reduced. Similar to conventional sequencers, patterns can be registered by inputting a program using, for example, ladder symbols, which simplifies the configuration and facilitates operation.

また本発明によれば、予め定めるパターンを予
め定める回数だけ検出したとき表示を行うので、
シーケンサの使用目的に応じたパターンの検出が
容易である。またチエツクリレーとしての動作が
行われると、対応する番号の表示が行われるの
で、複数のパターンを設定しても、条件が実現し
たパターンを区別することが容易である。
Further, according to the present invention, since the display is performed when a predetermined pattern is detected a predetermined number of times,
It is easy to detect patterns according to the intended use of the sequencer. Furthermore, when a check relay operation is performed, a corresponding number is displayed, so even if a plurality of patterns are set, it is easy to distinguish the pattern in which the condition has been realized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の前提となる構成を示すブロツ
ク、第2図はその動作を説明するためのフローチ
ヤート、第3図は制御装置3に含まれているラン
ダムアクセスメモリとメモリマツプを示す図、第
4図はパターンチエツクリレーの動作を示すプロ
グラム図である。 1……入力装置、2……出力装置、3……制御
装置、4……表示装置。
FIG. 1 is a block diagram showing the basic configuration of the present invention, FIG. 2 is a flowchart for explaining its operation, and FIG. 3 is a diagram showing a random access memory and a memory map included in the control device 3. FIG. 4 is a program diagram showing the operation of the pattern check relay. 1... Input device, 2... Output device, 3... Control device, 4... Display device.

Claims (1)

【特許請求の範囲】 1 入力接点X、出力接点Yおよび内部リレー
CRをそれぞれ複数有し、これらの論理状態が書
き込まれるストア領域を有するシーケンサにおい
て、 出力接点Yまたは内部リレーCRの一部をチエ
ツクリレーとして動作させ、ストア領域における
入力接点X、出力接点Yおよび内部リレーCRの
論理状態の組合せパターンを検出し、予め定める
パターンを予め定める回数だけ検出したとき、検
出したパターンに対応する番号の表示を行うこと
を特徴とするシーケンサの診断方法。
[Claims] 1. Input contact X, output contact Y, and internal relay
In a sequencer that has multiple CRs and a store area where these logical states are written, output contact Y or a part of the internal relay CR operates as a check relay, and input contact A method for diagnosing a sequencer, characterized in that a combination pattern of logical states of a relay CR is detected, and when a predetermined pattern is detected a predetermined number of times, a number corresponding to the detected pattern is displayed.
JP58043872A 1983-03-15 1983-03-15 Sequencer diagnosing system Granted JPS59183416A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58043872A JPS59183416A (en) 1983-03-15 1983-03-15 Sequencer diagnosing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58043872A JPS59183416A (en) 1983-03-15 1983-03-15 Sequencer diagnosing system

Publications (2)

Publication Number Publication Date
JPS59183416A JPS59183416A (en) 1984-10-18
JPH0444770B2 true JPH0444770B2 (en) 1992-07-22

Family

ID=12675785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58043872A Granted JPS59183416A (en) 1983-03-15 1983-03-15 Sequencer diagnosing system

Country Status (1)

Country Link
JP (1) JPS59183416A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS519101B2 (en) * 1972-09-13 1976-03-24

Also Published As

Publication number Publication date
JPS59183416A (en) 1984-10-18

Similar Documents

Publication Publication Date Title
JPH0159601B2 (en)
JPS61133873A (en) Semiconductor tester
JP2554282B2 (en) Fault diagnosis device for sequence controller
JP2517370B2 (en) Control method of intelligent measurement card
JPH0523449B2 (en)
JPH0238879A (en) Logical circuit
JP2569487B2 (en) Voltage margin test equipment
JPS59183416A (en) Sequencer diagnosing system
JPS6127778B2 (en)
JPH02123631U (en)
JPS6172346A (en) Memory diagnosis control system
JPS6011400B2 (en) IC test equipment
JPH07110790A (en) Memory diagnostic device
JPS6246021B2 (en)
JPS59195751A (en) Diagnostic system of information processing device
JPS6331880B2 (en)
JPH04148431A (en) Package test system
JPH0682149B2 (en) Logical unit
JPS61233841A (en) Personal computer with self-diagnostic function
JPS61169943A (en) Stack tracer circuit
JPS58125154A (en) State hysteresis storing system
JPS63132348A (en) Historical information memory device
JPS6398751A (en) Memory diagnosis system
JPH02105230A (en) Semiconductor integrated circuit
JPS6020765B2 (en) logical device