JPH0444770B2 - - Google Patents
Info
- Publication number
- JPH0444770B2 JPH0444770B2 JP58043872A JP4387283A JPH0444770B2 JP H0444770 B2 JPH0444770 B2 JP H0444770B2 JP 58043872 A JP58043872 A JP 58043872A JP 4387283 A JP4387283 A JP 4387283A JP H0444770 B2 JPH0444770 B2 JP H0444770B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- relay
- contact
- output
- check relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14087—Selecting parameters or states to be displayed on panel, displaying states
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は制御装置が正常に動作しているか、異
常時などの状態で停止しているかなどを早期に発
見するための診断方法に関する。
常時などの状態で停止しているかなどを早期に発
見するための診断方法に関する。
従来技術
従来では、シーケンサは制御装置の診断のため
にランダムアクスメモリのストア領域を用いて入
出力接点のオン・オフ状態の動作パターンを複数
個登録し、動作中、登録パターン以外の動作を検
出して異常を検出する。またパターンのメモリへ
の書き込み、その書き込みが正しく行なわれたか
を確認するためのパターンの読み出し、および予
め定められたパターンが生じたときにそのパター
ンの番号を表示するパターンモニタを行なうため
に専用のプログラムを備えている。このような先
行技術では、構成および動作が明らかに複雑であ
る。
にランダムアクスメモリのストア領域を用いて入
出力接点のオン・オフ状態の動作パターンを複数
個登録し、動作中、登録パターン以外の動作を検
出して異常を検出する。またパターンのメモリへ
の書き込み、その書き込みが正しく行なわれたか
を確認するためのパターンの読み出し、および予
め定められたパターンが生じたときにそのパター
ンの番号を表示するパターンモニタを行なうため
に専用のプログラムを備えている。このような先
行技術では、構成および動作が明らかに複雑であ
る。
目 的
本発明の目的は、シーケンサの診断を簡単な構
成で達成するようにしたシーケンサの診断方法を
提供することである。
成で達成するようにしたシーケンサの診断方法を
提供することである。
構 成
本発明は、入力接点Ｘ、出力接点Ｙおよび内部
リレーCRをそれぞれ複数有し、これらの論理状
態が書き込まれるストア領域を有するシーケンサ
において、 出力接点Ｙまたは内部リレーCRの一部をチエ
ツクリレーとして動作させ、ストア領域における
入力接点Ｘ、出力接点Ｙおよび内部リレーCRの
論理状態の組合せパターンを検出し、予め定める
パターンを予め回数だけ検出したとき、検出した
パターンに対応する番号の表示を行うことを特徴
とするシーケンサの診断方法である。
リレーCRをそれぞれ複数有し、これらの論理状
態が書き込まれるストア領域を有するシーケンサ
において、 出力接点Ｙまたは内部リレーCRの一部をチエ
ツクリレーとして動作させ、ストア領域における
入力接点Ｘ、出力接点Ｙおよび内部リレーCRの
論理状態の組合せパターンを検出し、予め定める
パターンを予め回数だけ検出したとき、検出した
パターンに対応する番号の表示を行うことを特徴
とするシーケンサの診断方法である。
実施例
第１図は、本発明の前提となるブロツク図であ
る。シーケンサは、外部機器からの信号を受信す
る入力装置１と、外部機器への信号を導出する出
力装置２と、マイクロコンピユータなどによつて
実現される制御装置３と、診断結果を表示する表
示装置４とが備えられる。入力装置１は入力接点
を備えており、また出力装置２は出力接点を備え
ており、制御装置３はランダムアクセスメモリな
どのメモリによつて実現される内部リレーを含
む。
る。シーケンサは、外部機器からの信号を受信す
る入力装置１と、外部機器への信号を導出する出
力装置２と、マイクロコンピユータなどによつて
実現される制御装置３と、診断結果を表示する表
示装置４とが備えられる。入力装置１は入力接点
を備えており、また出力装置２は出力接点を備え
ており、制御装置３はランダムアクセスメモリな
どのメモリによつて実現される内部リレーを含
む。
第２図は、シーケンサの動作を示すフローチヤ
ートである。ステツプn1からステツプn2に移り、
系の初期化すなわち出力接点の遮断、、内部リレ
ーの遮断などの動作を行なう。ステツプn3では、
入力されたキーの処理およびプログラマ機能の実
行などのいわゆるプログラマ処理を行なう。ステ
ツプn4では、シーケンスプログラムの実行中で
あるか否かが判断される。実行中であれば、ステ
ツプn5に移り、入力装置１の接点情報を制御装
置３のストア領域にストアする。
ートである。ステツプn1からステツプn2に移り、
系の初期化すなわち出力接点の遮断、、内部リレ
ーの遮断などの動作を行なう。ステツプn3では、
入力されたキーの処理およびプログラマ機能の実
行などのいわゆるプログラマ処理を行なう。ステ
ツプn4では、シーケンスプログラムの実行中で
あるか否かが判断される。実行中であれば、ステ
ツプn5に移り、入力装置１の接点情報を制御装
置３のストア領域にストアする。
第３図は、制御装置３に含まれているランダム
アクセスメモリのメモリマツプを示す。入力接点
Ｘの論理状態および内部リレーCRの論理状態は、
それらに対応した各ストア領域に書き込まれる。
ステツプn5においては、入力接点Ｘが第３図に
示されるように各入力接点に対応したストア領域
に書き込まれることになる。
アクセスメモリのメモリマツプを示す。入力接点
Ｘの論理状態および内部リレーCRの論理状態は、
それらに対応した各ストア領域に書き込まれる。
ステツプn5においては、入力接点Ｘが第３図に
示されるように各入力接点に対応したストア領域
に書き込まれることになる。
ステツプn6では、シーケンス命令を実行し、
その効果を出力接点Ｙおよび内部リレーCRのス
トア領域に書き込む。ステツプn7では出力接点
Ｙに対応した出力領域から出力装置２に出力を読
み出して導出する。従来からのシーケンサでは、
このステツプn7の後にn3に戻る。本発明に従え
ば、ステツプn7の後にステツプn8，n9から成る
パターンチエツク処理動作を行なう。内部リレー
CRおよび出力接点Ｙのうちの一部をパターンチ
エツクリレーとして兼用する。パターンチエツク
リレーは、入力接点Ｘ、出力接点Ｙおよび内部リ
レーCRなどの論理状態の組合せが予め定めたパ
ターンになつたときに、そのパターンに個別的に
対応したパターンチエツクリレーが論理「１」と
なつてONされる。ステツプn8では、パターンチ
エツクリレーがONであるかOFFであるかを診断
する。パターンチエツクリレーがONであるとき
にはステツプn9に移り、そのONであるパターン
チエツクリレーに対応したパターンの番号を表示
装置４によつて表示する。パターンチエツクリレ
ーがOFFであるときおよびパターン番号の表示
を行なつた後にはステツプn3に戻る。
その効果を出力接点Ｙおよび内部リレーCRのス
トア領域に書き込む。ステツプn7では出力接点
Ｙに対応した出力領域から出力装置２に出力を読
み出して導出する。従来からのシーケンサでは、
このステツプn7の後にn3に戻る。本発明に従え
ば、ステツプn7の後にステツプn8，n9から成る
パターンチエツク処理動作を行なう。内部リレー
CRおよび出力接点Ｙのうちの一部をパターンチ
エツクリレーとして兼用する。パターンチエツク
リレーは、入力接点Ｘ、出力接点Ｙおよび内部リ
レーCRなどの論理状態の組合せが予め定めたパ
ターンになつたときに、そのパターンに個別的に
対応したパターンチエツクリレーが論理「１」と
なつてONされる。ステツプn8では、パターンチ
エツクリレーがONであるかOFFであるかを診断
する。パターンチエツクリレーがONであるとき
にはステツプn9に移り、そのONであるパターン
チエツクリレーに対応したパターンの番号を表示
装置４によつて表示する。パターンチエツクリレ
ーがOFFであるときおよびパターン番号の表示
を行なつた後にはステツプn3に戻る。
たとえば、第４図に示されるようにパターンチ
エツクリレーとして内部リレーCR7および出力接
点Y7を用いる場合を想定する。このとき入力接
点X0がONし、出力接点Y0がOFFし、出力接点
Y2がONであれば、パターンチエツクリレーとし
ての内部リレーCR7はONすることになる。これ
によつてパターンチエツクリレーとしての内部リ
レーCR7に対応するパターンの番号が表示装置４
によつて表示される。またパターンチエツクリレ
ーとしての出力接点Y7は入力接点X1がOFFであ
り、入力接点X2がONであるときにONとなり、
このパターンチエツクリレーとしての出力接点
Y7に対応したパターン番号が表示装置４によつ
て表示される。
エツクリレーとして内部リレーCR7および出力接
点Y7を用いる場合を想定する。このとき入力接
点X0がONし、出力接点Y0がOFFし、出力接点
Y2がONであれば、パターンチエツクリレーとし
ての内部リレーCR7はONすることになる。これ
によつてパターンチエツクリレーとしての内部リ
レーCR7に対応するパターンの番号が表示装置４
によつて表示される。またパターンチエツクリレ
ーとしての出力接点Y7は入力接点X1がOFFであ
り、入力接点X2がONであるときにONとなり、
このパターンチエツクリレーとしての出力接点
Y7に対応したパターン番号が表示装置４によつ
て表示される。
上述の構成では、パターンチエツクリレーとし
て、内部リレーCRおよび出力接点Ｙを用いて兼
用しているのでパターンを記憶するためのランダ
ムアクセスメモリのストア領域を特別に基準する
ことはなく、このことによつてメモリ容量の低減
を図ることができる。
て、内部リレーCRおよび出力接点Ｙを用いて兼
用しているのでパターンを記憶するためのランダ
ムアクセスメモリのストア領域を特別に基準する
ことはなく、このことによつてメモリ容量の低減
を図ることができる。
他の構成としてパターンチエツクリレーは、制
御装置３に含まれているランダムアクセスメモリ
などのメモリの他のストア領域を用いるようにし
てもよい。
御装置３に含まれているランダムアクセスメモリ
などのメモリの他のストア領域を用いるようにし
てもよい。
上述の構成では、ON状態のパターンチエツク
リレーをモニタしてパターン番号を表示している
けれども、本発明の一実施例としては、パターン
チエツクリレーがOFFからONになる状態が予め
定めた回数だけ生じたときに、そのパターンチエ
ツクリレーに対応するパターンの番号を表示す
る。このために本件実施例では、前述の第２図に
おけるステツプn8の構成に代えて、パターンチ
エツクリレーがOFFからONになる動作を検出
し、その動作の回数を計数し、その計数値が予め
定めた回数に達したかどうかを判断し、前記動作
の回数が、予め定めた回数に達したときには、ス
テツプn9に移つて、パターンチエツクリレーに
対応するパターンの番号を表示し、前記動作の回
数が予め定めた回数未満であるときにはステツプ
n3に戻るように構成する。その他の構成は、前
述の第１図〜第４図に示される構成と同様であ
る。このようにしてパターンチエツクリレーが
OFFからONになる動作が予め定めた回数だけ生
じたときに、そのパターンチエツクリレーに対応
するパターンの番号を表示するようにしたので、
シーケンサの使用目的に応じたパターンの検出が
容易に可能であり、したがつて用途が拡大され、
しかも複数のパターンチエツクリレーが設定され
ていても、前述の動作が予め定めた回数だけ生じ
たパターンの番号を表示するようにして、他のパ
ターンと区別して知ることが容易に可能となる。
リレーをモニタしてパターン番号を表示している
けれども、本発明の一実施例としては、パターン
チエツクリレーがOFFからONになる状態が予め
定めた回数だけ生じたときに、そのパターンチエ
ツクリレーに対応するパターンの番号を表示す
る。このために本件実施例では、前述の第２図に
おけるステツプn8の構成に代えて、パターンチ
エツクリレーがOFFからONになる動作を検出
し、その動作の回数を計数し、その計数値が予め
定めた回数に達したかどうかを判断し、前記動作
の回数が、予め定めた回数に達したときには、ス
テツプn9に移つて、パターンチエツクリレーに
対応するパターンの番号を表示し、前記動作の回
数が予め定めた回数未満であるときにはステツプ
n3に戻るように構成する。その他の構成は、前
述の第１図〜第４図に示される構成と同様であ
る。このようにしてパターンチエツクリレーが
OFFからONになる動作が予め定めた回数だけ生
じたときに、そのパターンチエツクリレーに対応
するパターンの番号を表示するようにしたので、
シーケンサの使用目的に応じたパターンの検出が
容易に可能であり、したがつて用途が拡大され、
しかも複数のパターンチエツクリレーが設定され
ていても、前述の動作が予め定めた回数だけ生じ
たパターンの番号を表示するようにして、他のパ
ターンと区別して知ることが容易に可能となる。
効 果
以上のように本発明によれば、出力接点Ｙまた
は内部リレーCRの一部をチエツクリレーとして
動作させ、ストア領域における入力接点Ｘ、出力
接点Ｙおよび内部リレーCRの論理状態の組合せ
パターンを検出するので、特別にパターンの診断
のためのプログラムや構成を必要としない。ま
た、メモリ容量を低減することができる。パター
ンの登録は、従来のシーケンサと同様に、たとえ
ばラダーシンボルを使用してプログラム入力する
ことができるので、構成が簡略化されるととも
に、操作が容易である。
は内部リレーCRの一部をチエツクリレーとして
動作させ、ストア領域における入力接点Ｘ、出力
接点Ｙおよび内部リレーCRの論理状態の組合せ
パターンを検出するので、特別にパターンの診断
のためのプログラムや構成を必要としない。ま
た、メモリ容量を低減することができる。パター
ンの登録は、従来のシーケンサと同様に、たとえ
ばラダーシンボルを使用してプログラム入力する
ことができるので、構成が簡略化されるととも
に、操作が容易である。
また本発明によれば、予め定めるパターンを予
め定める回数だけ検出したとき表示を行うので、
シーケンサの使用目的に応じたパターンの検出が
容易である。またチエツクリレーとしての動作が
行われると、対応する番号の表示が行われるの
で、複数のパターンを設定しても、条件が実現し
たパターンを区別することが容易である。
め定める回数だけ検出したとき表示を行うので、
シーケンサの使用目的に応じたパターンの検出が
容易である。またチエツクリレーとしての動作が
行われると、対応する番号の表示が行われるの
で、複数のパターンを設定しても、条件が実現し
たパターンを区別することが容易である。
第１図は本発明の前提となる構成を示すブロツ
ク、第２図はその動作を説明するためのフローチ
ヤート、第３図は制御装置３に含まれているラン
ダムアクセスメモリとメモリマツプを示す図、第
４図はパターンチエツクリレーの動作を示すプロ
グラム図である。 １……入力装置、２……出力装置、３……制御
装置、４……表示装置。
ク、第２図はその動作を説明するためのフローチ
ヤート、第３図は制御装置３に含まれているラン
ダムアクセスメモリとメモリマツプを示す図、第
４図はパターンチエツクリレーの動作を示すプロ
グラム図である。 １……入力装置、２……出力装置、３……制御
装置、４……表示装置。
Claims (1)
- 【特許請求の範囲】 １ 入力接点Ｘ、出力接点Ｙおよび内部リレー
CRをそれぞれ複数有し、これらの論理状態が書
き込まれるストア領域を有するシーケンサにおい
て、 出力接点Ｙまたは内部リレーCRの一部をチエ
ツクリレーとして動作させ、ストア領域における
入力接点Ｘ、出力接点Ｙおよび内部リレーCRの
論理状態の組合せパターンを検出し、予め定める
パターンを予め定める回数だけ検出したとき、検
出したパターンに対応する番号の表示を行うこと
を特徴とするシーケンサの診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58043872A JPS59183416A (ja) | 1983-03-15 | 1983-03-15 | シーケンサの診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58043872A JPS59183416A (ja) | 1983-03-15 | 1983-03-15 | シーケンサの診断方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59183416A JPS59183416A (ja) | 1984-10-18 |
| JPH0444770B2 true JPH0444770B2 (ja) | 1992-07-22 |
Family
ID=12675785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58043872A Granted JPS59183416A (ja) | 1983-03-15 | 1983-03-15 | シーケンサの診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59183416A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519101B2 (ja) * | 1972-09-13 | 1976-03-24 |
-
1983
- 1983-03-15 JP JP58043872A patent/JPS59183416A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59183416A (ja) | 1984-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0444770B2 (ja) | ||
| JP2554282B2 (ja) | シーケンスコントローラの故障診断装置 | |
| US7617428B2 (en) | Circuits and associated methods for improved debug and test of an application integrated circuit | |
| JPS6325749A (ja) | 半導体記憶素子 | |
| JP2517370B2 (ja) | インテリジェント計測カ―ドの制御方法 | |
| JPH0523449B2 (ja) | ||
| JPH0238879A (ja) | 論理回路 | |
| JP2569487B2 (ja) | 電圧マージン試験装置 | |
| JPS6127778B2 (ja) | ||
| JPH02123631U (ja) | ||
| JPS6172346A (ja) | メモリ診断制御方式 | |
| JPS6346458B2 (ja) | ||
| JPH0348348A (ja) | メモリ診断方式 | |
| JPH07110790A (ja) | メモリ診断装置 | |
| JPS6246021B2 (ja) | ||
| JPS6331880B2 (ja) | ||
| JPH04148431A (ja) | パッケージ試験方式 | |
| JPH0413728B2 (ja) | ||
| JPH0682149B2 (ja) | 論理装置 | |
| JPS61233841A (ja) | 自己診断機能付パ−ソナルコンピユ−タ | |
| JPS59216259A (ja) | マイクロプロセツサの動作解析方法 | |
| JPS61169943A (ja) | スタツクトレ−サ回路 | |
| JPS58125154A (ja) | 状態履歴記憶方式 | |
| JPS63132348A (ja) | 履歴情報記憶装置 | |
| JPH01309155A (ja) | メモリ制御装置 |