JPH0444876B2 - - Google Patents
Info
- Publication number
- JPH0444876B2 JPH0444876B2 JP21876683A JP21876683A JPH0444876B2 JP H0444876 B2 JPH0444876 B2 JP H0444876B2 JP 21876683 A JP21876683 A JP 21876683A JP 21876683 A JP21876683 A JP 21876683A JP H0444876 B2 JPH0444876 B2 JP H0444876B2
- Authority
- JP
- Japan
- Prior art keywords
- relay
- circuit
- capacitor
- comparator
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 24
- 238000001514 detection method Methods 0.000 claims description 10
- 230000003111 delayed effect Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000011084 recovery Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M7/00—Arrangements for interconnection between switching centres
- H04M7/0096—Trunk circuits
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Interface Circuits In Exchanges (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は交換機のトランクにおけるＣポジシヨ
ン回路に関するものである。
ン回路に関するものである。
（背景技術）
従来、トランクのＣポジシヨン回路はリレー接
点によつて論理がくまれており、第１図の回路
図、第４図の動作タイムチヤートに示すごとく、
ダイヤル送出のＡリレー、Ａリレー動作時に動作
し、自己接点によつてスロー復旧回路を接続しス
ロー復旧するＢリレー、及びＢリレー動作時にの
みＡリレーの復旧によつて動作し、自己接点によ
つてスロー復旧回路を接続しスロー復旧するＣリ
レーから構成されており、Ａリレー動作時は、Ｂ
リレーのみ動作し又Ａリレーを断続する事によつ
てダイヤルパルスの送出を行なう場合には、Ｂリ
レー、Ｃリレーともに動作し、Ｃリレーの接点に
よつて通話回路のコンデンサによるダイヤルパル
スの歪を防ぐ様に動作する。このとき、Ｃリレー
は、Ａリレーがパルス送出中に動作しパルス列間
の休止時間中も動作し続け、パルス送出終了でＡ
リレーが復旧してＢリレーが復旧したときに復旧
する。このＢリレー、Ｃリレーのスロー復旧はと
もにコンデンサによるスロー復旧回路により行な
つていた。
点によつて論理がくまれており、第１図の回路
図、第４図の動作タイムチヤートに示すごとく、
ダイヤル送出のＡリレー、Ａリレー動作時に動作
し、自己接点によつてスロー復旧回路を接続しス
ロー復旧するＢリレー、及びＢリレー動作時にの
みＡリレーの復旧によつて動作し、自己接点によ
つてスロー復旧回路を接続しスロー復旧するＣリ
レーから構成されており、Ａリレー動作時は、Ｂ
リレーのみ動作し又Ａリレーを断続する事によつ
てダイヤルパルスの送出を行なう場合には、Ｂリ
レー、Ｃリレーともに動作し、Ｃリレーの接点に
よつて通話回路のコンデンサによるダイヤルパル
スの歪を防ぐ様に動作する。このとき、Ｃリレー
は、Ａリレーがパルス送出中に動作しパルス列間
の休止時間中も動作し続け、パルス送出終了でＡ
リレーが復旧してＢリレーが復旧したときに復旧
する。このＢリレー、Ｃリレーのスロー復旧はと
もにコンデンサによるスロー復旧回路により行な
つていた。
しかしながらこのような従来のＣポジシヨン回
路ではリレー接点によつて論理をくんでいるた
め、多接点リレーが必要となり、またスロー復旧
回路も大容量で大形のコンデンサが必要であり、
価格及び形状が大きくなるという欠点があつた。
路ではリレー接点によつて論理をくんでいるた
め、多接点リレーが必要となり、またスロー復旧
回路も大容量で大形のコンデンサが必要であり、
価格及び形状が大きくなるという欠点があつた。
（発明の課題）
本発明の目的は上記のごとき欠点を解消するた
めになされたものであつて、さらにはＣリレーの
駆動の省電力化、及びミニチユアリレー（２接点
ないし１接点を持つた民生用小形リレー）を使用
してＣポジシヨン回路を得ることにある。
めになされたものであつて、さらにはＣリレーの
駆動の省電力化、及びミニチユアリレー（２接点
ないし１接点を持つた民生用小形リレー）を使用
してＣポジシヨン回路を得ることにある。
（発明の構成および作用）
本発明の要点は、トランク回路のＣポジシヨン
回路において、ダイヤル送出用のＡリレー駆動回
路と、Ａリレー駆動信号を第１コンデンサで遅延
させた信号とあらかじめ設定された電位とを比較
する比較器を使用した第１の検出回路出力に接続
されたＢリレー駆動回路と、Ａリレー駆動回路の
出力を第２のコンデンサで遅延させて一方の入力
端子に接続し、かつＢリレー駆動回路の出力を第
３のコンデンサで遅延させて他方の入力端子に接
続し、Ａリレーのダイヤル送出中に変動する前記
一方の入力端子の電圧と、他方の入力端子の電圧
との大小関係が持続するようにした比較器を使用
した第２の検出回路とを有し、一方の入力端子の
電圧と他方の入力端子の電圧との大小関係が異な
ることを検出した第２の検出回路の出力によつて
Ｃリレーを駆動することにある。
回路において、ダイヤル送出用のＡリレー駆動回
路と、Ａリレー駆動信号を第１コンデンサで遅延
させた信号とあらかじめ設定された電位とを比較
する比較器を使用した第１の検出回路出力に接続
されたＢリレー駆動回路と、Ａリレー駆動回路の
出力を第２のコンデンサで遅延させて一方の入力
端子に接続し、かつＢリレー駆動回路の出力を第
３のコンデンサで遅延させて他方の入力端子に接
続し、Ａリレーのダイヤル送出中に変動する前記
一方の入力端子の電圧と、他方の入力端子の電圧
との大小関係が持続するようにした比較器を使用
した第２の検出回路とを有し、一方の入力端子の
電圧と他方の入力端子の電圧との大小関係が異な
ることを検出した第２の検出回路の出力によつて
Ｃリレーを駆動することにある。
第２図は、この発明の一実施例を示す回路図
で、Ａリレー駆動トランジスタＱ０のベースは抵
抗Ｒ２を通してスイツチSWに接続されている。
スイツチSWは同時にダイオードＤ０、抵抗Ｒ３
を通してコンパレータCM０のプラス入力に接続
され、コンパレータCM０のプラス入力は、抵抗
Ｒ４、コンデンサCC２を通して接地されている。
コンパレータCM０のマイナス入力は抵抗Ｒ５を
通して電源Ｅと接続されると共に抵抗Ｒ６を通し
て接地されている。又Ｂリレー駆動トランジスタ
Ｑ１のベースは抵抗Ｒ８を通してコンパレータ
CM０の出力に接続されている。
で、Ａリレー駆動トランジスタＱ０のベースは抵
抗Ｒ２を通してスイツチSWに接続されている。
スイツチSWは同時にダイオードＤ０、抵抗Ｒ３
を通してコンパレータCM０のプラス入力に接続
され、コンパレータCM０のプラス入力は、抵抗
Ｒ４、コンデンサCC２を通して接地されている。
コンパレータCM０のマイナス入力は抵抗Ｒ５を
通して電源Ｅと接続されると共に抵抗Ｒ６を通し
て接地されている。又Ｂリレー駆動トランジスタ
Ｑ１のベースは抵抗Ｒ８を通してコンパレータ
CM０の出力に接続されている。
一方Ｃリレー駆動トランジスタＱ２のベース
は、抵抗Ｒ１２を通してコンパレータCM１の出
力に接続されており、コンパレータCM１のプラ
ス入力は、ダイオードＤ１及び抵抗Ｒ７によりト
ランジスタＱ０のコレクタに接続され、同時に抵
抗Ｒ１１及びコンデンサCC４により接地されて
いる。コンパレータCM１のマイナス入力は抵抗
Ｒ９を通して、トランジスタＱ１のコレクタに接
続され、同時に抵抗Ｒ１０により、電源Ｅに接続
されると共にコンデンサCC３により接地されて
いる。
は、抵抗Ｒ１２を通してコンパレータCM１の出
力に接続されており、コンパレータCM１のプラ
ス入力は、ダイオードＤ１及び抵抗Ｒ７によりト
ランジスタＱ０のコレクタに接続され、同時に抵
抗Ｒ１１及びコンデンサCC４により接地されて
いる。コンパレータCM１のマイナス入力は抵抗
Ｒ９を通して、トランジスタＱ１のコレクタに接
続され、同時に抵抗Ｒ１０により、電源Ｅに接続
されると共にコンデンサCC３により接地されて
いる。
次に動作について説明すると、ここで先ずスイ
ツチSWをONにするとトランジスタＱ０がオン
し、更にコンパレータCM０のプラス入力がマイ
ナス入力を越え、コンパレータCM０は抵抗Ｒ８
を通してトランジスタＱ１のベース電流を出力す
るので、トランジスタＱ１もオンし、Ａリレー及
びＢリレーが動作する。この時コンパレータCM
１のマイナス入力は、当初抵抗Ｒ１０によつてコ
ンデンサCC３が電源電圧に充電されその電圧が
印加されているが、トランジスタＱ１オンによ
り、抵抗Ｒ９−トランジスタＱ１−地気のルート
で放電し、電源電圧と抵抗Ｒ１０と抵抗Ｒ９との
分圧まで変化するが、同時にそのプラス入力もト
ランジスタＱ０がオンすることでダイオードＤ１
が逆バイアスとなり、コンデンサCC４は抵抗Ｒ
１１によつて放電するため、接地レベルとなり、
第３図に示すようにコンデンサCC３，CC４の放
電スピードをそろえる事で、マイナス入力を越え
ることはなく、コンパレータCM１は変化を検出
しないため、トランジスタＱ２はオンせず、Ｃリ
レーは動作しない。
ツチSWをONにするとトランジスタＱ０がオン
し、更にコンパレータCM０のプラス入力がマイ
ナス入力を越え、コンパレータCM０は抵抗Ｒ８
を通してトランジスタＱ１のベース電流を出力す
るので、トランジスタＱ１もオンし、Ａリレー及
びＢリレーが動作する。この時コンパレータCM
１のマイナス入力は、当初抵抗Ｒ１０によつてコ
ンデンサCC３が電源電圧に充電されその電圧が
印加されているが、トランジスタＱ１オンによ
り、抵抗Ｒ９−トランジスタＱ１−地気のルート
で放電し、電源電圧と抵抗Ｒ１０と抵抗Ｒ９との
分圧まで変化するが、同時にそのプラス入力もト
ランジスタＱ０がオンすることでダイオードＤ１
が逆バイアスとなり、コンデンサCC４は抵抗Ｒ
１１によつて放電するため、接地レベルとなり、
第３図に示すようにコンデンサCC３，CC４の放
電スピードをそろえる事で、マイナス入力を越え
ることはなく、コンパレータCM１は変化を検出
しないため、トランジスタＱ２はオンせず、Ｃリ
レーは動作しない。
次にスイツチSWをOFF→ON→OFF→ON…
と変化させてダイヤルパルスの送出を行なうと、
スイツチSWがOFFの間、コンパレータCM０の
プラス入力はコンデンサCC２が抵抗Ｒ４によつ
て放電するにつれて下つてくるが、スイツチSW
がOFFの時間は短いためコンパレータCM０のマ
イナス入力を下回ることはなく、トランジスタＱ
１はオンし、Ｂリレーは動作しつづける。この結
果比較電圧であるコンパレータCM１のマイナス
入力はダイヤルパルスの送出によるスイツチSW
のOFF→ONの変化によつて影響をうけることは
ない。一方コンパレータCM１のプラス入力は、
コンデンサCC４の充電電圧であるが、トランジ
スタＱ０がオフすなわちＡリレーが復旧するとダ
イオードＤ１がオンし抵抗Ｒ７を通してコンデン
サCC４が急速に充電される。この抵抗Ｒ７と抵
抗Ｒ１１によつて決定されるコンデンサCC４の
充電電圧は、コンパレータCM１のマイナス入力
を越える電圧となり、トランジスタＱ２はコンパ
レータCM１によつてベース電流を供給されオン
し、Ｃリレーが動作する。次にスイツチSWが
ONの時間では、コンデンサCC４は抵抗Ｒ１１に
よつて放電するが、このスイツチSWがONの時
間は短いため、抵抗Ｒ１１、コンデンサCC４の
値を適当に選ぶことで、コンパレータCM１のプ
ラス入力は比較電圧であるマイナス入力より低い
電圧とはならずトランジスタＱ２はオンし、Ｃリ
レーは動作を続ける。従つて、Ａリレーによるダ
イヤルパルスの送出中は、Ｂリレー及びＣリレー
を動作させるＣポジシヨン回路を作ることができ
る。パルス列間の休止時間中は、スイツチSWが
ONで、Ａリレーが動作し、コンパレータCM０
のプラス入力がマイナス入力より高くなるので、
トランジスタＱ１がオンとなり、Ｂリレーが動作
するが、コンパレータCM１のプラス入力がマイ
ナス入力より低くなりトランジスタＱ２をオフさ
せ、Ｃリレーが復旧する。その結果、Ｃリレーを
ダイヤルパルス送出中だけ動作させている。
と変化させてダイヤルパルスの送出を行なうと、
スイツチSWがOFFの間、コンパレータCM０の
プラス入力はコンデンサCC２が抵抗Ｒ４によつ
て放電するにつれて下つてくるが、スイツチSW
がOFFの時間は短いためコンパレータCM０のマ
イナス入力を下回ることはなく、トランジスタＱ
１はオンし、Ｂリレーは動作しつづける。この結
果比較電圧であるコンパレータCM１のマイナス
入力はダイヤルパルスの送出によるスイツチSW
のOFF→ONの変化によつて影響をうけることは
ない。一方コンパレータCM１のプラス入力は、
コンデンサCC４の充電電圧であるが、トランジ
スタＱ０がオフすなわちＡリレーが復旧するとダ
イオードＤ１がオンし抵抗Ｒ７を通してコンデン
サCC４が急速に充電される。この抵抗Ｒ７と抵
抗Ｒ１１によつて決定されるコンデンサCC４の
充電電圧は、コンパレータCM１のマイナス入力
を越える電圧となり、トランジスタＱ２はコンパ
レータCM１によつてベース電流を供給されオン
し、Ｃリレーが動作する。次にスイツチSWが
ONの時間では、コンデンサCC４は抵抗Ｒ１１に
よつて放電するが、このスイツチSWがONの時
間は短いため、抵抗Ｒ１１、コンデンサCC４の
値を適当に選ぶことで、コンパレータCM１のプ
ラス入力は比較電圧であるマイナス入力より低い
電圧とはならずトランジスタＱ２はオンし、Ｃリ
レーは動作を続ける。従つて、Ａリレーによるダ
イヤルパルスの送出中は、Ｂリレー及びＣリレー
を動作させるＣポジシヨン回路を作ることができ
る。パルス列間の休止時間中は、スイツチSWが
ONで、Ａリレーが動作し、コンパレータCM０
のプラス入力がマイナス入力より高くなるので、
トランジスタＱ１がオンとなり、Ｂリレーが動作
するが、コンパレータCM１のプラス入力がマイ
ナス入力より低くなりトランジスタＱ２をオフさ
せ、Ｃリレーが復旧する。その結果、Ｃリレーを
ダイヤルパルス送出中だけ動作させている。
第３図は第２図の各部の動作を示したタイムチ
ヤートで、上からスイツチSWの動作、トランジ
スタＱ０のコレクタ、コンパレータCM０の入
力、トランジスタＱ１のコレクタ、コンパレータ
CM１の入力、トランジスタＱ２のコレクタをそ
れぞれ示している。
ヤートで、上からスイツチSWの動作、トランジ
スタＱ０のコレクタ、コンパレータCM０の入
力、トランジスタＱ１のコレクタ、コンパレータ
CM１の入力、トランジスタＱ２のコレクタをそ
れぞれ示している。
（発明の効果）
以上説明した様に、本発明は、Ａリレー駆動信
号を入力する第１の検出回路とＢリレー駆動回路
と、Ｂリレー駆動回路の出力によつて比較電圧を
変化させる第２の検出回路を設けることによつて
Ａリレー駆動信号を監視し、第２の検出回路の出
力によつてＣリレーを駆動する回路を設けたの
で、 接点数の少ない安価なミニチユアリレーが使
用でき、形状を小さくできる、 従来のようにＢリレー及びＣリレーのスロー
復旧をコンデンサによる自己保持回路で構成せ
ずに、電子回路で構成した比較部の制御で行つ
ているため、自己保持回路に用いた大容量で大
型のコンデンサを必要とせず、小容量のコンデ
ンサで済み、省電力となる、 本発明によりミニチユアリレーを使用しても
ダイヤルパルス送出はＡリレーをオンオフ制御
するのみで良く、Ｃリレーの状態制御などのプ
ログラム制御が不要で歪のないダイヤルパルス
を送出できる、 という利点がある。
号を入力する第１の検出回路とＢリレー駆動回路
と、Ｂリレー駆動回路の出力によつて比較電圧を
変化させる第２の検出回路を設けることによつて
Ａリレー駆動信号を監視し、第２の検出回路の出
力によつてＣリレーを駆動する回路を設けたの
で、 接点数の少ない安価なミニチユアリレーが使
用でき、形状を小さくできる、 従来のようにＢリレー及びＣリレーのスロー
復旧をコンデンサによる自己保持回路で構成せ
ずに、電子回路で構成した比較部の制御で行つ
ているため、自己保持回路に用いた大容量で大
型のコンデンサを必要とせず、小容量のコンデ
ンサで済み、省電力となる、 本発明によりミニチユアリレーを使用しても
ダイヤルパルス送出はＡリレーをオンオフ制御
するのみで良く、Ｃリレーの状態制御などのプ
ログラム制御が不要で歪のないダイヤルパルス
を送出できる、 という利点がある。
第１図は従来のＣポジシヨン回路を示す図、第
２図はこの発明の一実施例の回路図、第３図は第
２図の各部の動作を示すタイムチヤート、第４図
は従来技術としての第１図の各部の動作を示すタ
イムチヤートである。
２図はこの発明の一実施例の回路図、第３図は第
２図の各部の動作を示すタイムチヤート、第４図
は従来技術としての第１図の各部の動作を示すタ
イムチヤートである。
Claims (1)
- 【特許請求の範囲】 １ トランク回路のＣポジシヨン回路において、 ダイヤル送出用のＡリレー駆動回路と、 Ａリレー駆動信号を第１のコンデンサで遅延さ
せた信号とあらかじめ設定された電位とを比較す
る比較器を使用した第１の検出回路出力に接続さ
れたＢリレー駆動回路と、 Ａリレー駆動回路の出力を第２のコンデンサで
遅延させて一方の入力端子に接続し、かつＢリレ
ー駆動回路の出力を第３のコンデンサで遅延させ
て他方の入力端子に接続し、Ａリレーのダイヤル
送出中に変動する前記一方の入力端子の電圧と、
他方の入力端子の電圧との大小関係が持続するよ
うにした比較器を使用した第２の検出回路とを有
し、一方の入力端子の電圧と他方の入力端子の電
圧との大小関係が異なることを検出した第２の検
出回路の出力によつてＣリレーを駆動することを
特徴とするトランク回路のＣポジシヨン回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21876683A JPS60112390A (ja) | 1983-11-22 | 1983-11-22 | トランク回路のｃポジション回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21876683A JPS60112390A (ja) | 1983-11-22 | 1983-11-22 | トランク回路のｃポジション回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60112390A JPS60112390A (ja) | 1985-06-18 |
| JPH0444876B2 true JPH0444876B2 (ja) | 1992-07-23 |
Family
ID=16725060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21876683A Granted JPS60112390A (ja) | 1983-11-22 | 1983-11-22 | トランク回路のｃポジション回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60112390A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4675997B2 (ja) | 2008-09-11 | 2011-04-27 | 株式会社東芝 | 水処理システム |
-
1983
- 1983-11-22 JP JP21876683A patent/JPS60112390A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60112390A (ja) | 1985-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4271381A (en) | Windshield wiper motor circuit | |
| US4538074A (en) | Power switch | |
| US3873921A (en) | Two level volume control for clock radio and the like | |
| JPS5922414B2 (ja) | ラインドライバ回路 | |
| JPH0444876B2 (ja) | ||
| GB2321727A (en) | Voltage reference generating device | |
| US4015142A (en) | Electric timing circuitry with means to compensate for switch chatter | |
| US3909620A (en) | Time controlled switching system with override control of manual operation | |
| US3596146A (en) | High efficiency multivibrator | |
| JPS6336277Y2 (ja) | ||
| JPS6042496Y2 (ja) | シヨツクノイズ防止回路 | |
| JPS5915147Y2 (ja) | クロツク内蔵デジタル周波数表示装置の誤動作防止装置 | |
| US4303838A (en) | Master-slave flip-flop circuits | |
| JP3559051B2 (ja) | リレーの駆動回路 | |
| JPH04285999A (ja) | 圧電ブザーの駆動回路 | |
| JPH0243075Y2 (ja) | ||
| JPS61218219A (ja) | タイマ装置 | |
| KR910005672Y1 (ko) | 시계의 알람 제어회로 | |
| JPS6221208B2 (ja) | ||
| JPS6025157Y2 (ja) | 増幅度切換装置 | |
| JPS5910829Y2 (ja) | Ａｍ−ｆｍ切換回路 | |
| JPS5924198Y2 (ja) | センサ用コントロ−ラユニット | |
| JP2885330B2 (ja) | 電源回路 | |
| JPH04145715A (ja) | チャタリング防止回路 | |
| JP2522437Y2 (ja) | 突入電流防止回路 |