JPH0445092B2 - - Google Patents

Info

Publication number
JPH0445092B2
JPH0445092B2 JP24961687A JP24961687A JPH0445092B2 JP H0445092 B2 JPH0445092 B2 JP H0445092B2 JP 24961687 A JP24961687 A JP 24961687A JP 24961687 A JP24961687 A JP 24961687A JP H0445092 B2 JPH0445092 B2 JP H0445092B2
Authority
JP
Japan
Prior art keywords
voltage
light receiving
receiving means
light
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP24961687A
Other languages
Japanese (ja)
Other versions
JPH0192613A (en
Inventor
Yoichi Kikukawa
Yayoi Tsucha
Yutaka Ono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP24961687A priority Critical patent/JPH0192613A/en
Publication of JPH0192613A publication Critical patent/JPH0192613A/en
Publication of JPH0445092B2 publication Critical patent/JPH0445092B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Optical Transform (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はダイレクト・ドライブ・モータ(以
下、DDモータとする)の制御システム等に用い
られるエンコーダの電気的特性の改善に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to improving the electrical characteristics of an encoder used in a control system for a direct drive motor (hereinafter referred to as DD motor).

[従来の技術] DDモータの回転を光学式のロータリーエンコ
ーダーで検出し、検出信号をもとにDDモータの
駆動を制御するシステムでは、ノイズ等によるエ
ンコーダの誤動作は、モータの暴走や事故に結び
付く。このため、エンコーダにノイズを入らせな
い対策が必要である。
[Conventional technology] In systems that detect the rotation of the DD motor using an optical rotary encoder and control the drive of the DD motor based on the detection signal, malfunction of the encoder due to noise etc. can lead to motor runaway and accidents. . Therefore, it is necessary to take measures to prevent noise from entering the encoder.

しかし、エンコーダの周囲には300Vや20Vの
パワーライン等のノイズ発生源がある。また、エ
ンコーダの検出信号を信号線でコントローラまで
伝送する間に外来ノイズを拾う可能性がある。
However, there are noise sources such as 300V and 20V power lines around the encoder. Furthermore, there is a possibility that external noise may be picked up while the encoder detection signal is transmitted to the controller via the signal line.

そこで、従来のエンコーダには、回路部の動作
電圧を例えば±15Vのように高くすることによつ
て、出力信号の振幅を大きくし、外来ノイズに対
しても充分なS/Nを確保するようにしたものが
あつた。
Therefore, in conventional encoders, the operating voltage of the circuit section is increased to ±15V, for example, to increase the amplitude of the output signal and ensure a sufficient S/N ratio even against external noise. The thing I made was hot.

[発明が解決しようとする問題点] しかし、このエンコーダでは、電源電圧を高く
しなければならないことから、回路全体をIC化
しにくく、また正負両電源をエンコーダに供給し
なければならない等の問題点があつた。
[Problems to be solved by the invention] However, since this encoder requires a high power supply voltage, it is difficult to integrate the entire circuit into an IC, and there are other problems such as the need to supply both positive and negative power to the encoder. It was hot.

本発明はこのような問題点を解決するためにな
されたものであり、低い電源電圧でも耐ノイズ性
が高く、回路をIC化しやすいエンコーダを実現
することを目的とする。
The present invention was made to solve these problems, and aims to realize an encoder that has high noise resistance even at a low power supply voltage and whose circuit can be easily integrated into an IC.

[問題点を解決するための手段] 本発明は、 一定ピツチでスリツトを配列したスリツト列が
形成されていて変位可能な符号板と、 前記スリツトに光を当てる発光手段と、 スリツトの1ピツチ内に複数個配列されてい
て、スリツトを通過した発光手段の光を検出し、
検出光量に応じた電流信号を出力する受光手段
と、 受光手段毎に設けられていて、演算増幅器によ
り受光手段が出力する電流信号を電圧信号に変換
する電流/電圧変換回路と、 各電流/電圧変換回路の出力端に設けられたス
イツチと、 前記受光手段の配列順に従つて、連続配置され
た複数個の受光手段のスイツチ毎に閉じていき、
受光手段の検出信号を走査する走査手段と、 演算増幅器により、走査された検出信号の和を
とつて前記符号板の変位に応じた信号を出力する
加算回路、 前記電流/電圧変換回路と加算回路の演算増幅
器に異なつた基準電圧を与える基準電圧付与手
段、を具備したエンコーダである。
[Means for Solving the Problems] The present invention comprises: a movable code plate in which a slit row in which slits are arranged at a constant pitch is formed; a light-emitting means for shining light onto the slit; Detects the light from the light emitting means that has passed through the slit,
a light receiving means that outputs a current signal according to the amount of detected light; a current/voltage conversion circuit that is provided for each light receiving means and uses an operational amplifier to convert the current signal output by the light receiving means into a voltage signal; and each current/voltage. A switch provided at the output end of the conversion circuit and a switch of a plurality of consecutively arranged light receiving means are closed in accordance with the arrangement order of the light receiving means,
a scanning means for scanning the detection signal of the light receiving means; an addition circuit for calculating the sum of the scanned detection signals using an operational amplifier and outputting a signal corresponding to the displacement of the code plate; the current/voltage conversion circuit and the addition circuit. The encoder includes a reference voltage applying means for applying different reference voltages to the operational amplifiers of the encoder.

[実施例] 以下、図面を用いて本発明を説明する。[Example] Hereinafter, the present invention will be explained using the drawings.

第1図は本発明にかかるエンコーダの一実施例
の構成図である。
FIG. 1 is a block diagram of an embodiment of an encoder according to the present invention.

図で、1は一定ピツチでスリツト2が配列され
たスリツト列が形成されていてb−b′方向に回転
可能な符号板、3は発光手段例えばLED、4は
発光手段3の光を平行光にしてスリツト2に当て
るレンズ、5はスリツト2を通過した光を検出す
る受光手段である。受光手段5はスリツト2の1
ピツチ内に複数個配列されている。このような受
光手段としては、例えばフオトダイオードアレイ
(以下、PDAとする)が用いられる。図のフオト
ダイオードアレイ5は、8個のフオトダイオード
1〜58を配列したものである。フオトダイオー
ド51〜58は検出した光量に応じた電流信号を出
力する。
In the figure, 1 is a code plate which has a slit row in which slits 2 are arranged at a constant pitch and is rotatable in the b-b' direction, 3 is a light emitting means such as an LED, and 4 is a parallel light source for the light from the light emitting means 3. The lens 5 is a light receiving means for detecting the light passing through the slit 2. The light receiving means 5 is one of the slits 2.
Multiple pieces are arranged in a pitch. As such a light receiving means, for example, a photodiode array (hereinafter referred to as PDA) is used. The photodiode array 5 shown in the figure is an array of eight photodiodes 5 1 to 5 8 . The photodiodes 5 1 to 5 8 output current signals according to the detected amount of light.

6はフオトダイオード51〜58の検出信号を走
査して符号板1の変位に応じた回転角度信号θsig
を出力する信号処理回路である。
6 scans the detection signals of photodiodes 5 1 to 5 8 to generate a rotation angle signal θ sig corresponding to the displacement of the code plate 1.
This is a signal processing circuit that outputs .

信号処理回路6の具体的構成を第2図に示す。 A specific configuration of the signal processing circuit 6 is shown in FIG.

図で、611〜618は電流/電圧変換回路であ
る。この回路は、反転入力端子と出力端子の間に
抵抗Rが接続された演算増幅器A1〜A8を用いた
もので、フオトダイオード51〜58の出力電流信
号を電圧信号に変換する。演算増幅器A1〜A8
基準電圧には駆動電圧Vccの分圧Vs1を用いてい
る。
In the figure, 61 1 to 61 8 are current/voltage conversion circuits. This circuit uses operational amplifiers A 1 -A 8 in which a resistor R is connected between the inverting input terminal and the output terminal, and converts the output current signals of the photodiodes 5 1 -5 8 into voltage signals. The divided voltage Vs1 of the drive voltage Vcc is used as the reference voltage for the operational amplifiers A1 to A8 .

621〜628は演算増幅器A1〜A8の出力端に
接続されたアナログスイツチである。
62 1 to 62 8 are analog switches connected to the output terminals of operational amplifiers A 1 to A 8 .

63はスイツチ621〜628に開閉信号を与え
るとともに、この開閉信号を順次シフトしていく
シフトレジスタである。シフトレジスタ63はク
ロツク信号CLKにより与えられるタイミングで
シフトを行う。
Reference numeral 63 denotes a shift register that provides open/close signals to the switches 62 1 to 62 8 and sequentially shifts these open/close signals. The shift register 63 performs shifting at the timing given by the clock signal CLK.

64はスイツチ621〜628を閉じて取り出し
た電圧信号を加算して回転角度信号θsigを生成す
る加算回路である。この回路には、反転入力端子
には抵抗R1が接続され出力端子と反転入力端子
の間に抵抗R2が接続されたサミングアンプUが
用いられている。サミングアンプUの基準電圧
Vs2は駆動電圧Vccを抵抗で分圧したもので基準電
圧Vs2とは異なるものである。また、抵抗R1の他
端はスイツチ62に接続されている。
Reference numeral 64 denotes an adding circuit that adds voltage signals taken out by closing the switches 62 1 to 62 8 to generate a rotation angle signal θ sig . This circuit uses a summing amplifier U in which a resistor R 1 is connected to an inverting input terminal and a resistor R 2 is connected between an output terminal and an inverting input terminal. Reference voltage of summing amplifier U
V s2 is the drive voltage V cc divided by a resistor, and is different from the reference voltage V s2 . Further, the other end of the resistor R 1 is connected to the switch 62 .

ここで、請求範囲にいう、走査手段はシフトレ
ジスタ63であり、基準電圧付与手段は一端に駆
動電圧Vccが接続され他端はコモンに接続され直
列接続された抵抗R3〜R5である。
Here, the scanning means referred to in the claims is the shift register 63, and the reference voltage applying means are resistors R3 to R5 connected in series, with one end connected to the drive voltage Vcc and the other end connected to the common. .

次に、このようなエンコーダの動作を説明す
る。
Next, the operation of such an encoder will be explained.

各フオトダイオード51〜58の出力電流は検出
光量に応じて0からiまで変化する。シフトレジ
スタ63は8個のスイツチ621〜628のうち4
個を同時にオンにし、CLK信号に従つてオンす
るスイツチをシフトしていく。
The output current of each photodiode 5 1 to 5 8 changes from 0 to i depending on the amount of detected light. The shift register 63 has 4 of the 8 switches 62 1 to 62 8
Turn on all the switches at the same time, and shift the switch to turn on according to the CLK signal.

ここで、従来の信号処理回路のようにアンプA
(アンプA1からA8まで)とUの基準電圧が共通に
したもの(以下、単一基準電圧という)では、第
2図の回路でVs1=Vs2になつたものに相当する
ため、回転角度信号θsigの最大値と最小値は次の
ようになる。
Here, like the conventional signal processing circuit, the amplifier A
(Amplifiers A 1 to A 8 ) and U with the same reference voltage (hereinafter referred to as a single reference voltage) corresponds to the circuit shown in Figure 2 where V s1 = V s2 . The maximum and minimum values of the rotation angle signal θ sig are as follows.

θsig(max) =Vs1+(iR/R1)×4×R2 =Vs1+4iR×(R2/R1) (1) θsig(min)=Vs1 (2) R、R1、R2:抵抗R、R1、R2の抵抗値 となり、信号処理回路6の出力電圧はVs1〜(ア
ンプUの最大出力電圧)までに制限され、十分な
ダイナミツクレンジが得られない。
θ sig (max) = V s1 + (iR/R 1 ) x 4 x R 2 = V s1 + 4iR x (R 2 / R 1 ) (1) θ sig (min) = V s1 (2) R, R 1 , R2 : Resistance values of resistors R, R1 , and R2 , and the output voltage of the signal processing circuit 6 is limited to V s1 ~ (maximum output voltage of amplifier U), making it impossible to obtain sufficient dynamic range. .

一方、第2図の回路のように、基準電圧Vs1
Vs2を異なつたものにすると、回転角度信号θsig
最大値と最小値は次のようになる。
On the other hand, as in the circuit shown in Figure 2, the reference voltage V s1 and
When V s2 is made different, the maximum and minimum values of the rotation angle signal θ sig are as follows.

θsig(max) =Vs2+4×(Vs2−Vs1+iR)×(R2/R1)(3) θsig(min) =Vs2+4×(Vs2−Vs1)×(R2/R1) (4) (3)、(4)式のR1、R2、Vs1、Vs2の値を適当に選
ぶことにより、信号処理回路6の出力電圧をアン
プUの出力電圧範囲一杯まで拡大できる。拡大例
を第3図に示す。
θ sig (max) = V s2 + 4 x (V s2 - V s1 + iR) x (R 2 / R 1 ) (3) θ sig (min) = V s2 + 4 x (V s2 - V s1 ) x (R 2 /R 1 ) (4) By appropriately selecting the values of R 1 , R 2 , V s1 , and V s2 in equations (3) and (4), the output voltage of the signal processing circuit 6 can be adjusted within the output voltage range of the amplifier U. Can be expanded to full size. An enlarged example is shown in FIG.

第3図は、a1とa2はアンプAとUの出力電圧範
囲である。
In FIG. 3, a 1 and a 2 are the output voltage ranges of amplifiers A and U.

a図はVs1=8V、Vs2=5Vにした場合の出力電
圧範囲、b図はVs1=5V、Vs2=4Vにした場合の
出力電圧範囲を示した図である。
Figure a shows the output voltage range when V s1 = 8V and V s2 = 5V, and Figure b shows the output voltage range when V s1 = 5V and V s2 = 4V.

b図のように適切な基準電圧の値を選ぶことに
より、5V以下の基準電圧で6Vのダイナミツクレ
ンジが得られる。
By choosing an appropriate reference voltage value as shown in figure b, a dynamic range of 6V can be obtained with a reference voltage of 5V or less.

第4図は本発明にかかるエンコーダの他の実施
例の要部構成図である。
FIG. 4 is a diagram showing the main part of another embodiment of the encoder according to the present invention.

この実施例は、2個の基準電圧を設けることな
くアンプAとUの基準電圧をレベルシフトするも
のである。
In this embodiment, the reference voltages of amplifiers A and U are level-shifted without providing two reference voltages.

図で、アンプUの反転入力端子には電流源Iの
電流が流入し、非反転入力端子は基準電圧Vs1
接続されている。この回路では、回転角度信号
を、 θsig(min)=Vs1−IR2 I:電流源Iの電流 まで下げることができ、R1、R2の値を適当に選
ぶことにより信号処理回路6のダイナミツクレン
ジをアンプUの出力電圧範囲一杯まで拡大でき
る。
In the figure, a current from a current source I flows into an inverting input terminal of an amplifier U, and a non-inverting input terminal is connected to a reference voltage V s1 . In this circuit, the rotation angle signal can be lowered to θ sig (min) = V s1 −IR 2 I: the current of the current source I, and by appropriately selecting the values of R 1 and R 2 , the signal processing circuit 6 The dynamic range of the amplifier can be extended to the full output voltage range of the amplifier U.

なお、スリツト2の1ピツチ内に設けられるフ
オトダイオードの個数は8個以外であつてもよ
い。
Note that the number of photodiodes provided within one pitch of the slit 2 may be other than eight.

また、同時に閉じられるスイツチの数は4個以
外であつてもよい。
Further, the number of switches that can be closed simultaneously may be other than four.

また、符号板1は回転変位するものに限らず直
線変位するものであつてもよい。
Furthermore, the code plate 1 is not limited to one that is rotatably displaced, but may be one that is linearly displaced.

[効果] 本発明によれば、信号処理回路6は内部にアン
プAとUの基準電圧をレベルシフトする手段を備
えているため、低い電源電圧で大きな振幅の回転
角度信号θsigが得られる。従つて、従来の単一基
準電圧回路と比較しても、同じ電源電圧でも、高
いS/Nの出力信号を取り出すことができる。ま
た、本発明によれば、同一振幅の信号を得るのに
低い電源電圧で済むため、駆動電圧Vccの単一化
と信号処理回路のIC化が容易になる。本発明に
かかる信号処理回路をモノリシツクIC化した場
合、例えば、従来の±15Vの電源電圧の単一基準
電圧回路で得られた出力信号と同一の振幅を、
10Vの電源電圧で得ることができる。
[Effects] According to the present invention, since the signal processing circuit 6 is internally equipped with means for level shifting the reference voltages of the amplifiers A and U, a rotation angle signal θ sig of large amplitude can be obtained with a low power supply voltage. Therefore, even when compared with a conventional single reference voltage circuit, an output signal with a high S/N ratio can be extracted even with the same power supply voltage. Furthermore, according to the present invention, a low power supply voltage is required to obtain signals of the same amplitude, making it easy to unify the drive voltage V cc and to integrate the signal processing circuit into an IC. When the signal processing circuit according to the present invention is made into a monolithic IC, for example, the same amplitude as the output signal obtained by a conventional single reference voltage circuit with a power supply voltage of ±15V can be obtained.
Can be obtained with a power supply voltage of 10V.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明にかかるエンコーダの一実施例
の構成図、第2図は第1図の要部構成図、第3図
は第1図のエンコーダの動作説明図、第4図は本
発明にかかるエンコーダの他の実施例の要部構成
図である。 1……符号板、2……スリツト、3……発光手
段、5……受光手段、6……信号処理回路、61
〜618……電流/電圧変換回路、62,621
〜628……スイツチ、63……シフトレジスタ、
64……加算回路、R,R1〜R5……抵抗、A,
A1〜A8,U……演算増幅器。
FIG. 1 is a configuration diagram of an embodiment of the encoder according to the present invention, FIG. 2 is a configuration diagram of the main parts of FIG. 1, FIG. 3 is an explanatory diagram of the operation of the encoder in FIG. FIG. 2 is a configuration diagram of main parts of another embodiment of the encoder according to the present invention. DESCRIPTION OF SYMBOLS 1... Code plate, 2... Slit, 3... Light emitting means, 5... Light receiving means, 6... Signal processing circuit, 61
1 ~ 61 8 ... Current/voltage conversion circuit, 62, 62 1
~62 8 ...Switch, 63...Shift register,
64...Addition circuit, R, R1 to R5 ...Resistance, A,
A1 to A8 , U... operational amplifier.

Claims (1)

【特許請求の範囲】 1 一定ピツチでスリツトを配列したスリツト列
が形成されていて変位可能な符号板と、 前記スリツトに光を当てる発光手段と、 スリツトの1ピツチ内に複数個配列されてい
て、スリツトを通過した発光手段の光を検出し、
検出光量に応じた電流信号を出力する受光手段
と、 受光手段毎に設けられていて、演算増幅器によ
り受光手段が出力する電流信号を電圧信号に変換
する電流/電圧変換回路と、 各電流/電圧変換回路の出力端に設けられたス
イツチと、 前記受光手段の配列順に従つて、連続配置され
た複数個の受光手段のスイツチ毎に閉じていき、
受光手段の検出信号を走査する走査手段と、 演算増幅器により、走査された検出信号の和を
とつて前記符号板の変位に応じた信号を出力する
加算回路、 前記電流/電圧変換回路と加算回路の演算増幅
器に異なつた基準電圧を与える基準電圧付与手
段、を具備したエンコーダ。
[Scope of Claims] 1. A movable code plate having a slit row formed with slits arranged at a constant pitch, a light emitting means for emitting light to the slits, and a plurality of slits arranged within one pitch of the slits. , detecting the light from the light emitting means that passed through the slit,
a light receiving means that outputs a current signal according to the amount of detected light; a current/voltage conversion circuit that is provided for each light receiving means and uses an operational amplifier to convert the current signal output by the light receiving means into a voltage signal; and each current/voltage. A switch provided at the output end of the conversion circuit and a switch of a plurality of consecutively arranged light receiving means are closed in accordance with the arrangement order of the light receiving means,
a scanning means for scanning the detection signal of the light receiving means; an addition circuit for calculating the sum of the scanned detection signals using an operational amplifier and outputting a signal corresponding to the displacement of the code plate; the current/voltage conversion circuit and the addition circuit. An encoder comprising a reference voltage applying means for applying different reference voltages to an operational amplifier.
JP24961687A 1987-10-02 1987-10-02 Encoder Granted JPH0192613A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24961687A JPH0192613A (en) 1987-10-02 1987-10-02 Encoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24961687A JPH0192613A (en) 1987-10-02 1987-10-02 Encoder

Publications (2)

Publication Number Publication Date
JPH0192613A JPH0192613A (en) 1989-04-11
JPH0445092B2 true JPH0445092B2 (en) 1992-07-23

Family

ID=17195676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24961687A Granted JPH0192613A (en) 1987-10-02 1987-10-02 Encoder

Country Status (1)

Country Link
JP (1) JPH0192613A (en)

Also Published As

Publication number Publication date
JPH0192613A (en) 1989-04-11

Similar Documents

Publication Publication Date Title
US6355927B1 (en) Interpolation methods and circuits for increasing the resolution of optical encoders
KR920003447B1 (en) Schmittrigger circuit
US4533903A (en) Analog-to-digital converter
US5821745A (en) Sensor signal processor having accurate digitizing capabilities
EP0464870A2 (en) Absolute encoder of the multirotation type
SU1262531A1 (en) Multichannel amplitude discriminator
AU680744B2 (en) Resolution multiplying circuit
US6417503B1 (en) Optical sensor circuit with output changing means
ATE156952T1 (en) NON-LINEAR ANALOG/DIGITAL CONVERTER
JP4002581B2 (en) Photoelectric encoder and electronic equipment
CN101339054A (en) Optical encoders and electronics
JPH0445092B2 (en)
US6822219B1 (en) Timing device
US7087888B2 (en) Electrical division circuit for an optical encoder
US7247834B2 (en) Photoelectric sensor for detecting presence/absence of object
CN100462688C (en) Photoelectric encoder and electronic equipment
EP0792023A3 (en) High speed and high accuracy A/D converter
US5896050A (en) Signal generating circuit and peak detection circuit
US7298403B2 (en) Image reading device
JP2006234697A (en) Position detection device
KR100342554B1 (en) Mixed Sensor of an absolute value sensor and a limit sensor
ATE257945T1 (en) ELECTRICAL ENCODER WITH A SENSOR ELEMENT FOR DETECTING A MOVEMENT
JPS63145915A (en) Input signal converter
SU1174917A1 (en) Information input device
RU2093956C1 (en) Analog-to-digital converter with code negative feedback circuit