JPH0445092B2 - - Google Patents
Info
- Publication number
- JPH0445092B2 JPH0445092B2 JP24961687A JP24961687A JPH0445092B2 JP H0445092 B2 JPH0445092 B2 JP H0445092B2 JP 24961687 A JP24961687 A JP 24961687A JP 24961687 A JP24961687 A JP 24961687A JP H0445092 B2 JPH0445092 B2 JP H0445092B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- light receiving
- receiving means
- light
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Optical Transform (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はダイレクト・ドライブ・モータ（以
下、DDモータとする）の制御システム等に用い
られるエンコーダの電気的特性の改善に関するも
のである。
下、DDモータとする）の制御システム等に用い
られるエンコーダの電気的特性の改善に関するも
のである。
［従来の技術］
DDモータの回転を光学式のロータリーエンコ
ーダーで検出し、検出信号をもとにDDモータの
駆動を制御するシステムでは、ノイズ等によるエ
ンコーダの誤動作は、モータの暴走や事故に結び
付く。このため、エンコーダにノイズを入らせな
い対策が必要である。
ーダーで検出し、検出信号をもとにDDモータの
駆動を制御するシステムでは、ノイズ等によるエ
ンコーダの誤動作は、モータの暴走や事故に結び
付く。このため、エンコーダにノイズを入らせな
い対策が必要である。
しかし、エンコーダの周囲には300Vや20Vの
パワーライン等のノイズ発生源がある。また、エ
ンコーダの検出信号を信号線でコントローラまで
伝送する間に外来ノイズを拾う可能性がある。
パワーライン等のノイズ発生源がある。また、エ
ンコーダの検出信号を信号線でコントローラまで
伝送する間に外来ノイズを拾う可能性がある。
そこで、従来のエンコーダには、回路部の動作
電圧を例えば±15Vのように高くすることによつ
て、出力信号の振幅を大きくし、外来ノイズに対
しても充分なＳ／Ｎを確保するようにしたものが
あつた。
電圧を例えば±15Vのように高くすることによつ
て、出力信号の振幅を大きくし、外来ノイズに対
しても充分なＳ／Ｎを確保するようにしたものが
あつた。
［発明が解決しようとする問題点］
しかし、このエンコーダでは、電源電圧を高く
しなければならないことから、回路全体をIC化
しにくく、また正負両電源をエンコーダに供給し
なければならない等の問題点があつた。
しなければならないことから、回路全体をIC化
しにくく、また正負両電源をエンコーダに供給し
なければならない等の問題点があつた。
本発明はこのような問題点を解決するためにな
されたものであり、低い電源電圧でも耐ノイズ性
が高く、回路をIC化しやすいエンコーダを実現
することを目的とする。
されたものであり、低い電源電圧でも耐ノイズ性
が高く、回路をIC化しやすいエンコーダを実現
することを目的とする。
［問題点を解決するための手段］
本発明は、
一定ピツチでスリツトを配列したスリツト列が
形成されていて変位可能な符号板と、 前記スリツトに光を当てる発光手段と、 スリツトの１ピツチ内に複数個配列されてい
て、スリツトを通過した発光手段の光を検出し、
検出光量に応じた電流信号を出力する受光手段
と、 受光手段毎に設けられていて、演算増幅器によ
り受光手段が出力する電流信号を電圧信号に変換
する電流／電圧変換回路と、 各電流／電圧変換回路の出力端に設けられたス
イツチと、 前記受光手段の配列順に従つて、連続配置され
た複数個の受光手段のスイツチ毎に閉じていき、
受光手段の検出信号を走査する走査手段と、 演算増幅器により、走査された検出信号の和を
とつて前記符号板の変位に応じた信号を出力する
加算回路、 前記電流／電圧変換回路と加算回路の演算増幅
器に異なつた基準電圧を与える基準電圧付与手
段、を具備したエンコーダである。
形成されていて変位可能な符号板と、 前記スリツトに光を当てる発光手段と、 スリツトの１ピツチ内に複数個配列されてい
て、スリツトを通過した発光手段の光を検出し、
検出光量に応じた電流信号を出力する受光手段
と、 受光手段毎に設けられていて、演算増幅器によ
り受光手段が出力する電流信号を電圧信号に変換
する電流／電圧変換回路と、 各電流／電圧変換回路の出力端に設けられたス
イツチと、 前記受光手段の配列順に従つて、連続配置され
た複数個の受光手段のスイツチ毎に閉じていき、
受光手段の検出信号を走査する走査手段と、 演算増幅器により、走査された検出信号の和を
とつて前記符号板の変位に応じた信号を出力する
加算回路、 前記電流／電圧変換回路と加算回路の演算増幅
器に異なつた基準電圧を与える基準電圧付与手
段、を具備したエンコーダである。
［実施例］
以下、図面を用いて本発明を説明する。
第１図は本発明にかかるエンコーダの一実施例
の構成図である。
の構成図である。
図で、１は一定ピツチでスリツト２が配列され
たスリツト列が形成されていてｂ−b′方向に回転
可能な符号板、３は発光手段例えばLED、４は
発光手段３の光を平行光にしてスリツト２に当て
るレンズ、５はスリツト２を通過した光を検出す
る受光手段である。受光手段５はスリツト２の１
ピツチ内に複数個配列されている。このような受
光手段としては、例えばフオトダイオードアレイ
（以下、PDAとする）が用いられる。図のフオト
ダイオードアレイ５は、８個のフオトダイオード
５1〜５8を配列したものである。フオトダイオー
ド５1〜５8は検出した光量に応じた電流信号を出
力する。
たスリツト列が形成されていてｂ−b′方向に回転
可能な符号板、３は発光手段例えばLED、４は
発光手段３の光を平行光にしてスリツト２に当て
るレンズ、５はスリツト２を通過した光を検出す
る受光手段である。受光手段５はスリツト２の１
ピツチ内に複数個配列されている。このような受
光手段としては、例えばフオトダイオードアレイ
（以下、PDAとする）が用いられる。図のフオト
ダイオードアレイ５は、８個のフオトダイオード
５1〜５8を配列したものである。フオトダイオー
ド５1〜５8は検出した光量に応じた電流信号を出
力する。
６はフオトダイオード５1〜５8の検出信号を走
査して符号板１の変位に応じた回転角度信号θsig
を出力する信号処理回路である。
査して符号板１の変位に応じた回転角度信号θsig
を出力する信号処理回路である。
信号処理回路６の具体的構成を第２図に示す。
図で、６１1〜６１8は電流／電圧変換回路であ
る。この回路は、反転入力端子と出力端子の間に
抵抗Ｒが接続された演算増幅器A1〜A8を用いた
もので、フオトダイオード５1〜５8の出力電流信
号を電圧信号に変換する。演算増幅器A1〜A8の
基準電圧には駆動電圧Vccの分圧Vs1を用いてい
る。
る。この回路は、反転入力端子と出力端子の間に
抵抗Ｒが接続された演算増幅器A1〜A8を用いた
もので、フオトダイオード５1〜５8の出力電流信
号を電圧信号に変換する。演算増幅器A1〜A8の
基準電圧には駆動電圧Vccの分圧Vs1を用いてい
る。
６２1〜６２8は演算増幅器A1〜A8の出力端に
接続されたアナログスイツチである。
接続されたアナログスイツチである。
６３はスイツチ６２1〜６２8に開閉信号を与え
るとともに、この開閉信号を順次シフトしていく
シフトレジスタである。シフトレジスタ６３はク
ロツク信号CLKにより与えられるタイミングで
シフトを行う。
るとともに、この開閉信号を順次シフトしていく
シフトレジスタである。シフトレジスタ６３はク
ロツク信号CLKにより与えられるタイミングで
シフトを行う。
６４はスイツチ６２1〜６２8を閉じて取り出し
た電圧信号を加算して回転角度信号θsigを生成す
る加算回路である。この回路には、反転入力端子
には抵抗R1が接続され出力端子と反転入力端子
の間に抵抗R2が接続されたサミングアンプＵが
用いられている。サミングアンプＵの基準電圧
Vs2は駆動電圧Vccを抵抗で分圧したもので基準電
圧Vs2とは異なるものである。また、抵抗R1の他
端はスイツチ６２に接続されている。
た電圧信号を加算して回転角度信号θsigを生成す
る加算回路である。この回路には、反転入力端子
には抵抗R1が接続され出力端子と反転入力端子
の間に抵抗R2が接続されたサミングアンプＵが
用いられている。サミングアンプＵの基準電圧
Vs2は駆動電圧Vccを抵抗で分圧したもので基準電
圧Vs2とは異なるものである。また、抵抗R1の他
端はスイツチ６２に接続されている。
ここで、請求範囲にいう、走査手段はシフトレ
ジスタ６３であり、基準電圧付与手段は一端に駆
動電圧Vccが接続され他端はコモンに接続され直
列接続された抵抗R3〜R5である。
ジスタ６３であり、基準電圧付与手段は一端に駆
動電圧Vccが接続され他端はコモンに接続され直
列接続された抵抗R3〜R5である。
次に、このようなエンコーダの動作を説明す
る。
る。
各フオトダイオード５1〜５8の出力電流は検出
光量に応じて０からｉまで変化する。シフトレジ
スタ６３は８個のスイツチ６２1〜６２8のうち４
個を同時にオンにし、CLK信号に従つてオンす
るスイツチをシフトしていく。
光量に応じて０からｉまで変化する。シフトレジ
スタ６３は８個のスイツチ６２1〜６２8のうち４
個を同時にオンにし、CLK信号に従つてオンす
るスイツチをシフトしていく。
ここで、従来の信号処理回路のようにアンプＡ
（アンプA1からA8まで）とＵの基準電圧が共通に
したもの（以下、単一基準電圧という）では、第
２図の回路でVs1＝Vs2になつたものに相当する
ため、回転角度信号θsigの最大値と最小値は次の
ようになる。
（アンプA1からA8まで）とＵの基準電圧が共通に
したもの（以下、単一基準電圧という）では、第
２図の回路でVs1＝Vs2になつたものに相当する
ため、回転角度信号θsigの最大値と最小値は次の
ようになる。
θsig（max）
＝Vs1＋（iR／R1）×４×R2
＝Vs1＋4iR×（R2／R1） (1)
θsig（min）＝Vs1 (2)
Ｒ、R1、R2：抵抗Ｒ、R1、R2の抵抗値
となり、信号処理回路６の出力電圧はVs1〜（ア
ンプＵの最大出力電圧）までに制限され、十分な
ダイナミツクレンジが得られない。
ンプＵの最大出力電圧）までに制限され、十分な
ダイナミツクレンジが得られない。
一方、第２図の回路のように、基準電圧Vs1と
Vs2を異なつたものにすると、回転角度信号θsigの
最大値と最小値は次のようになる。
Vs2を異なつたものにすると、回転角度信号θsigの
最大値と最小値は次のようになる。
θsig（max）
＝Vs2＋４×（Vs2−Vs1＋iR）×（R2／R1）(3)
θsig（min）
＝Vs2＋４×（Vs2−Vs1）×（R2／R1） (4)
(3)、(4)式のR1、R2、Vs1、Vs2の値を適当に選
ぶことにより、信号処理回路６の出力電圧をアン
プＵの出力電圧範囲一杯まで拡大できる。拡大例
を第３図に示す。
ぶことにより、信号処理回路６の出力電圧をアン
プＵの出力電圧範囲一杯まで拡大できる。拡大例
を第３図に示す。
第３図は、a1とa2はアンプＡとＵの出力電圧範
囲である。
囲である。
ａ図はVs1＝8V、Vs2＝5Vにした場合の出力電
圧範囲、ｂ図はVs1＝5V、Vs2＝4Vにした場合の
出力電圧範囲を示した図である。
圧範囲、ｂ図はVs1＝5V、Vs2＝4Vにした場合の
出力電圧範囲を示した図である。
ｂ図のように適切な基準電圧の値を選ぶことに
より、5V以下の基準電圧で6Vのダイナミツクレ
ンジが得られる。
より、5V以下の基準電圧で6Vのダイナミツクレ
ンジが得られる。
第４図は本発明にかかるエンコーダの他の実施
例の要部構成図である。
例の要部構成図である。
この実施例は、２個の基準電圧を設けることな
くアンプＡとＵの基準電圧をレベルシフトするも
のである。
くアンプＡとＵの基準電圧をレベルシフトするも
のである。
図で、アンプＵの反転入力端子には電流源Ｉの
電流が流入し、非反転入力端子は基準電圧Vs1に
接続されている。この回路では、回転角度信号
を、 θsig（min）＝Vs1−IR2 Ｉ：電流源Ｉの電流 まで下げることができ、R1、R2の値を適当に選
ぶことにより信号処理回路６のダイナミツクレン
ジをアンプＵの出力電圧範囲一杯まで拡大でき
る。
電流が流入し、非反転入力端子は基準電圧Vs1に
接続されている。この回路では、回転角度信号
を、 θsig（min）＝Vs1−IR2 Ｉ：電流源Ｉの電流 まで下げることができ、R1、R2の値を適当に選
ぶことにより信号処理回路６のダイナミツクレン
ジをアンプＵの出力電圧範囲一杯まで拡大でき
る。
なお、スリツト２の１ピツチ内に設けられるフ
オトダイオードの個数は８個以外であつてもよ
い。
オトダイオードの個数は８個以外であつてもよ
い。
また、同時に閉じられるスイツチの数は４個以
外であつてもよい。
外であつてもよい。
また、符号板１は回転変位するものに限らず直
線変位するものであつてもよい。
線変位するものであつてもよい。
［効果］
本発明によれば、信号処理回路６は内部にアン
プＡとＵの基準電圧をレベルシフトする手段を備
えているため、低い電源電圧で大きな振幅の回転
角度信号θsigが得られる。従つて、従来の単一基
準電圧回路と比較しても、同じ電源電圧でも、高
いＳ／Ｎの出力信号を取り出すことができる。ま
た、本発明によれば、同一振幅の信号を得るのに
低い電源電圧で済むため、駆動電圧Vccの単一化
と信号処理回路のIC化が容易になる。本発明に
かかる信号処理回路をモノリシツクIC化した場
合、例えば、従来の±15Vの電源電圧の単一基準
電圧回路で得られた出力信号と同一の振幅を、
10Vの電源電圧で得ることができる。
プＡとＵの基準電圧をレベルシフトする手段を備
えているため、低い電源電圧で大きな振幅の回転
角度信号θsigが得られる。従つて、従来の単一基
準電圧回路と比較しても、同じ電源電圧でも、高
いＳ／Ｎの出力信号を取り出すことができる。ま
た、本発明によれば、同一振幅の信号を得るのに
低い電源電圧で済むため、駆動電圧Vccの単一化
と信号処理回路のIC化が容易になる。本発明に
かかる信号処理回路をモノリシツクIC化した場
合、例えば、従来の±15Vの電源電圧の単一基準
電圧回路で得られた出力信号と同一の振幅を、
10Vの電源電圧で得ることができる。
第１図は本発明にかかるエンコーダの一実施例
の構成図、第２図は第１図の要部構成図、第３図
は第１図のエンコーダの動作説明図、第４図は本
発明にかかるエンコーダの他の実施例の要部構成
図である。 １……符号板、２……スリツト、３……発光手
段、５……受光手段、６……信号処理回路、６１
１〜６１8……電流／電圧変換回路、６２，６２1
〜６２8……スイツチ、６３……シフトレジスタ、
６４……加算回路、Ｒ，R1〜R5……抵抗、Ａ，
A1〜A8，Ｕ……演算増幅器。
の構成図、第２図は第１図の要部構成図、第３図
は第１図のエンコーダの動作説明図、第４図は本
発明にかかるエンコーダの他の実施例の要部構成
図である。 １……符号板、２……スリツト、３……発光手
段、５……受光手段、６……信号処理回路、６１
１〜６１8……電流／電圧変換回路、６２，６２1
〜６２8……スイツチ、６３……シフトレジスタ、
６４……加算回路、Ｒ，R1〜R5……抵抗、Ａ，
A1〜A8，Ｕ……演算増幅器。
Claims (1)
- 【特許請求の範囲】 １ 一定ピツチでスリツトを配列したスリツト列
が形成されていて変位可能な符号板と、 前記スリツトに光を当てる発光手段と、 スリツトの１ピツチ内に複数個配列されてい
て、スリツトを通過した発光手段の光を検出し、
検出光量に応じた電流信号を出力する受光手段
と、 受光手段毎に設けられていて、演算増幅器によ
り受光手段が出力する電流信号を電圧信号に変換
する電流／電圧変換回路と、 各電流／電圧変換回路の出力端に設けられたス
イツチと、 前記受光手段の配列順に従つて、連続配置され
た複数個の受光手段のスイツチ毎に閉じていき、
受光手段の検出信号を走査する走査手段と、 演算増幅器により、走査された検出信号の和を
とつて前記符号板の変位に応じた信号を出力する
加算回路、 前記電流／電圧変換回路と加算回路の演算増幅
器に異なつた基準電圧を与える基準電圧付与手
段、を具備したエンコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24961687A JPH0192613A (ja) | 1987-10-02 | 1987-10-02 | エンコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24961687A JPH0192613A (ja) | 1987-10-02 | 1987-10-02 | エンコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0192613A JPH0192613A (ja) | 1989-04-11 |
| JPH0445092B2 true JPH0445092B2 (ja) | 1992-07-23 |
Family
ID=17195676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24961687A Granted JPH0192613A (ja) | 1987-10-02 | 1987-10-02 | エンコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0192613A (ja) |
-
1987
- 1987-10-02 JP JP24961687A patent/JPH0192613A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0192613A (ja) | 1989-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6355927B1 (en) | Interpolation methods and circuits for increasing the resolution of optical encoders | |
| KR920003447B1 (ko) | 슈미트트리거회로 | |
| US4533903A (en) | Analog-to-digital converter | |
| US5821745A (en) | Sensor signal processor having accurate digitizing capabilities | |
| EP0464870A2 (en) | Absolute encoder of the multirotation type | |
| SU1262531A1 (ru) | Многоканальный амплитудный селектор | |
| AU680744B2 (en) | Resolution multiplying circuit | |
| US6417503B1 (en) | Optical sensor circuit with output changing means | |
| ATE156952T1 (de) | Nichtlinearer analog-/digitalwandler | |
| JP4002581B2 (ja) | 光電式エンコーダおよび電子機器 | |
| CN101339054A (zh) | 光学式编码器以及电子设备 | |
| JPH0445092B2 (ja) | ||
| US6822219B1 (en) | Timing device | |
| US7087888B2 (en) | Electrical division circuit for an optical encoder | |
| US7247834B2 (en) | Photoelectric sensor for detecting presence/absence of object | |
| CN100462688C (zh) | 光电式编码器及电子设备 | |
| EP0792023A3 (en) | High speed and high accuracy A/D converter | |
| US5896050A (en) | Signal generating circuit and peak detection circuit | |
| US7298403B2 (en) | Image reading device | |
| JP2006234697A (ja) | 位置検出装置 | |
| KR100342554B1 (ko) | 절대값 센서와 리미트 센서의 혼합 센서 | |
| ATE257945T1 (de) | Elektrischer geber mit einem sensorelement zur erfassung einer bewegung | |
| JPS63145915A (ja) | 入力信号変換装置 | |
| SU1174917A1 (ru) | Устройство дл ввода информации | |
| RU2093956C1 (ru) | Аналого-цифровой преобразователь с кодовой отрицательной обратной связью |