JPH0445299Y2 - - Google Patents
Info
- Publication number
- JPH0445299Y2 JPH0445299Y2 JP1985005343U JP534385U JPH0445299Y2 JP H0445299 Y2 JPH0445299 Y2 JP H0445299Y2 JP 1985005343 U JP1985005343 U JP 1985005343U JP 534385 U JP534385 U JP 534385U JP H0445299 Y2 JPH0445299 Y2 JP H0445299Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- output
- waveform shaping
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
[考案の技術分野]
この考案は正弦波信号をパルス信号に整形する
波形整形回路に関する。
波形整形回路に関する。
[考案の技術的背景とその問題点]
従来より波形整形回路には、第3図に示すよう
に構成されるものがある。すなわち、この波形整
形回路では、入力端子11に供給されたアナログ
入力信号Sinが入力振幅制限素子(ダイオード)
CR1及びCR2のコンタクトポテンシヤルを越え
ない場合、または出力信号Soutが帰還振幅制限
素子(ダイオード)CR3,CR4のコンタクトポ
テンシヤルを越えない場合には、振幅制限を受け
ずに増幅器A1(利得=R2/R1)で増幅され
て出力端子12から出力される。一方、上記入力
信号Sinまたは出力信号Soutがそれぞれの振幅制
限素子CR1〜CR4のコンタクトポテンシヤルを
越えると、対応する振幅制限素子が通電状態とな
つてコンタクトポテンシヤルレベルで振幅制限を
与えるようになる。例えば第4図a中点線で示す
入力信号Sinは入力振幅制限素子CR1,CR2に
より図中実線で示すように振幅制限される。ま
た、同図b中点線で示すように出力されるべき出
力信号Soutは帰還振幅制限素子CR3,CR4によ
り図中実線で示すように振幅制限される。
に構成されるものがある。すなわち、この波形整
形回路では、入力端子11に供給されたアナログ
入力信号Sinが入力振幅制限素子(ダイオード)
CR1及びCR2のコンタクトポテンシヤルを越え
ない場合、または出力信号Soutが帰還振幅制限
素子(ダイオード)CR3,CR4のコンタクトポ
テンシヤルを越えない場合には、振幅制限を受け
ずに増幅器A1(利得=R2/R1)で増幅され
て出力端子12から出力される。一方、上記入力
信号Sinまたは出力信号Soutがそれぞれの振幅制
限素子CR1〜CR4のコンタクトポテンシヤルを
越えると、対応する振幅制限素子が通電状態とな
つてコンタクトポテンシヤルレベルで振幅制限を
与えるようになる。例えば第4図a中点線で示す
入力信号Sinは入力振幅制限素子CR1,CR2に
より図中実線で示すように振幅制限される。ま
た、同図b中点線で示すように出力されるべき出
力信号Soutは帰還振幅制限素子CR3,CR4によ
り図中実線で示すように振幅制限される。
ここで、入力信号Sinのダイナミツクレンジが
広い場合について考えてみると、上記波形整形回
路は第5図aに示す大小2つの入力信号S1及び
S2に対して同図b,cに示すような出力信号S
1′及びS2′を得るものであるが、入力信号の振
幅変化により出力信号のパルス幅が変化してしま
うと共に、振幅制御素子のコンタクトポテンシヤ
ルの相違により上下アンバランスが出てデユーテ
イ50%の出力が得られない。さらに、入力レベル
変化に対する出力振幅変動は、第6図に示すよう
に出力振幅を完全には一定にすることができな
い。また、入力レベルが極端に大きいような場合
には振幅抑圧効果が失われてしまうので、特に入
力信号のダイナミツクレンジが広い場合には第3
図に示した波形整形回路を多段接続する必要があ
る。
広い場合について考えてみると、上記波形整形回
路は第5図aに示す大小2つの入力信号S1及び
S2に対して同図b,cに示すような出力信号S
1′及びS2′を得るものであるが、入力信号の振
幅変化により出力信号のパルス幅が変化してしま
うと共に、振幅制御素子のコンタクトポテンシヤ
ルの相違により上下アンバランスが出てデユーテ
イ50%の出力が得られない。さらに、入力レベル
変化に対する出力振幅変動は、第6図に示すよう
に出力振幅を完全には一定にすることができな
い。また、入力レベルが極端に大きいような場合
には振幅抑圧効果が失われてしまうので、特に入
力信号のダイナミツクレンジが広い場合には第3
図に示した波形整形回路を多段接続する必要があ
る。
したがつて、上記のような従来の波形整形回路
は入力レベル変化に対して出力信号のデユーテイ
が変化し、さらに完全に出力振幅を一定にするこ
とができない欠点があつた。また、扱う入力信号
のダイナミツクレンジが相当に広い場合には、波
形整形回路を多段接続する必要からハードウエア
の規模が増大する欠点もあつた。
は入力レベル変化に対して出力信号のデユーテイ
が変化し、さらに完全に出力振幅を一定にするこ
とができない欠点があつた。また、扱う入力信号
のダイナミツクレンジが相当に広い場合には、波
形整形回路を多段接続する必要からハードウエア
の規模が増大する欠点もあつた。
[考案の目的]
この考案は上記のような問題を改善するために
なされたもので、出力振幅が一定でデユーテイ50
%の出力信号が得られる波形整形回路を提供する
ことを目的とする。
なされたもので、出力振幅が一定でデユーテイ50
%の出力信号が得られる波形整形回路を提供する
ことを目的とする。
[考案の概要]
すなわち、この考案による波形整形回路は、パ
ルス形成器により正弦波信号レベルの絶対値が所
定値以上になつたときトリガパルスを発生し、こ
のパルス列信号をパルス変換器によりトリガパル
スの1つおきに反転するパルス信号に変換し、こ
の変換されたパルス列信号をレベル制御器により
所定の電圧まで増幅または減衰するようにしたこ
とを特徴とするものである。
ルス形成器により正弦波信号レベルの絶対値が所
定値以上になつたときトリガパルスを発生し、こ
のパルス列信号をパルス変換器によりトリガパル
スの1つおきに反転するパルス信号に変換し、こ
の変換されたパルス列信号をレベル制御器により
所定の電圧まで増幅または減衰するようにしたこ
とを特徴とするものである。
[考案の実施例]
以下、第1図及び第2図を参照してこの考案の
一実施例を詳細に説明する。
一実施例を詳細に説明する。
第1図はその構成を示すもので、アナログ入力
信号Sinは入力端子21を介してパルス形成器2
2に供給される。このパルス形成器22は微分回
路、電圧比較器等によつて構成され、入力信号を
その周波数に応じたパルス列信号に変換するもの
である。このパルス形成器22の出力はパルス変
換器23に供給される。このパルス変換器23は
フリツプフロツプ、カウンタ等で構成され、入力
パルス列信号をデジタル的に波形整形してデユー
テイ50%のパルス列信号に変換するものである。
このデユーテイ整形器23の出力はレベル制御器
24に供給される。このレベル制御器24は増幅
器または減衰器等で構成され、入力パルス列信号
を所定の振幅レベルに増減して出力端子25から
出力するものである。
信号Sinは入力端子21を介してパルス形成器2
2に供給される。このパルス形成器22は微分回
路、電圧比較器等によつて構成され、入力信号を
その周波数に応じたパルス列信号に変換するもの
である。このパルス形成器22の出力はパルス変
換器23に供給される。このパルス変換器23は
フリツプフロツプ、カウンタ等で構成され、入力
パルス列信号をデジタル的に波形整形してデユー
テイ50%のパルス列信号に変換するものである。
このデユーテイ整形器23の出力はレベル制御器
24に供給される。このレベル制御器24は増幅
器または減衰器等で構成され、入力パルス列信号
を所定の振幅レベルに増減して出力端子25から
出力するものである。
すなわちこの波形整形回路は、第2図a示すよ
うな歪のない正弦波信号Sinを入力すると、まず
パルス形成器22によつて入力信号Sinの絶対値
が所定レベルV0以上に達したときトリガパルス
を発生させ、同図bに示すようなパルス列信号S
22を形成する。そして、このパルス列信号S2
2をパルス変換器23に供給して同図cに示すよ
うにトリガパルスの1つおきに反転するパルス列
信号S23に変換する。このパルス列信号S23
は50%デユーテイとなる。さらに、このパルス列
信号S23をレベル制御器24に供給し、同図d
またはeに示すように所定レベル±V1または±
V2まで増幅または減衰させ、これによつて振幅
制限出力を得るものである。
うな歪のない正弦波信号Sinを入力すると、まず
パルス形成器22によつて入力信号Sinの絶対値
が所定レベルV0以上に達したときトリガパルス
を発生させ、同図bに示すようなパルス列信号S
22を形成する。そして、このパルス列信号S2
2をパルス変換器23に供給して同図cに示すよ
うにトリガパルスの1つおきに反転するパルス列
信号S23に変換する。このパルス列信号S23
は50%デユーテイとなる。さらに、このパルス列
信号S23をレベル制御器24に供給し、同図d
またはeに示すように所定レベル±V1または±
V2まで増幅または減衰させ、これによつて振幅
制限出力を得るものである。
したがつて、上記のように構成した波形整形回
路は正弦波信号をその周波数に応じたパルス列信
号に変換し、このパルス列信号のデジタル的処理
を行なうことによつて、入力信号の振幅変化やダ
イナミツクレンジの相違に影響されずに、デユー
テイ50%で出力振幅を安全に抑圧することができ
る。
路は正弦波信号をその周波数に応じたパルス列信
号に変換し、このパルス列信号のデジタル的処理
を行なうことによつて、入力信号の振幅変化やダ
イナミツクレンジの相違に影響されずに、デユー
テイ50%で出力振幅を安全に抑圧することができ
る。
[考案の効果]
以上のようにこの考案によれば、出力振幅が一
定でデユーテイ50%の出力信号が得られる波形整
形回路を提供することができる。
定でデユーテイ50%の出力信号が得られる波形整
形回路を提供することができる。
第1図はこの考案に係る波形整形回路の一実施
例を示すブロツク回路構成図、第2図は同実施例
の動作を説明するための各部出力波形図、第3図
は従来の波形整形回路の構成を示すブロツク回路
図、第4図及び第5図はそれぞれ従来の波形整形
回路の動作を説明するための出力波形図、第6図
は従来の波形整形回路の入出力特性を示す特性図
である。 21……入力端子、22……パルス形成器、2
3……パルス変換器、24……レベル制御器、2
5……出力端子。
例を示すブロツク回路構成図、第2図は同実施例
の動作を説明するための各部出力波形図、第3図
は従来の波形整形回路の構成を示すブロツク回路
図、第4図及び第5図はそれぞれ従来の波形整形
回路の動作を説明するための出力波形図、第6図
は従来の波形整形回路の入出力特性を示す特性図
である。 21……入力端子、22……パルス形成器、2
3……パルス変換器、24……レベル制御器、2
5……出力端子。
Claims (1)
- 歪のない正弦波信号レベルの絶対値が所定値以
上になつたときトリガパルスを発生するパルス形
成器と、このパルス形成器から出力されるパルス
列信号が供給されトリガパルスの1つおきに反転
するパルス信号を出力するパルス変換器と、この
パルス変換器から出力されるパルス列信号を所定
の電圧まで増幅または減衰するレベル制御器とを
具備したことを特徴とする波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985005343U JPH0445299Y2 (ja) | 1985-01-21 | 1985-01-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985005343U JPH0445299Y2 (ja) | 1985-01-21 | 1985-01-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61124124U JPS61124124U (ja) | 1986-08-05 |
| JPH0445299Y2 true JPH0445299Y2 (ja) | 1992-10-26 |
Family
ID=30481763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985005343U Expired JPH0445299Y2 (ja) | 1985-01-21 | 1985-01-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0445299Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5137859A (ja) * | 1974-09-27 | 1976-03-30 | Koike Sanso Kogyo Kk | Gasusetsudankako |
| JPS51146157A (en) * | 1975-06-11 | 1976-12-15 | Hitachi Ltd | Frequency step-multiplication circuit |
| JPS59154816A (ja) * | 1983-02-24 | 1984-09-03 | Oki Electric Ind Co Ltd | 出力クランプ回路 |
-
1985
- 1985-01-21 JP JP1985005343U patent/JPH0445299Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61124124U (ja) | 1986-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4015213A (en) | Pulse width modulated signal amplifier | |
| JPH0445299Y2 (ja) | ||
| JPS593617U (ja) | 振幅制限回路 | |
| GB643915A (en) | Improvements in or relating to electronic amplifiers having a constant or substantially constant gain | |
| JPS593611U (ja) | パルス幅変調増幅回路 | |
| JPH0535615Y2 (ja) | ||
| JPS6335311U (ja) | ||
| JPH0467811U (ja) | ||
| JPS61193512A (ja) | 一定振幅鋸歯状波発生回路 | |
| JPS6190311U (ja) | ||
| JPS60145722A (ja) | ピ−ク検出回路 | |
| JPH0243027U (ja) | ||
| JPS60148207A (ja) | クランプ回路付差動増幅回路 | |
| JPS57173215A (en) | Amplitude control circuit | |
| JPH03114080U (ja) | ||
| JPS6139769B2 (ja) | ||
| JPH01142277U (ja) | ||
| JPS6066122U (ja) | 発振回路 | |
| JPS62119016U (ja) | ||
| JPH0258840U (ja) | ||
| JPS6153798U (ja) | ||
| JPH0554629B2 (ja) | ||
| JPS62162767U (ja) | ||
| JPS5636233A (en) | Automatic frequency control alarm circuit | |
| JPS62155580U (ja) |