JPH0445523A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0445523A JPH0445523A JP15469990A JP15469990A JPH0445523A JP H0445523 A JPH0445523 A JP H0445523A JP 15469990 A JP15469990 A JP 15469990A JP 15469990 A JP15469990 A JP 15469990A JP H0445523 A JPH0445523 A JP H0445523A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- direct contact
- gate electrode
- polycrystalline silicon
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 15
- 229910052698 phosphorus Inorganic materials 0.000 claims description 12
- 239000011574 phosphorus Substances 0.000 claims description 12
- 238000002844 melting Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 9
- 238000000206 photolithography Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 29
- 230000015556 catabolic process Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の製造方法に関し、特にゲート電極
配線と拡散層とのコンタクト（以下、ダイレクト・コン
タクトという。）の形成方法に関する。
配線と拡散層とのコンタクト（以下、ダイレクト・コン
タクトという。）の形成方法に関する。
［従来の技術］
従来の半導体装置におけるダイレクト・コンタクトの形
成方法を第３図（ａ）〜（ｃ）に示す。第３図（ａ）に
示すように、Ｐ形シリコン基板１上にフィールド酸化膜
２によって素子分離を行い、その上にゲート酸化膜３を
形成した後にフォトリソグラフィーにより、ダイレクト
・コンタクト孔を開ける部分以外にフォトレジスト６を
残すようにする。次に第３図（ｂ）に示すようにダイレ
クト・コンタクトの部分の酸化膜３を除去した後に多結
晶シリコン層４を形成し、多結晶シリコン層４にリンを
拡散させる。このリン拡散の際にダイレクト・コンタク
トの部分には酸化膜３がないため、この部分にのみ基板
１中にリンが拡散し、Ｎ＋拡散層９を形成することがで
きる。次に第３図（ｃ）に示すようにゲート電極のパタ
ーニングをフォトリソグラフィーを用いて行った後にＳ
Ｄ影形成ためのイオン注入を行い、Ｎ１拡散層１１を形
成する。以上の工程により、ゲート電極配線９と拡散層
１１との間で直接電気的接続を得ることが可能になる。
成方法を第３図（ａ）〜（ｃ）に示す。第３図（ａ）に
示すように、Ｐ形シリコン基板１上にフィールド酸化膜
２によって素子分離を行い、その上にゲート酸化膜３を
形成した後にフォトリソグラフィーにより、ダイレクト
・コンタクト孔を開ける部分以外にフォトレジスト６を
残すようにする。次に第３図（ｂ）に示すようにダイレ
クト・コンタクトの部分の酸化膜３を除去した後に多結
晶シリコン層４を形成し、多結晶シリコン層４にリンを
拡散させる。このリン拡散の際にダイレクト・コンタク
トの部分には酸化膜３がないため、この部分にのみ基板
１中にリンが拡散し、Ｎ＋拡散層９を形成することがで
きる。次に第３図（ｃ）に示すようにゲート電極のパタ
ーニングをフォトリソグラフィーを用いて行った後にＳ
Ｄ影形成ためのイオン注入を行い、Ｎ１拡散層１１を形
成する。以上の工程により、ゲート電極配線９と拡散層
１１との間で直接電気的接続を得ることが可能になる。
１０は酸化膜である。
［発明が解決しようとする課題］
上述した従来のダイレクト・コンタクトの形成方法はゲ
ート酸化膜３上に直接フォトレジスト６を塗布するため
に、ゲート電極用の多結晶シリコン層を成長する前に洗
浄を行ってもゲート酸化膜とゲート電極の間に不純物が
残りやすくなり、ＬＳＩの高速化、集積化に伴ってゲー
ト酸化膜が２００Å以下と薄くなってくると、ゲート酸
化膜とゲート電極との間の不純物の影響によってゲート
耐圧が悪くなり、さらにゲート酸化膜の長期信頼性が落
ちてくるという問題が生じてくる。
ート酸化膜３上に直接フォトレジスト６を塗布するため
に、ゲート電極用の多結晶シリコン層を成長する前に洗
浄を行ってもゲート酸化膜とゲート電極の間に不純物が
残りやすくなり、ＬＳＩの高速化、集積化に伴ってゲー
ト酸化膜が２００Å以下と薄くなってくると、ゲート酸
化膜とゲート電極との間の不純物の影響によってゲート
耐圧が悪くなり、さらにゲート酸化膜の長期信頼性が落
ちてくるという問題が生じてくる。
本発明の目的は、ゲート酸化膜に直接フォトレジストを
塗布せずにダイレクト・コンタクトを形成することによ
り、従来の問題を解決した半導体装置の製造方法を提供
することにある。
塗布せずにダイレクト・コンタクトを形成することによ
り、従来の問題を解決した半導体装置の製造方法を提供
することにある。
［課題を解決するための手段］
前記目的を達成するため、本発明に係る半導体装置の製
造方法においては、酸化膜形成工程と、酸化膜除去工程
と、成長工程と、リン拡散工程と、パターニング工程と
、拡散層形成工程とを有し、半導体装置のゲー ト電極
配線と拡散層との直接コンタクト構造を形成する半導体
装置の製造方法であって、 酸化膜形成工程は、基板上に素子分離を行−った後に該
基板上にゲート酸化膜を形成し、かつ該ゲート酸化膜上
に多結晶シリコン層を形成した後に該多結晶シリコン層
上にＣＶＤ酸化膜を形成するものであり、 酸化膜除去工程は、フォトリソグラフィーにより、ゲー
ト電極配線と拡散層との直接コンタクト構造を形成する
部分の前記ＣＶＤ酸化膜及び多結晶シリコン層並びにゲ
ート酸化膜を除去するものであり、 成長工程は、前記ゲート電極配線と拡散層との直接コン
タクト構造を形成する部分に開口された孔内に、高融点
金属又はシリサイドを選択的に成長させるものであり、 リン拡散工程は、前記ＣＶＤ酸化膜を除去した後にリン
拡散を行うものであり、 パターニング工程は、ゲート電極のパターニングを行う
ものであり、 拡散層形成工程は、イオン注入によりゲート電極にセル
ファラインに拡散層形成を行うものである。
造方法においては、酸化膜形成工程と、酸化膜除去工程
と、成長工程と、リン拡散工程と、パターニング工程と
、拡散層形成工程とを有し、半導体装置のゲー ト電極
配線と拡散層との直接コンタクト構造を形成する半導体
装置の製造方法であって、 酸化膜形成工程は、基板上に素子分離を行−った後に該
基板上にゲート酸化膜を形成し、かつ該ゲート酸化膜上
に多結晶シリコン層を形成した後に該多結晶シリコン層
上にＣＶＤ酸化膜を形成するものであり、 酸化膜除去工程は、フォトリソグラフィーにより、ゲー
ト電極配線と拡散層との直接コンタクト構造を形成する
部分の前記ＣＶＤ酸化膜及び多結晶シリコン層並びにゲ
ート酸化膜を除去するものであり、 成長工程は、前記ゲート電極配線と拡散層との直接コン
タクト構造を形成する部分に開口された孔内に、高融点
金属又はシリサイドを選択的に成長させるものであり、 リン拡散工程は、前記ＣＶＤ酸化膜を除去した後にリン
拡散を行うものであり、 パターニング工程は、ゲート電極のパターニングを行う
ものであり、 拡散層形成工程は、イオン注入によりゲート電極にセル
ファラインに拡散層形成を行うものである。
また、本発明においては、前記リン拡散後に高融点金属
シリサイドを形成することにより、ゲート電極を高融点
金属シリサイドと多結晶シリコン層との２層構造配線と
する工程を含むものである。
シリサイドを形成することにより、ゲート電極を高融点
金属シリサイドと多結晶シリコン層との２層構造配線と
する工程を含むものである。
［作用］
本発明によれば、ゲート酸化膜に直接フォトレジストを
塗布せずにダイレクト・コンタクトを形成する。このた
め、２００Å以下の薄いゲート酸化膜を使用するような
高速あるいは高集積化が要求されるようなデバイスにお
いて、ゲート耐圧が高く、また長期信頼性の高いゲート
酸化膜が得られる。
塗布せずにダイレクト・コンタクトを形成する。このた
め、２００Å以下の薄いゲート酸化膜を使用するような
高速あるいは高集積化が要求されるようなデバイスにお
いて、ゲート耐圧が高く、また長期信頼性の高いゲート
酸化膜が得られる。
また、ダイレクト・コンタクト部分に高融点金属又はそ
のシリサイドを形成することにより、安定して低いコン
タクト抵抗を得るものである。
のシリサイドを形成することにより、安定して低いコン
タクト抵抗を得るものである。
［実施例］
次に本発明の実施例について図面を参照して説明する。
（実施例１）
第１図（ａ）〜（ロ）は本発明の実施例１を工程順に示
す断面図である。
す断面図である。
第１図（ａ）に示すように、まず、Ｐ形シリコン基板ｌ
にフィールド酸化膜２を形成して素子分離を行った後に
ゲート酸化膜３を形成し、さらに多結晶シリコン層４を
形成し、その上にＣＶＤ酸化膜５を形成する。その後フ
ォトリソグラフィーによりダイレクト・コンタクトの部
分以外にフォト１ノジスト６を残すようにパターニング
を行う。
にフィールド酸化膜２を形成して素子分離を行った後に
ゲート酸化膜３を形成し、さらに多結晶シリコン層４を
形成し、その上にＣＶＤ酸化膜５を形成する。その後フ
ォトリソグラフィーによりダイレクト・コンタクトの部
分以外にフォト１ノジスト６を残すようにパターニング
を行う。
次に第１図（ｂ）に示すように、フォトレジスト６をマ
スクとして、ＣＶＤ酸化膜５．多結晶シリコン層４．ゲ
ート酸化膜３をエツチングし、ダイレクト・コンタクト
孔７を開孔する。
スクとして、ＣＶＤ酸化膜５．多結晶シリコン層４．ゲ
ート酸化膜３をエツチングし、ダイレクト・コンタクト
孔７を開孔する。
次に第１図（ｃ）に示すように高融点金属又はそのシリ
サイド８例えばＷ、 ＷＳｉ、 Ｍｏ、 ＭｏＳｉ、
Ｔｉ、 ＴｉＳｉを選択的に成長させて、ダイレクト・
コンタクト孔７を埋め込む。ダイレクト・コンタクト孔
７以外の部分はＣＶＤ酸化膜５によって覆われているの
で、高融点金属又はそのシリサイドは成長しない。
サイド８例えばＷ、 ＷＳｉ、 Ｍｏ、 ＭｏＳｉ、
Ｔｉ、 ＴｉＳｉを選択的に成長させて、ダイレクト・
コンタクト孔７を埋め込む。ダイレクト・コンタクト孔
７以外の部分はＣＶＤ酸化膜５によって覆われているの
で、高融点金属又はそのシリサイドは成長しない。
次に第１図（ｄ）に示すようにＣＶＤ酸化膜５を除去し
た後にリン拡散を行い、多結晶シリコン層４の層抵抗を
下げるとともにダイレクト・コンタクトの部分の基板上
にＮ“拡散層９を形成する。
た後にリン拡散を行い、多結晶シリコン層４の層抵抗を
下げるとともにダイレクト・コンタクトの部分の基板上
にＮ“拡散層９を形成する。
次に第１図（ｅ）に示すようにゲート電極のパターニン
グを行う。
グを行う。
次に第１図（０に示すように基板表面にむき出しになっ
ているゲート酸化膜３を除去した後に、熱酸化により薄
い酸化膜１０を形成し、イオン注入によりＮ＋拡散層１
１を形成する。
ているゲート酸化膜３を除去した後に、熱酸化により薄
い酸化膜１０を形成し、イオン注入によりＮ＋拡散層１
１を形成する。
次に第１図（２）に示すように層間絶縁膜１２を形成し
、コンタクト孔１３を開孔した後に、アルミ配線１４を
形成し、アルミ配線のパターニングを行う。
、コンタクト孔１３を開孔した後に、アルミ配線１４を
形成し、アルミ配線のパターニングを行う。
以上の工程により、ゲート酸化膜３に直接フォトレジス
トを塗布することなく、ダイレクト・コンタクトを形成
することができる。
トを塗布することなく、ダイレクト・コンタクトを形成
することができる。
（実施例２）
第２図は本発明の実施例２を示す断面図である。
本実施例では゛ゲート電極として高融点金属シリサイド
１５．多結晶シリコン層４の２層構造電極を用いている
。
１５．多結晶シリコン層４の２層構造電極を用いている
。
［発明の効果］
以上説明したように本発明はゲート酸化膜に直接フォト
レジストを塗布せずにダイレクト・コンタクトが形成で
きるので、２００Å以下の薄いゲート酸化膜を使用する
ような高速あるいは高集積化が要求されるようなデバイ
スにおいて、ゲート耐圧が高く、また長期信頼性の高い
ゲート酸化膜を得ることができる。また、ダイレクト・
コンタクト部分に高融点金属又はそのシリサイドを形成
しているので、安定して低いコンタクト抵抗が得られる
という効果がある。
レジストを塗布せずにダイレクト・コンタクトが形成で
きるので、２００Å以下の薄いゲート酸化膜を使用する
ような高速あるいは高集積化が要求されるようなデバイ
スにおいて、ゲート耐圧が高く、また長期信頼性の高い
ゲート酸化膜を得ることができる。また、ダイレクト・
コンタクト部分に高融点金属又はそのシリサイドを形成
しているので、安定して低いコンタクト抵抗が得られる
という効果がある。
第１図（ａ）〜（２）は本発明の実施例１を工程順に示
す断面図、第２図は本発明の実施例２を示す断面図、第
３図（ａ）〜（ｃ）は従来例を工程順に示す断面図であ
る。 １・・・Ｐ形シリコン基板 ２・・・フィールド酸化
膜３・・・ゲート酸化膜 ４・・・多結晶シリコ
ン層５・・・ＣＶＤ酸化膜 ６・・・フォト
レジスト７・・・ダイレクト・コンタクト孔
す断面図、第２図は本発明の実施例２を示す断面図、第
３図（ａ）〜（ｃ）は従来例を工程順に示す断面図であ
る。 １・・・Ｐ形シリコン基板 ２・・・フィールド酸化
膜３・・・ゲート酸化膜 ４・・・多結晶シリコ
ン層５・・・ＣＶＤ酸化膜 ６・・・フォト
レジスト７・・・ダイレクト・コンタクト孔
Claims (2)
- （１）酸化膜形成工程と、酸化膜除去工程と、成長工程
と、リン拡散工程と、パターニング工程と、拡散層形成
工程とを有し、半導体装置のゲート電極配線と拡散層と
の直接コンタクト構造を形成する半導体装置の製造方法
であって、 酸化膜形成工程は、基板上に素子分離を行った後に該基
板上にゲート酸化膜を形成し、かつ該ゲート酸化膜上に
多結晶シリコン層を形成した後に該多結晶シリコン層上
にＣＶＤ酸化膜を形成するものであり、 酸化膜除去工程は、フォトリソグラフィーにより、ゲー
ト電極配線と拡散層との直接コンタクト構造を形成する
部分の前記ＣＶＤ酸化膜及び多結晶シリコン層並びにゲ
ート酸化膜を除去するものであり、 成長工程は、前記ゲート電極配線と拡散層との直接コン
タクト構造を形成する部分に開口された孔内に、高融点
金属又はシリサイドを選択的に成長させるものであり、 リン拡散工程は、前記ＣＶＤ酸化膜を除去した後にリン
拡散を行うものであり、 パターニング工程は、ゲート電極のパターニングを行う
ものであり、 拡散層形成工程は、イオン注入によりゲート電極にセル
フアラインに拡散層形成を行うものであることを特徴と
する半導体装置の製造方法。 - （２）前記リン拡散後に高融点金属シリサイドを形成す
ることにより、ゲート電極を高融点金属シリサイドと多
結晶シリコン層との２層構造配線とする工程を含むこと
を特徴とする請求項第（１）項記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15469990A JPH0445523A (ja) | 1990-06-13 | 1990-06-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15469990A JPH0445523A (ja) | 1990-06-13 | 1990-06-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0445523A true JPH0445523A (ja) | 1992-02-14 |
Family
ID=15590014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15469990A Pending JPH0445523A (ja) | 1990-06-13 | 1990-06-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0445523A (ja) |
-
1990
- 1990-06-13 JP JP15469990A patent/JPH0445523A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| JPH06163578A (ja) | 接続孔形成法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPH0445523A (ja) | 半導体装置の製造方法 | |
| JP2000307060A (ja) | 抵抗素子の製造方法 | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JP3036034B2 (ja) | 半導体装置の製造方法 | |
| JPS647509B2 (ja) | ||
| JPH0358485A (ja) | 縦型ｍｏｓｆｅｔ装置の製造方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6220711B2 (ja) | ||
| JPH03175676A (ja) | 半導体装置 | |
| KR910006092B1 (ko) | 리프트 오프공정을 이용한 반도체장치의 제조방법 | |
| KR960006339B1 (ko) | 반도체장치의 제조방법 | |
| JPH056345B2 (ja) | ||
| JPH04113655A (ja) | 半導体装置およびその製造方法 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPS59105366A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS6146057B2 (ja) | ||
| JPS63170922A (ja) | 配線方法 | |
| JPH0254659B2 (ja) | ||
| JPH0448644A (ja) | 半導体装置の製造方法 | |
| JPH04253340A (ja) | 半導体装置及びその製造方法 | |
| JPH0410620A (ja) | 半導体装置の製造方法 | |
| JPS6316643A (ja) | 半導体集積回路装置 |