JPH0446426A - 受信デジタル回線制御信号検出方式 - Google Patents
受信デジタル回線制御信号検出方式Info
- Publication number
- JPH0446426A JPH0446426A JP15576990A JP15576990A JPH0446426A JP H0446426 A JPH0446426 A JP H0446426A JP 15576990 A JP15576990 A JP 15576990A JP 15576990 A JP15576990 A JP 15576990A JP H0446426 A JPH0446426 A JP H0446426A
- Authority
- JP
- Japan
- Prior art keywords
- line control
- digital line
- control signal
- received
- received digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデジタル電子交換機のデジタル回線制御装置の
受信デジタル回線制御信号検呂方式に関する。
受信デジタル回線制御信号検呂方式に関する。
従来、この種の受信デジタル回線制御信号検出方式は、
受信しているデジタル回線制御信号パターンと、交換機
の中央処理装置側が期待している制御信号パターンとを
デジタル回線制御装置が内蔵しているプログラム制御に
よって常時周期的に比較監視を行い、期待したデジタル
回線制御信号パターンを検出すると中央処理装置に報告
をしていた。
受信しているデジタル回線制御信号パターンと、交換機
の中央処理装置側が期待している制御信号パターンとを
デジタル回線制御装置が内蔵しているプログラム制御に
よって常時周期的に比較監視を行い、期待したデジタル
回線制御信号パターンを検出すると中央処理装置に報告
をしていた。
上述した従来の方式においては、デジタル回線制御装置
が内蔵しているプログラム制御によってデジタル回線上
に多重化された各チャネルごとの受信デジタル回線制御
信号パターンを読み出し、交換機の中央処理装置が期待
している受信デジタル回線制御信号パターンと常時周期
的に比較を行なっているために、比較をする必要のない
チャネルの受信デジタル回線制御信号パターンまで常時
プログラム制御によって比較を行なうというむだな処理
を行なっており、受信デジタル回線制御信号検出に要す
る処理が、多重化されるチャンネルが多くなるほど負荷
がかかり、検出時間が遅くなると言う欠点がある。
が内蔵しているプログラム制御によってデジタル回線上
に多重化された各チャネルごとの受信デジタル回線制御
信号パターンを読み出し、交換機の中央処理装置が期待
している受信デジタル回線制御信号パターンと常時周期
的に比較を行なっているために、比較をする必要のない
チャネルの受信デジタル回線制御信号パターンまで常時
プログラム制御によって比較を行なうというむだな処理
を行なっており、受信デジタル回線制御信号検出に要す
る処理が、多重化されるチャンネルが多くなるほど負荷
がかかり、検出時間が遅くなると言う欠点がある。
本発明の受信デジタル回線制御信号検出方式は、チャネ
ル多重化されたデジタル回線を収容し中央処理装置の制
御により時分割接続処理を行うデジタル電子交換システ
ムにおいて、前記デジタル回線上に多重化された各チャ
ネルごとの受信デジタル回線制御信号パターンをドロッ
プするドロップ手段と、ドロップされた前記受信デジタ
ル回線制御信号パターンを各チャネルごとに保持する受
信信号保持手段と、前記中央処理装置からの前記受信デ
ジタル回線制御信号パターンの期待値を各チャネルごと
に保持する比較信号保持手段と、前記受信信号保持手段
及び前記比較信号保持手段のそれぞれから周期的に前記
受信デジタル回線制御信号を読出し比較しパターンの一
致を検出する比較手段と、前記中央処理装置から前記受
信デジタル回線制御信号パターンの期待値を受信し前記
比較信号保持手段に格納し前記比較手段からパターンの
一致検出の報告を受け前記中央処理装置に報告する制御
手段とを有する回線制御装置を備えている。
ル多重化されたデジタル回線を収容し中央処理装置の制
御により時分割接続処理を行うデジタル電子交換システ
ムにおいて、前記デジタル回線上に多重化された各チャ
ネルごとの受信デジタル回線制御信号パターンをドロッ
プするドロップ手段と、ドロップされた前記受信デジタ
ル回線制御信号パターンを各チャネルごとに保持する受
信信号保持手段と、前記中央処理装置からの前記受信デ
ジタル回線制御信号パターンの期待値を各チャネルごと
に保持する比較信号保持手段と、前記受信信号保持手段
及び前記比較信号保持手段のそれぞれから周期的に前記
受信デジタル回線制御信号を読出し比較しパターンの一
致を検出する比較手段と、前記中央処理装置から前記受
信デジタル回線制御信号パターンの期待値を受信し前記
比較信号保持手段に格納し前記比較手段からパターンの
一致検出の報告を受け前記中央処理装置に報告する制御
手段とを有する回線制御装置を備えている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。本
実施例の受信デジタル回線制御信号検出方式は、デジタ
ル回線７に接続されたデジタルトランク６と、デジタル
多重化装置５と、ドロッパ／インサータ４と、時分割ス
イッチ２と、中央処理装置１と、回線制御装置１４とを
備えている。
実施例の受信デジタル回線制御信号検出方式は、デジタ
ル回線７に接続されたデジタルトランク６と、デジタル
多重化装置５と、ドロッパ／インサータ４と、時分割ス
イッチ２と、中央処理装置１と、回線制御装置１４とを
備えている。
回線制御装置１４は、デジタルトランク６と接続された
ドロップ回路１２と、受信信号バッファ回路１０と、比
較信号バッファ回路１１と、比較回路９と、制御線８を
介してドロッパ／インサータ４と接続された制御口Ｆ！
＠１３を有している。
ドロップ回路１２と、受信信号バッファ回路１０と、比
較信号バッファ回路１１と、比較回路９と、制御線８を
介してドロッパ／インサータ４と接続された制御口Ｆ！
＠１３を有している。
次に、動作を説明する。
デジタルトランク６がデジタル回線７がら受信している
信号はドロップ回路１２に送られ、デジタル信号上に多
重されているデジタル回線制御信号が、各チャネル対応
にドロップされ受信信号バッファ回＆１８１０に送られ
て、各チャネルごとに持っている受信信号バッファに書
込まれて行く。中央処理装置１がその処理動作に対応し
て期待している信号パターンは、時分割スイッチ２．ハ
イウェイ３．ドロッパ／インサータ４及び制御線８を経
由し制御回路１３で受信され、比較信号バッファ回路１
１内にある各チャネルごとに持っている比較信号バッフ
ァに書込まれる。そして、比較回路９により、受信信号
バッファ回ＦＩ＠１０と比較信号バッファ回路１１との
それぞれから同一のチャネルの信号パターンが周期的に
読みだされて、比較が行なわれ、信号パターンの一致が
検出されたら、制御回路１３がドロッパ／インサータ４
を経由して中央処理装Ｗ１に報告する。
信号はドロップ回路１２に送られ、デジタル信号上に多
重されているデジタル回線制御信号が、各チャネル対応
にドロップされ受信信号バッファ回＆１８１０に送られ
て、各チャネルごとに持っている受信信号バッファに書
込まれて行く。中央処理装置１がその処理動作に対応し
て期待している信号パターンは、時分割スイッチ２．ハ
イウェイ３．ドロッパ／インサータ４及び制御線８を経
由し制御回路１３で受信され、比較信号バッファ回路１
１内にある各チャネルごとに持っている比較信号バッフ
ァに書込まれる。そして、比較回路９により、受信信号
バッファ回ＦＩ＠１０と比較信号バッファ回路１１との
それぞれから同一のチャネルの信号パターンが周期的に
読みだされて、比較が行なわれ、信号パターンの一致が
検出されたら、制御回路１３がドロッパ／インサータ４
を経由して中央処理装Ｗ１に報告する。
以上説明した様に本発明は、デジタル回線の受信デジタ
ル回線制御信号の検出をハードウェアによる検出方式に
することにより、プログラム制御による常時監視検８方
式に比べて検出時間の短縮、プログラム制御の負荷の軽
減ができる効果がある。
ル回線制御信号の検出をハードウェアによる検出方式に
することにより、プログラム制御による常時監視検８方
式に比べて検出時間の短縮、プログラム制御の負荷の軽
減ができる効果がある。
第１図は本発明の一実施例を示すブロック図である。
１・・・中央処理装置、２・・・時分割スイッチ、３・
・・ハイウェイ、４・・・ドロッパ／インサータ、５・
・・デジタル多重化装置、６・・・デジタルトランク、
７・・・デジタル回線、８・・・制御線、９・・・比較
回路、１０・・・受信信号バッファ回路、１１・・・比
較信号バッファ回路、１２・・・ドロッパ回路、１３・
・・制御回路、１４・・・回線制御装置。
・・ハイウェイ、４・・・ドロッパ／インサータ、５・
・・デジタル多重化装置、６・・・デジタルトランク、
７・・・デジタル回線、８・・・制御線、９・・・比較
回路、１０・・・受信信号バッファ回路、１１・・・比
較信号バッファ回路、１２・・・ドロッパ回路、１３・
・・制御回路、１４・・・回線制御装置。
Claims (1)
- チャネル多重化されたデジタル回線を収容し中央処理装
置の制御により時分割接続処理を行うデジタル電子交換
システムにおいて、前記デジタル回線上に多重化された
各チャネルごとの受信デジタル回線制御信号パターンを
ドロップするドロップ手段と、ドロップされた前記受信
デジタル回線制御信号パターンを各チャネルごとに保持
する受信信号保持手段と、前記中央処理装置からの前記
受信デジタル回線制御信号パターンの期待値を各チャネ
ルごとに保持する比較信号保持手段と、前記受信信号保
持手段及び前記比較信号保持手段のそれぞれから周期的
に前記受信デジタル回線制御信号を読出し比較しパター
ンの一致を検出する比較手段と、前記中央処理装置から
前記受信デジタル回線制御信号パターンの期待値を受信
し前記比較信号保持手段に格納し前記比較手段からパタ
ーンの一致検出の報告を受け前記中央処理装置に報告す
る制御手段とを有する回線制御装置を備えたことを特徴
とする受信デジタル回線制御信号検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15576990A JPH0446426A (ja) | 1990-06-14 | 1990-06-14 | 受信デジタル回線制御信号検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15576990A JPH0446426A (ja) | 1990-06-14 | 1990-06-14 | 受信デジタル回線制御信号検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0446426A true JPH0446426A (ja) | 1992-02-17 |
Family
ID=15613009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15576990A Pending JPH0446426A (ja) | 1990-06-14 | 1990-06-14 | 受信デジタル回線制御信号検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0446426A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6522853B2 (en) | 2000-09-13 | 2003-02-18 | Kabushiki Kaisha Toshiba | Image printing method and image printing apparatus |
| US6556566B1 (en) | 1997-10-09 | 2003-04-29 | Nec Corporation | Time division switch with inserter and dropper using external memory and time division switching method |
-
1990
- 1990-06-14 JP JP15576990A patent/JPH0446426A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6556566B1 (en) | 1997-10-09 | 2003-04-29 | Nec Corporation | Time division switch with inserter and dropper using external memory and time division switching method |
| US6522853B2 (en) | 2000-09-13 | 2003-02-18 | Kabushiki Kaisha Toshiba | Image printing method and image printing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0377455A3 (en) | Test mode switching system for lsi | |
| JPH0446426A (ja) | 受信デジタル回線制御信号検出方式 | |
| JPS5828974B2 (ja) | デ−タ伝送方式 | |
| JPS5926158B2 (ja) | 過負荷制御方式 | |
| US4504947A (en) | PCM Supervision data reformatting circuit | |
| JP2817893B2 (ja) | 装置状態報告方式 | |
| KR200348447Y1 (ko) | 시분할스위치통화로시험장치 | |
| JP3001379B2 (ja) | 加入者線監視回路 | |
| JPS6084062A (ja) | トランクの無効保留検出方式 | |
| JPH1023048A (ja) | 通信制御方法 | |
| JPH0816957B2 (ja) | 監視制御システム及び伝送方法 | |
| JP2829448B2 (ja) | 監視制御装置 | |
| JPH01129647A (ja) | 遠隔保守システム | |
| JPH0122300Y2 (ja) | ||
| US20050105562A1 (en) | Bulk CAS bit change detection | |
| JPS61100064A (ja) | 時分割スイツチ通話路監視方式 | |
| JPS5857944B2 (ja) | 障害検出方式 | |
| JPS59125149A (ja) | トランク無効保留検出方式 | |
| JPH0634544B2 (ja) | デ−タ収集用の監視装置 | |
| JPS6028478B2 (ja) | 時分割通話路制御方式 | |
| JPS57168564A (en) | Channel memory checking system | |
| JPH0324656A (ja) | データ蓄積装置 | |
| JPS61276437A (ja) | チヤンネル試験方法 | |
| JPH0151226B2 (ja) | ||
| JPS61136142A (ja) | 入出力デ−タの記憶方法 |