JPH0447783A - 時間軸誤差補正装置 - Google Patents
時間軸誤差補正装置Info
- Publication number
- JPH0447783A JPH0447783A JP2156889A JP15688990A JPH0447783A JP H0447783 A JPH0447783 A JP H0447783A JP 2156889 A JP2156889 A JP 2156889A JP 15688990 A JP15688990 A JP 15688990A JP H0447783 A JPH0447783 A JP H0447783A
- Authority
- JP
- Japan
- Prior art keywords
- speed error
- video signal
- digital video
- error data
- time axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
- H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像信号に含まれる時間軸変動を除去するた
めの時間軸誤差補正装置に関するものである。
めの時間軸誤差補正装置に関するものである。
従来の技術
従来の時間軸誤差補正装置として、入力映像信号を書き
込みタロツクでＡ／Ｄ変換器によりディジタル化してメ
モリに書き込み、基準のクロックによって読み出してＤ
／Ａ変換するようにしたものがある。書き込みクロック
は入力映像信号中の水平同期信号またはパース１〜信号
に同期し、これらが持つ時間軸誤差と同様の位相変動を
有している。しかしながら水平同期信号またはバースト
信号から時間軸誤差を検出するため１水平期間毎にしか
時間軸誤差は検出されない。したがって、１水平期間内
の時間軸誤差は補正されず、残留誤差として速度誤差を
持つ。速度誤差を補正するため残留速度誤差情報に応じ
て読み出しクロックに位相変調をかけてメモリから読み
出し、Ｄ／Ａ変換するようにしている。
込みタロツクでＡ／Ｄ変換器によりディジタル化してメ
モリに書き込み、基準のクロックによって読み出してＤ
／Ａ変換するようにしたものがある。書き込みクロック
は入力映像信号中の水平同期信号またはパース１〜信号
に同期し、これらが持つ時間軸誤差と同様の位相変動を
有している。しかしながら水平同期信号またはバースト
信号から時間軸誤差を検出するため１水平期間毎にしか
時間軸誤差は検出されない。したがって、１水平期間内
の時間軸誤差は補正されず、残留誤差として速度誤差を
持つ。速度誤差を補正するため残留速度誤差情報に応じ
て読み出しクロックに位相変調をかけてメモリから読み
出し、Ｄ／Ａ変換するようにしている。
この方法ではメモリ読み出し時に読み出しデータに対応
した読み出しタロツクの位相変化量が決まっているため
、読み出しクロックでメモリの読み出しデータを直ちに
Ｄ／Ａ変換する必要がある。
した読み出しタロツクの位相変化量が決まっているため
、読み出しクロックでメモリの読み出しデータを直ちに
Ｄ／Ａ変換する必要がある。
メモリとＤ／Ａ変換器の間で時間遅延を持つような演算
処理をほどこすには、速度誤差情報もそれに見合う遅延
を持たせなければならない。
処理をほどこすには、速度誤差情報もそれに見合う遅延
を持たせなければならない。
第３図は従来の時間軸補正装置の構成を示す１１７１２
図である。ＰＬＩ−回！？８３により入力映像信号の水
平同期信号またはバースト信号に同期した書き込みクロ
ックＷＣＫを発生させ、この書き込みクロックＷＣＫ”
Ｃ″Ａ／Ｄ変換器１により入力映像信号をディジタル化
し、メモリ２に書き込む。
図である。ＰＬＩ−回！？８３により入力映像信号の水
平同期信号またはバースト信号に同期した書き込みクロ
ックＷＣＫを発生させ、この書き込みクロックＷＣＫ”
Ｃ″Ａ／Ｄ変換器１により入力映像信号をディジタル化
し、メモリ２に書き込む。
速度誤差検出器４はＰ Ｌ Ｉ−回路３の残留誤差信号
から１水平期間内の速度誤差を検出する。メモリ２の直
後でＤ／Ａ変換する場合は速度誤差検出器の出力で基準
クロック発生器から供給される基準クロックを位相変調
して読み出しクロックＲ，ＣＫを作り、メモリからディ
ジタル映像信号を読み出し、Ｄ／Ａ変換器でアナログ映
像信号に変換すればよい。しかし第３図のように、メモ
リ２とＤ／Ａ変換器９の間にライン間、フィールド間の
ように異なる走査線間の演算をするような演算回路８が
ある場合、速度誤差検出器４の出力を演算回路８の遅延
時間たけ遅延回路５で遅らせて位相変調器７に供給し、
基準クロック発生器６からのクロックを位相変調させて
いる。演算回路８にはライン間、フィールド間の演算を
するためライン単位やフィールド単位の遅延線が含まれ
ており、演算回路８からはこの遅延線により時間遅延を
受けたディジタル映像信号が出力されるから、Ｄ／Ａ変
換器９の入力時点でのディジタル映像信号と速度誤差情
報のタイミングを一致させるなめ遅延回路５が必要にな
る。
から１水平期間内の速度誤差を検出する。メモリ２の直
後でＤ／Ａ変換する場合は速度誤差検出器の出力で基準
クロック発生器から供給される基準クロックを位相変調
して読み出しクロックＲ，ＣＫを作り、メモリからディ
ジタル映像信号を読み出し、Ｄ／Ａ変換器でアナログ映
像信号に変換すればよい。しかし第３図のように、メモ
リ２とＤ／Ａ変換器９の間にライン間、フィールド間の
ように異なる走査線間の演算をするような演算回路８が
ある場合、速度誤差検出器４の出力を演算回路８の遅延
時間たけ遅延回路５で遅らせて位相変調器７に供給し、
基準クロック発生器６からのクロックを位相変調させて
いる。演算回路８にはライン間、フィールド間の演算を
するためライン単位やフィールド単位の遅延線が含まれ
ており、演算回路８からはこの遅延線により時間遅延を
受けたディジタル映像信号が出力されるから、Ｄ／Ａ変
換器９の入力時点でのディジタル映像信号と速度誤差情
報のタイミングを一致させるなめ遅延回路５が必要にな
る。
発明が解決しようとする課題
このような例では、Ｄ／Ａ変換された時点ではじめて速
度誤差か補正される。しながって、メモリ２の読み出し
信号に対して演算回路８でライン間、フィールド間の演
算を含むような演算処理をほどこすと、異なる速度誤差
を有する映像信号を演算することになり、速度誤差自体
も演算前とは異なる値となってしまう。そのため、速度
誤差情報を遅延させて映像信号とのタイミングを合わせ
ても、演算回路８から出力されるディジタル映像信号と
速度誤差情報は一致しなくなり、正確な速度誤差補正が
行えないという問題があった。さらに速度誤差情報用の
遅延回路５が必要であり、構成か複雑になるという問題
があった。
度誤差か補正される。しながって、メモリ２の読み出し
信号に対して演算回路８でライン間、フィールド間の演
算を含むような演算処理をほどこすと、異なる速度誤差
を有する映像信号を演算することになり、速度誤差自体
も演算前とは異なる値となってしまう。そのため、速度
誤差情報を遅延させて映像信号とのタイミングを合わせ
ても、演算回路８から出力されるディジタル映像信号と
速度誤差情報は一致しなくなり、正確な速度誤差補正が
行えないという問題があった。さらに速度誤差情報用の
遅延回路５が必要であり、構成か複雑になるという問題
があった。
本発明はかかる問題に鑑み、時間遅延を有する演算処理
かあっても簡単な構成で適切に速度誤差を補正する時間
軸誤差補正装置を提供することを目的とするものである
。
かあっても簡単な構成で適切に速度誤差を補正する時間
軸誤差補正装置を提供することを目的とするものである
。
課題を解決するための手段
上記課題を解決するために、本発明の時間軸誤差補正装
置は、速度誤差を有するディジタル映像信号の水平ブラ
ンキング期間にディジタル映像信号と同一のビット数で
ディジタル化した速度誤差データを付加する手段と、速
度誤差データを付加したディジタル映像信号から速度誤
差データを取り出す手段と、速度誤差データで速度誤差
を補正する手段を備え、異なる走査線のディジタル映像
信号を演算するときのように、時間遅延を有する演算処
理をほどこしたときに、付加した速度誤差データにも同
じ演算処理をほどこすようにしたものである。
置は、速度誤差を有するディジタル映像信号の水平ブラ
ンキング期間にディジタル映像信号と同一のビット数で
ディジタル化した速度誤差データを付加する手段と、速
度誤差データを付加したディジタル映像信号から速度誤
差データを取り出す手段と、速度誤差データで速度誤差
を補正する手段を備え、異なる走査線のディジタル映像
信号を演算するときのように、時間遅延を有する演算処
理をほどこしたときに、付加した速度誤差データにも同
じ演算処理をほどこすようにしたものである。
作用
本発明は上記の構成により、ディジタル映像信号に対し
て時間遅延を有する演算処理をほどこしたとき、ディジ
タル映像信号の有する速度誤差が演算前とは変化しても
、ディジタル映像信号に付加された速度誤差データにも
同様の演算をほどこずことになり、演算結果のディジタ
ル映像信号と一致した速度誤差情報を得ることができ、
正確な時間軸誤差補正が可能になる。
て時間遅延を有する演算処理をほどこしたとき、ディジ
タル映像信号の有する速度誤差が演算前とは変化しても
、ディジタル映像信号に付加された速度誤差データにも
同様の演算をほどこずことになり、演算結果のディジタ
ル映像信号と一致した速度誤差情報を得ることができ、
正確な時間軸誤差補正が可能になる。
実施例
以下、本発明の一実施例について図面を参照しなから説
明する。
明する。
第１図は本発明の一実施例の時間軸誤差補正装置のブロ
ック図、第２図は速度誤差データの付加を説明するため
の波形図である。第１図において、従来例と同じ構成の
ものについては同じ番号を符し、詳細な説明は省略する
。速度誤差検出回路４で検出された速度誤差データはデ
ィジタル映像信号と同じピッＩ〜数のテイジタルデータ
である。たとえば入力映像信号がＡ／Ｄ変換器１により
８ビツトでディジタル化されていれば、速度誤差デー夕
も８ピツ１〜でディジタル化されている。この速度誤差
データはメモリ２と演算回路８の間に介装された速度誤
差データ付加回路１０でディジタル映像信号の水平ブラ
ンキング期間に付加される。
ック図、第２図は速度誤差データの付加を説明するため
の波形図である。第１図において、従来例と同じ構成の
ものについては同じ番号を符し、詳細な説明は省略する
。速度誤差検出回路４で検出された速度誤差データはデ
ィジタル映像信号と同じピッＩ〜数のテイジタルデータ
である。たとえば入力映像信号がＡ／Ｄ変換器１により
８ビツトでディジタル化されていれば、速度誤差デー夕
も８ピツ１〜でディジタル化されている。この速度誤差
データはメモリ２と演算回路８の間に介装された速度誤
差データ付加回路１０でディジタル映像信号の水平ブラ
ンキング期間に付加される。
第２図に映像データの水平ブランキング期間中の水平同
期信号部に付加される速度誤差データを示す。第２図（
＾）は付加される部分を示すために映像信号をアナロタ
量で表現したものであり、第２図ｆＢ）に示すように映
像データの水平同期信号部に速度誤差データか重畳され
ている。もちろん水平同期信号部以外の水平ブランキン
グ期間に（１加しても良い。
期信号部に付加される速度誤差データを示す。第２図（
＾）は付加される部分を示すために映像信号をアナロタ
量で表現したものであり、第２図ｆＢ）に示すように映
像データの水平同期信号部に速度誤差データか重畳され
ている。もちろん水平同期信号部以外の水平ブランキン
グ期間に（１加しても良い。
速度誤差データを付加したディジタル映像信号は演算回
路８で異なる走査線間の演算処理を受ける。たとえば、
ライン間相関、フィールド間相関を利用したフィルタの
ような演算処理である。この際に、付加した速度誤差デ
ータにも同様の演算処理をほどこすようにする。異なる
速度誤差を持つディジタル映（ｉ信号の演算であるから
、演算結果のディジタル映像信号の持つ速度誤差は演算
前とは変化してしまうが、速度誤差データ同志も演算す
るから演算回路８からは自身の持つ速度誤差に一致した
速度誤差データを水平ブランキング期間に有するディジ
タル映像信号か出力されることになる。
路８で異なる走査線間の演算処理を受ける。たとえば、
ライン間相関、フィールド間相関を利用したフィルタの
ような演算処理である。この際に、付加した速度誤差デ
ータにも同様の演算処理をほどこすようにする。異なる
速度誤差を持つディジタル映（ｉ信号の演算であるから
、演算結果のディジタル映像信号の持つ速度誤差は演算
前とは変化してしまうが、速度誤差データ同志も演算す
るから演算回路８からは自身の持つ速度誤差に一致した
速度誤差データを水平ブランキング期間に有するディジ
タル映像信号か出力されることになる。
演算回路８とＤ／Ａ変換器９の間に介装された誤差デー
タ抜取り回路１１はディジタル映像信号の水平ブランキ
ング期間から速度誤差データを抜き取って位相変調器７
に送る。位相変調器７はこの速度誤差データにしたがっ
て、基準クロック発生器６からのタロツクを位相変調し
読み出しクロックＲＣＫを発生ずる。この読み出しクロ
ックＲｅＫでディジタル映像信号をＤ／Ａ変換すれば時
間軸誤差が補正された映像信号を得ることができる。
タ抜取り回路１１はディジタル映像信号の水平ブランキ
ング期間から速度誤差データを抜き取って位相変調器７
に送る。位相変調器７はこの速度誤差データにしたがっ
て、基準クロック発生器６からのタロツクを位相変調し
読み出しクロックＲＣＫを発生ずる。この読み出しクロ
ックＲｅＫでディジタル映像信号をＤ／Ａ変換すれば時
間軸誤差が補正された映像信号を得ることができる。
発明の詳細
な説明したように、本発明によれば、映像信号に対して
時間遅延を存する演算処理をほどこし、この演算で映像
信号が持つ速度誤差か変化しても、速度誤差データにも
同じ演算処理がほどこされるため、常に映像信号か持つ
速度誤差に一致した速度誤差データを得ることができ、
正確な時間軸補正が可能になる。
時間遅延を存する演算処理をほどこし、この演算で映像
信号が持つ速度誤差か変化しても、速度誤差データにも
同じ演算処理がほどこされるため、常に映像信号か持つ
速度誤差に一致した速度誤差データを得ることができ、
正確な時間軸補正が可能になる。
また演算処理が時間遅延を有する場合、速度誤差データ
も同じ処理回路を通ずことにより従来のような速度誤差
データ用の遅延回路が不要となり、構成か簡単になるた
め実用的効果は大きい。
も同じ処理回路を通ずことにより従来のような速度誤差
データ用の遅延回路が不要となり、構成か簡単になるた
め実用的効果は大きい。
第１図は本発明における−・実施例の時間軸誤差補正回
路のブロック図、第２図は速度誤差データの付加を説明
するだめの波形図、第３図は従来の時間軸誤差補正回路
のブロック図である。 １・・・Ａ／Ｄ変換器、２・・・メモリ、４・・・速度
誤差検出回路、７・・・位相変調器、８・・・演算回路
、９・・・Ｄ／Ａ変換器、１０・・・速度誤差データ付
加回路、１１・・・速度誤差データ抜取り回路。 代理人 森 本 義 弘
路のブロック図、第２図は速度誤差データの付加を説明
するだめの波形図、第３図は従来の時間軸誤差補正回路
のブロック図である。 １・・・Ａ／Ｄ変換器、２・・・メモリ、４・・・速度
誤差検出回路、７・・・位相変調器、８・・・演算回路
、９・・・Ｄ／Ａ変換器、１０・・・速度誤差データ付
加回路、１１・・・速度誤差データ抜取り回路。 代理人 森 本 義 弘
Claims (1)
- １、速度誤差を有するディジタル映像信号の水平ブラン
キング期間に、ディジタル映像信号と同一のビット数で
ディジタル化した速度誤差データを付加する手段と、こ
の速度誤差データを付加したディジタル映像信号に対し
て時間遅延を有する演算処理をほどこして得た信号から
速度誤差データを抜き取る手段と、抜き取った速度誤差
データでディジタル映像信号の速度誤差を補正する手段
を備えた時間軸誤差補正装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2156889A JPH0447783A (ja) | 1990-06-14 | 1990-06-14 | 時間軸誤差補正装置 |
| US07/712,041 US5229892A (en) | 1990-06-14 | 1991-06-07 | Time base corrector having a velocity error data extracting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2156889A JPH0447783A (ja) | 1990-06-14 | 1990-06-14 | 時間軸誤差補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0447783A true JPH0447783A (ja) | 1992-02-17 |
Family
ID=15637611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2156889A Pending JPH0447783A (ja) | 1990-06-14 | 1990-06-14 | 時間軸誤差補正装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5229892A (ja) |
| JP (1) | JPH0447783A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950011521B1 (ko) * | 1992-03-20 | 1995-10-05 | 삼성전자주식회사 | 영상신호 중첩 및 펼침회로 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234785A (ja) * | 1987-03-24 | 1988-09-30 | Sony Corp | 時間軸補正装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51116613A (en) * | 1975-04-04 | 1976-10-14 | Sony Corp | Time axis error corrector |
| JPS53148317A (en) * | 1977-05-31 | 1978-12-23 | Sony Corp | Error correction unit for time axis |
| AU523619B2 (en) * | 1978-04-07 | 1982-08-05 | Sony Corporation | Video signal processing system |
| JPS56131272A (en) * | 1980-03-18 | 1981-10-14 | Sony Corp | Time-axis correcting device |
| JPS57106285A (en) * | 1980-12-22 | 1982-07-02 | Sony Corp | Time base collector |
-
1990
- 1990-06-14 JP JP2156889A patent/JPH0447783A/ja active Pending
-
1991
- 1991-06-07 US US07/712,041 patent/US5229892A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234785A (ja) * | 1987-03-24 | 1988-09-30 | Sony Corp | 時間軸補正装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5229892A (en) | 1993-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1160735A (en) | Time base conversion apparatus | |
| JPH0125276B2 (ja) | ||
| EP0146636B1 (en) | Synchronizing circuit | |
| JP2655650B2 (ja) | 時間軸補正装置 | |
| JPS6215946B2 (ja) | ||
| KR860002813A (ko) | 시간축보정장치(時間軸補正裝置) | |
| JPH0447783A (ja) | 時間軸誤差補正装置 | |
| US5493589A (en) | Circuit arrangement for synchronizing a data stream | |
| EP0599290A1 (en) | Synchronizing signal extracting apparatus | |
| JPS60105386A (ja) | 情報信号の時間軸を変更する装置 | |
| JP3364943B2 (ja) | クロックスキュー補正回路 | |
| JP2688725B2 (ja) | 映像信号記録再生装置 | |
| JP3130746B2 (ja) | フレーム巡回型ノイズ除去装置 | |
| JPH01147990A (ja) | 時間軸補正装置 | |
| JP2530728B2 (ja) | 復号化装置 | |
| JP2520886B2 (ja) | 位相差検出装置 | |
| JPH04345293A (ja) | 時間軸補正装置 | |
| JP2001169229A (ja) | ビデオ信号処理装置とそのためのビデオ信号処理方法 | |
| JPH07169200A (ja) | ディジタル情報信号の再生装置 | |
| JPH06303568A (ja) | 位相補正回路 | |
| JPH04357794A (ja) | 時間軸誤差補正回路と映像信号処理回路 | |
| JPS62281578A (ja) | 時間軸誤差補正方式 | |
| JPS62169591A (ja) | タイムベ−スコレクタ装置 | |
| JPS63135092A (ja) | 時間軸変動補正装置 | |
| JPS59131281A (ja) | 時間軸補正方法 |